专利名称：：半导体封装件及其制法的制作方法
技术领域：
：本发明是关于一种半导体封装件及其制法，特别是关于一种在半导体封装模压制程时，防止基板线路被压伤并整合散热件的半导体封装件及其制造方法。
背景技术：
：由于通信、网络及计算机等各种便携(Portable)产品的大幅增长，可缩小集成电路(IC)面积且具有高密度与多接脚化特性的球栅阵列(BGA)封装件已日渐成为封装市场上的主流，并常与微处理器、芯片组、绘图芯片等高效能芯片搭配，以发挥更高速的运算功能。其中，球栅阵列(BGA)是一种先进的半导体芯片封装技术，它采用基板安置半导体芯片，并在该基板背面植置多个成栅状阵列排列的焊球(SolderBall)，使相同单位面积的半导体芯片载体上可以容纳更多的输入/输出连接端(I/OConnection)，以适应高度集成化(Integration)的半导体芯片的需要，借由这些焊球将整个封装单元焊接及电性连接到外部装置。请参阅图1A至图1C，传统上如美国专利US5,652,185及6,552,428所揭示的以基板作为芯片载体(ChipCarrier)的半导体封装件(如球栅阵列半导体封装件)，在进行封装模压(Molding)时，是以封装胶体包覆芯片在该基板供芯片粘置的表面上。如图所示，在模压制程中，将粘接有芯片10的基板11夹置在具有上模12与下模13的模具中，也就是将该上模12的夹固区域(clampingarea)对应到该基板11上预定模具夹固线MCL(moldclampline)，且该上模12具有模穴120，供封装树脂从注模口110流注其中，直到将该模穴120完全填满为止，形成用于包覆该半导体芯片10的封装胶体14，借此保护半导体芯片10不会受到外部环境的湿气或污染的影响而损坏，供后续进行切单作业时，沿各该封装件的预定尺寸(PKGline)P位置冲切基板11，也就是沿该基板11上的冲切线(即封装件预定尺寸位置)进行冲切(Punch)，形成所需的半导体封装件，且该封装胶体14的尺寸小于该半导体封装件基板11尺寸。由于在进行模压作业时，是将接置有芯片的基板夹置在模具的上、下模间而合模，供后续在其中填充封装树脂，这样，若合模压力较大时，基板会因不当受压将使其表面上涂布的拒焊层(SolderMask)发生微裂痕(Micro-Crack)，严重时会造成基板线路受压断裂，影响到制成品电性能上的可靠性。再者，若为避免合模压力过大导致基板上出现微裂痕或线路断裂等问题，将合模压力降低时，往往会造成基板上表面与上模的底面间形成间隙，封装树脂模流在模压制程中渗入该间隙中，导致基板不被封装胶体盖覆的表面上发生溢胶(flash)，溢胶虽可在模压制程完成后去除，但会增加制造成本与制程，且也易因处理不慎伤及基板或封装胶体，导致制成品的优良率降低。请参阅图2，为解决上述溢胶问题，美国专利5,744,084号提出一种在基板21表面上设置拦坝结构25，供接置上模22的夹固区域，进而防止上述溢胶现象。然而，该拦坝结构25须在基板线路布局完成后额外制作且其制程复杂，不符合实际生产时的要求；再者，该方法仍无法解决基板受模具夹置时所导致的基板线路被压伤等问题。请参阅图3A及图3B，它是美国专利6,452,268揭示的另一种半导体装件的制法，主要是在用于模压成型出封装胶体模具的上模(UpperMold)32中开设向外延伸的凹部(Recess)321，使模具的上模32合模到下模(LowerMold)33上，夹住(Clamp)住该基板31，注胶到上模32的模穴320中后，使封装树脂从注模口流注到该模穴320中，其中，熔融的封装树脂模流在流入该上模凹部321时，会因流道变窄而加速吸收模具的热量，导致模流的粘度变大令其流速减缓，从而避免树脂模流溢胶到基板31与上模32的接合面之间；模压制程完成后，即可形成包覆半导体芯片30的封装胶体34，且流入该凹部321内的封装树脂即固化成型为从该封装胶体34的底部向外伸展出的肩部341。但是，在上述制程中虽可通过在该上模中设置开口减少模具夹固时的力量，但其效果仍然有限，无法有效解决基板线路被压伤等问题，尤其是对于应用在高端芯片封装的增层式基板时，在线路宽度已可微细化至20微米情况下，受模具夹固的敏感性也更高，所以无法完全避免基板因模具夹固导致的线路受压断裂问题。况且在实施时需要先改变模具的设计，在上模中额外形成凹部，这样会导致成本的增加。另外，因高度集成化半导体芯片运行时，会有大量的热量产生，如无法有效提供半导体芯片良好的散热途径，会导致热量的逸散效率不佳，危及半导体芯片的性能及使用寿命。因此，如何有效解决模压制程中因合模压力不当造成线路受压断裂等问题，且可避免制程成本的增加，同时也可提高BGA半导体封装件的散热效率，是业界亟须解决的一大课题。
发明内容为克服上述现有技术的缺点，本发明的主要目的在于提供一种能够避免在封装模压制程中压伤基板线路的半导体封装件及其制法。本发明的另一目的在于提供一种不使用特别模具就可避免封装模压制程中压伤基板线路的半导体封装件及其制法。本发明的再一目的在于提供一种在芯片上接置散热件、可提高芯片散热性的半导体封装件及其制法。为达上述及其它目的，本发明提供一种半导体封装件制法包括提供包括多个基板单元的基板模块片，将至少一个半导体芯片接置并电性连接到该基板单元上；将各该接置有半导体芯片的基板单元容置在形成有模穴的模具中，供封装树脂充填在该模穴中，在该基板模块片上对应各基板单元形成多个包覆住该半导体芯片的独立封装胶体，其中该封装胶体的尺寸大于该半导体封装件的预设尺寸；以及沿该半导体封装件的预定尺寸位置进行切割作业，移除该封装胶体及基板单元中尺寸大于该封装件预设尺寸的部分。另可在该基板单元背面植设多个焊球。本发明另一种的半导体封装件制法是在芯片上接置散热件，提高半导体芯片的散热效率，该制法包括提供包括多个基板单元的基板模块片，将至少一个半导体芯片接置并电性连接到该基板单元上；在各该基板单元的芯片上接置一散热件；将对应各该接置有半导体芯片及散热件的基板单元容置在形成有模穴的模具中，供封装树脂充填于该模穴中，在该基板模块片上对应各基板单元形成多个包覆住该半导体芯片及散热件的独立封装胶体，其中该封装胶体的尺寸大于该半导体封装件的预设尺寸；以及沿该半导体封装件的预定尺寸位置进行切割作业，移除该封装胶体及基板单元中尺寸大于该封装件预设尺寸的部分。另可在该基板单元背面植设多个焊球。该散热件的尺寸可大于或小于封装件预定尺寸。通过上述制法，本发明提供的一种半导体封装件包括基板，该基板具有第一表面及相对的第二表面；半导体芯片，接置并电性连接到该基板第一表面上；散热件，接置在该半导体芯片上；以及封装胶体，形成在该基板第一表面上，供包覆住该散热件及半导体芯片，且该封装胶体与基板的侧边相互切平。该半导体封装件还可包括多个植设在该基板第二表面的焊球。另该散热件的尺寸可选择大于或小于封装件的预定尺寸，供该散热件的侧边与该封装胶体及基板的侧边相互切平，或该散热件的侧边埋设在封装胶体内。本发明的半导体封装件及其制法主要是在半导体封装制程的模压作业中，将接着有芯片的基板容置在具有模穴的模具中，并使该模具的模穴尺寸大于半导体封装件的预设尺寸，也就是使该模具用于夹压该基板的部分是该基板线路布局区的外侧，避免模具压伤基板的线路，供后续将封装树脂充填到该模穴中，形成用于包覆住该半导体芯片的封装胶体，使该封装胶体的尺寸大于半导体封装件的预定尺寸，接着再利用切割作业移除该封装胶体及基板中尺寸大于该封装件预设尺寸的部分，不用需担心模具的夹固区域(clamparea)会压伤基板的线路。综上所述，本发明提供一种能够避免在封装模压制程中压伤基板线路的半导体封装件及其制法，不需要使用特别的模具，就可有效避免封装模压制程中压伤基板线路，本发明封装制程中可在芯片上接置散热件，通过该散热件逸散半导体芯片运行时产生的热量，构成可提高芯片散热性能的半导体封装件。图1A至1C图是现有的半导体封装件制法示意图；图2是美国专利5,744,084号揭示的在基板表面上设置拦坝结构的剖面示意图；图3A及3B图是美国专利6,452,268号揭示的半导体封装件制法剖面示意图；图4A至图4E是本发明的半导体封装件制法实施例1的示意图；图5A至图5D是本发明的半导体封装件制法实施例2的剖面示意图；图6是本发明的半导体封装件实施例3的剖面示意图；以及图7是本发明的半导体封装件实施例4的剖面示意图。具体实施例方式以下通过特定的具体实施例说明本发明的实施方式。以下附图中仅显示与本发明有关的组件，且显示的组件并非根据实际实施时的数目、形状及尺寸比例等绘制，实际实施时的数目、形状及尺寸比例是一种选择性的设计，其组件布局形态可能更复杂。实施例1请参阅图4A至图4E，它是本发明的半导体封装件制法实施例1的示意图。该图仅以示意方式说明本发明的基本结构。如图4A所示，首先提供基板模块片41，该基板模块片41包括多个基板单元410，该基板单元410可以阵列或直条方式排列。接着在各该基板单元410上接置并电性连接至少一个半导体芯片40，且该半导体芯片40除了可以图标所示的倒装芯片方式电性连接到该基板单元，它也可借由打线方式电性连接到该基板单元410。该基板单元例如是增层式(Build-up)基板。如图4B及图4C所示，将该接置有半导体芯片40的基板模块片41夹置在具有上模42与下模43的模具中，该上模42具有模穴420，供封装树脂从注模口流注其中，形成用于包覆该半导体芯片40的封装胶体44，保护半导体芯片40不会受到外部环境的湿气或污染的影响而损坏。其中该模具的模穴420平面尺寸M大于预定完成的半导体封装件的平面尺寸P(如虚线所示)，也就是该模具用于夹压该基板模块片41的夹固区域(clampingarea)的模具夹固线MCL，位于该基板单元410的线路布局外侧，避免模具压伤基板单元410的线路，供后续将封装树脂充填到该模具的模穴420中，形成用于包覆该半导体芯片40的封装胶体44。另请参阅图4D所示，在基板模块片41上对应各基板单元410上形成有用于包覆半导体芯片的封装胶体平面示意图，该封装胶体的平面尺寸M大于半导体封装件的平面预定尺寸P。如图4E所示，进行切割作业，利用例如割刀(sawsingulation)等切割工具，沿预定的封装件尺寸P(如图4D所示的虚线)进行切割，移除该封装胶体44及基板单元410中尺寸大于该封装件预设尺寸的部分，同时分离各该基板单元410，无需担心模具的夹固区域(clamparea)会压伤基板的线路。另可对应各该基板单元的底面植设多个焊球(未标出)，供封装完成的半导体封装件电性连接到外部装置。实施例2图5A至图5D是本发明的半导体封装件制法实施例2的剖面示意图。本发明实施例2的制法与实施例1大致相同，主要差异在于，实施例2中将半导体芯片接置并电性连接到基板单元后，在对应各基板单元的半导体芯片上接置散热件，再进行封装模压及切单等作业，通过该散热件的设置提高封装件的散热效态。如图5A所示，提供包括有多个基板单元510的基板模块片51，将至少一个半导体芯片50接置并电性连接到各该基板单元510上。图中虽显示该半导体芯片是以倒装芯片方式电性连接到该基板单元，但非以此为限。如图5B所示，在对应该各该基板单元510的芯片50上接置散热件55。如图5C所示，将各该接置有半导体芯片50及散热件55的基板单元510容置在形成有模穴的模具中，供封装树脂充填在该模穴中，形成包覆该半导体芯片50及散热件55的封装胶体54，其中该封装胶体54的尺寸M大于该半导体封装件的预设尺寸P，且该散热件的尺寸大于封装件预定尺寸。如图5D所示，进行切单作业，沿该半导体封装件的预定尺寸P位置进行切割作业，移除该封装胶体54、基板单元510及散热件55中尺寸大于该封装件预设尺寸P的部分。另可在该基板单元背面植设多个焊球(未标出)。通过上述制法，本发明也提供一种半导体封装件，该封装件包括基板单元510，具有第一表面及相对的第二表面；至少一个半导体芯片50，接置并电性连接到该基板单元510第一表面上；散热件55，接置在该半导体芯片50上；以及封装胶体54，形成在该基板单元510的第一表面上，包覆住该散热件55及半导体芯片50，且该封装胶体54与基板单元510的侧边相互切平。该半导体封装件还可包括多个植设在该基板第二表面的焊球。另该散热件的尺寸大于封装件的预定尺寸，供该散热件的侧边与该封装胶体及基板的侧边相互切平，外露出该封装胶体；该半导体芯片50是以倒装芯片或打线方式电性连接到该基板。借此可通过接置在该半导体芯片上的散热件逸散半导体芯片运行时产生的热量，进而提高半导体封装件的使用寿命及效能。实施例3图6是本发明的半导体封装件实施例3的剖面示意图。本发明实施例3的半导体封装件与实施例2大致相同，主要差异在于，实施例3中半导体芯片60是经打线作业，通过多条焊线66电性连接到该基板单元610，进而该半导体芯片60能够通过多个植设在基板单元610底面的焊球67电性连接到外部装置。另外，为避免接置在该半导体芯片60上的散热件65触及该焊线66，可在该散热件底面形成凸部650或间隔一垫片，使该散热件65不会接触该焊线66发生短路问题。实施例4图7是本发明的半导体封装件实施例4的剖面示意图。本发明实施例4的半导体封装件是与实施例2大致相同，主要差异在于，实施例4中接置在半导体芯片70上的散热件75尺寸小于封装件预定尺寸，在后续进行模压及切单作业时，该散热件75完全包覆在封装胶体74内。因此，本发明的半导体封装件及其制法主要是在半导体封装制程的模压作业中，将接着有芯片的基板容置在具有模穴的模具中，并使该模具的模穴尺寸大于半导体封装件的预设尺寸，也就是使该模具用于夹压该基板的部分是该基板线路布局区的外侧，避免模具压伤基板的线路，供后续将封装树脂充填到该模穴中，形成包覆住该半导体芯片的封装胶体，使该封装胶体的尺寸大于半导体封装件的预定尺寸，接着再利用切割作业，移除该封装胶体及基板中尺寸大于该封装件预设尺寸的部分，无需担心模具的夹固区域会压伤基板的线路。此外，本发明另可在封装制程中在芯片上接置散热件，通过该散热件逸散半导体芯片运行时产生的热量，构成可提高芯片散热性能的半导体封装件。权利要求1.一种半导体封装件制法，其特征在于，该制法包括提供包括多个基板单元的基板模块片，将至少一个半导体芯片接置并电性连接到该基板单元上；将各该接置有半导体芯片的基板单元容置在形成有模穴的模具中，供封装树脂充填在该模穴中，在该基板模块片上对应各基板单元形成多个包覆住该半导体芯片的独立封装胶体，其中该封装胶体的尺寸大于该半导体封装件的预设尺寸；以及沿该半导体封装件的预定尺寸位置进行切割作业，移除该封装胶体及基板单元中尺寸大于该封装件预设尺寸的部分。2.如权利要求1所述的半导体封装件制法，其特征在于，该基板模块片是以阵列方式排列或直条方式排列。3.如权利要求1所述的半导体封装件制法，其特征在于，该基板单元为增层式基板。4.如权利要求1所述的半导体封装件制法，其特征在于，该半导体芯片是以倒装芯片或打线方式电性连接到该基板单元。5.如权利要求1所述的半导体封装件制法，其特征在于，该模具的模穴尺寸大于预定完成的半导体封装件尺寸。6.如权利要求1所述的半导体封装件制法，其特征在于，该模具用于夹压该基板单元的部分是该基板单元线路布局区的外侧。7.一种半导体封装件制法，其特征在于，该制法包括提供包括多个基板单元的基板模块片，将至少一个半导体芯片接置并电性连接到该基板单元上；在各该基板单元的芯片上接置一散热件；将对应各该接置有半导体芯片及散热件的基板单元容置在形成有模穴的模具中，供封装树脂充填于该模穴中，在该基板模块片上对应各基板单元形成多个包覆住该半导体芯片及散热件的独立封装胶体，其中该封装胶体的尺寸大于该半导体封装件的预设尺寸；以及沿该半导体封装件的预定尺寸位置进行切割作业，移除该封装胶体及基板单元中尺寸大于该封装件预设尺寸的部分。8.如权利要求7所述的半导体封装件制法，其特征在于，该散热件的尺寸大于封装件的预定尺寸，供该散热件的侧边与该封装胶体及基板的侧边相互切平。9.如权利要求7所述的半导体封装件制法，其特征在于，该散热件的尺寸小于封装件的预定尺寸，使该散热件整体埋设在该封装胶体内。10.如权利要求7所述的半导体封装件制法，其特征在于，该散热件形成有向芯片凸出的凸部。11.一种半导体封装件，其特征在于，该封装件包括基板，该基板具有第一表面及相对的第二表面；半导体芯片，接置并电性连接到该基板第一表面上；散热件，接置在该半导体芯片上；以及封装胶体，形成在该基板第一表面上，供包覆住该散热件及半导体芯片，且该封装胶体与基板的侧边相互切平。12.如权利要求11所述的半导体封装件，其特征在于，该散热件的尺寸大于封装件的预定尺寸，供该散热件的侧边与该封装胶体及基板的侧边相互切平。13.如权利要求11所述的半导体封装件，其特征在于，该散热件的尺寸小于封装件的预定尺寸，使该散热件整体埋设在该封装胶体内。14.如权利要求11所述的半导体封装件，其特征在于，该封装件还包括植设在该基板第二表面的焊球。15.如权利要求11所述的半导体封装件，其特征在于，该半导体芯片是以倒装芯片或打线方式电性连接到该基板。16.如权利要求11所述的半导体封装件，其特征在于，该散热件形成有向芯片凸出的凸部。全文摘要一种半导体封装件及其制法，该封装件包括基板、半导体芯片、散热件以及封装胶体；它是在半导体封装模压作业中，将带有芯片的基板容置在具有模穴的模具中，使该模具用于夹固该基板的部分是该基板线路布局区的外侧，接着再进行切割作业以移除该封装胶体及基板中尺寸大于该封装件预设尺寸的部分；本发明提供一种能够避免在封装模压制程中压伤基板线路的半导体封装件及其制法，不需要使用特别的模具，就可有效避免封装模压制程中压伤基板线路，本发明封装制程中可在芯片上接置散热件，通过该散热件逸散半导体芯片运行时产生的热量，构成可提高芯片散热性能的半导体封装件。文档编号H01L23/31GK1877802SQ20051007533公开日2006年12月13日申请日期2005年6月10日优先权日2005年6月10日发明者蔡和易,黄建屏,洪敏顺申请人:矽品精密工业股份有限公司