专利名称：在其它元件的处理期间存储单元的有源层的保护的制作方法
技术领域：
本发明通常关于存储器技术，且更特定地，是关于在如铜通孔的其它元件进行的处理(processing)步骤期间，存储单元(memory cell)的有源层(active layer)的保护。
背景技术：
通常，关于计算机和其它电子装置的存储器装置是用于储存和保持其操作的信息。典型地，该存储器装置包括存储单元阵列，其中每一存储单元可以被存取而编程(programming，记存资料的动作，本文中称为编程)、擦除及读取。每一存储单元维持信息在“关(off)”状态或“开(on)”，亦分别标示为“0”或“1”，其可在存储单元的读取步骤期间被读取。
当电子装置持续研发与改良，所需储存和保持信息量持续增加。图1描述一种包括符合这些要求的有利特征的存储单元30。存储单元30包括，例如电极32、如Cu2S之超离子层(superionic layer)34在电极32上、如Cu2O或多种聚合物之有源层36在Cu2S层34上、以及电极38在有源层36上。假设起始时存储单元30为未编程，为了编程存储单元30，施以负电压于电极38且电极32维持为接地，使得电位Vpg(“编程”电位)横越存储单元30施加而从电极32至电极38方向为由高至低电位。此电位足以使得铜离子从超离子层34被吸引至电极38且进入有源层36，使得有源层36(以及整个存储单元30)变成低电阻或导电状态。之后移除该电位，在编程步骤期间被拉入有源层36的铜离子仍维持在其中，因此有源层36(以及存储单元30)维持在低电阻或导电状态。
为了擦除存储单元，在电极38施以正电压且电极32维持为接地，使得电位Ver为由高至低电位为相反方向而横越存储单元30施加。此电位造成电流以相反方向流经存储单元，且足以使得铜离子从有源层36被排出且朝向电极32而进入超离子层34，接着造成有源层36(及整个存储单元30)变成高电阻或实质上不导电状态。在自存储单元30移除该电位后仍维持此状态。
在存储单元30的读取状态，电位Vr横越存储单元30施加而由高至低电位之方向和电位Vpg相同。此电位低于用于编程而横越存储单元30施加之电位Vpg(见上述)。在此状况中，如果存储单元30为被编程，存储单元30就会传递电流，表示存储单元是在其编程状态。如果存储单元30没有被编程，存储单元30不会传递电流，表示存储单元30是在其擦除状态。
图2至14描述用于形成该等存储单元一起与导电体或插塞于电子结构中的工艺。一开始在图2，介电层50形成在例如铜之导电金属层52上，金属层52被图案化成金属线52A、52B如图标。使用标准微影技术，使贯穿开孔(via openings)54、56形成于并贯穿位在金属线52A、52B上之介电层50，贯穿开孔54、56分别与金属线52A、52B连通(图3)。接着(图4)，开孔54、56以导电材料(例如铜)填充以分别在开孔54、56中形成铜体58、60，铜体58、60分别接触层52的金属线52A、52B。
例如氮化硅的硬掩膜62形成在所得结构上表面之上及上方，即以任何适合方法形成在铜体58、60及介电层50的上表面之上方(图5)。使用标准微影技术，移除硬掩膜62的部分以使所余硬掩膜部分64覆盖在铜体58但使铜体60的上表面暴露(图6)。接着，参考图7，蚀刻铜体60的上表面以在开孔56内形成凹部66，铜体58通过硬掩膜部分64覆盖而被保护。
含钽层68沉积在所得结构上及上方(图8)，即在介电层50、硬掩膜部分64、铜体60的暴露部分上及上方，填充前述步骤形成的凹部66。接着实行研磨步骤以移除除了在凹部66的部分70外之所有的层68，以及移除硬掩膜部分64而留下盖部(cap)70在铜体60上，因而形成包括铜体60及在铜体60上之盖部70之导电体72，以及平坦化整个结构(图9)。铜体58本身形成导电体。
参考图10及11，存储结构74形成在铜体58上。进一步，例如Cu2S2之无源层76(图10)，可使用硫化技术、气相反应、植入法、沉积法或任何适合技术形成。此导致无源层76位在导电体58上。如图11所示，可为有机或无机材料之有源层78以包括例如旋转涂布技术(spin-on technique)、化学气相沉积等任何适当技术形成在无源层76上及上方。
在提供连接至导电体72及有源层78之前，施行清洁步骤80以移除经由接触空气而形成在导电体72上之原生氧化物(native oxide)82(图12)。完成此步骤以确定形成在该结构上的导电层会提供与导电体72适当的欧姆接触。此移除氧化物步骤可通过氩溅射蚀刻(argon sputteretch)达到，其系强而有力地自导电体72的暴露的盖部70移除氧化物82。接着，提供例如铝之导电金属层84在所得结构上(图13)，且图案化导电金属层84(使用标准微影技术)成金属线84A、84B，金属线84A在有源层78上与上方且在存储结构74上，而金属线84B在导电体72上与上方(图14)。目前所显示及描述之步骤形成整个电子结构86。导电体58、无源层76、有源层78及金属线84A形成如前所示及描述之存储单元，而导电体72形成金属线52B及金属线84B之间的互连(interconnect)。
发现如所示及描述的清洁步骤对于提供导电层84与导电体72间适当的欧姆接触是必需的。然而，从导电体72移除氧化物82之工艺，牵涉氧化物82的激烈轰击，且在存储结构72的有源层78暴露时实施。此侵略性清洁工艺在有效地移除氧化物层82时，可相当损害暴露的有源层78，减损整个存储单元的效能或造成其不可操作。
因此，需要达到适当地从所选择导电体移除表面氧化物，同时避免损害存储结构的方法。
发明内容
广泛而言，本发明为制造电子结构的方法，该方法包括下列步骤提供导电层、在导电层上设置介电层、提供第一和第二开孔贯穿介电层、在第一及第二开孔中分别设置第一及第二导电体且与导电层接触、在第一导电体上设置存储结构、在存储结构上设置保护元件、以及对第二导电体施行处理。在本发明的另一态样，电子结构包括在其中具有第一及第二开孔的介电层、分别在第一及第二开孔中的第一及第二导电体、在第一体上的存储结构且该存储结构包括(a)第一体上的无源层及(b)无源层上的有源层、以及包括在存储结构上而不在第二导电体上的钛及/或氮化钛的保护元件。
本发明经由下列详细描述及参阅所附图式可更加了解。在所属领域具有通常知识者可了解下列详细描述中，所述及描述的本发明实施例为简化以描述本发明的最佳实施方式。可被了解的是本发明可以其它实施例及其细节可修饰及以多种显著态样实施例，而不脱离本发明的范围。因此，图式及详细说明视为描述的而非限制的。
本发明的新颖特征在所附权利要求书中提出。然而发明本身以及所适用的较佳模式及进一步的目的及其优点，可经由参考实施例之详细描述并阅读所附图式而得知，其中图1为存储单元的横截面图；图2至14描述先前技术形成标的电子装置的方法；以及图15至29描述本发明形成标的电子装置的方法。
具体实施例方式
现在详细参考本发明之特定实施例，其描述本发明之最佳模式，由发明人深思熟虑用于施行本发明。
图15至29描述本发明形成存储单元一起与导电体或插塞于电子结构中的工艺。图15至24描述步骤类似于前述图2至11中详细描述者。亦即，介电层100形成在例如铜之导电金属层102上，金属层102已被图案化成金属线102A、102B如图标(图15)。使用标准微影技术，使贯穿开孔104、106形成于并贯穿位在金属线102A、102B上之介电层100且，贯穿开孔104、106分别与金属线102A、102B连通(图16)。接着(图17)开孔104、106以导电金属(例如铜)填充以分别在开孔104、106中形成铜体108、110，铜体108、110分别接触层102的金属线102A、102B。
例如氮化硅的硬掩膜112形成在所得结构上表面之上及上方，即以任何适合方法形成在铜体108、110及介电层100的上表面之上方(图18)。使用标准微影技术，移除硬掩膜112的部分以使所余硬掩膜部分114覆盖在铜体108而使铜体110的上表面暴露(图19)。接着，参考图20，铜体110的上表面被蚀刻以在开孔106内形成凹部116，铜体108通过硬掩膜部分114覆盖而被保护。
含钽层118沉积在所得结构上及上方(图21)，即在介电层100、硬掩膜部分114、以及铜体110的暴露部分上及上方，填充前述步骤形成的凹部116。接着实行研磨步骤以移除除了在凹部116的部分120外之所有的层118，以及移除硬掩膜部分114而留下盖部(cap)120在铜体110上，因而形成包括铜体110及在铜体110上之盖部120之导电体122，以及平坦化整个结构(图22)。铜体108其本身形成导电体。介电层100和导电体108、122形成基底结构124。
参考图23及24，存储结构126形成在铜体108上。进一步，例如Cu2S的无源层128(图23)，可使用硫化技术、气相反应、植入法、沉积法或任何适合技术形成。此导致无源层128在铜体108上。如图24所示，可为有机或无机材料之有源层130以包括例如旋转涂布技术(spin-on technique)、化学气相沉积等任何适当技术形成在无源层128上及上方。
接着，参考图25，此时不施行前示与描述之移除氧化物或清洁步骤，而提供如钛及/或氮化钛之含钛金属层132在所述结构上。双层钛/氮化钛金属薄膜的形成为如下所述施行。在UHV或N2环境(ambient)中经由从钛标靶溅射而施行物理气相沉积(PVD)。通常使用在半导体工业的此项技术的工艺工具使用自行离子化电浆(Self-ionizedPlasma，SIP)或中空阴极磁控(Hollow Cathode Magnetron，HCM)来源。集束型工艺设备(cluster tool)配置允许晶圆烘烤除气、预沉积(predeposition)氩溅射蚀刻及金属溅射沉积而不破坏真空。较佳工艺顺序为在降低的温度除气(～150C、45秒)、传送至沉积腔体、预加热(～150C、10秒、氩65sccm)、沉积钛(～150C、38秒、氩65sccm、直流电500瓦)、沉积氮化钛(～150C、29秒、氩85sccm/氮90sccm、直流电7600瓦)、抽真空(evacuate，～150C、10秒)、及冷却。此工艺可通常产生Ti(150埃(angstroms))/TiN(600埃)之双层薄膜。通过在此顺序中有意地不实施Ar预沉积溅射蚀刻且维持低晶圆温度，保护在晶圆表面暴露的有源层。
使用标准光刻胶图案化技术，移除含钛金属层的部分，留下含钛元件134在有源层130上及上方(图26)。接着，在此保护层134位在有源层130上时，移除氧化物，亦即施行如前述清洁步骤(图27)。亦即，例如，施行氩溅射蚀刻136，其物理地且强而有力地从导电体122之暴露的盖部120及暴露之保护层134移除氧化物138。层134保护有源层130不受此轰击影响，使得导电体122和层134的适当清洁达成时，确定与后续施予的导电层会有适当的欧姆接触，有源层130在此工艺期间不被破坏。
接着，如前所示及显示，例如含铝层(例如Ti/TiN/Al(0.5％Cu)/TiN堆栈)之导电金属层140提供在所得结构上及上方(第28图)，且图案化(使用标准微影技术)成金属线140A、140B，金属线104A在保护层134上与上方且在存储结构126上，而金属线140B在导电体122上与上方(图29)。目前所显示及描述之步骤形成整个电子结构142。导电体108、无源层128、有源层130及层134形成如前所示及描述之存储单元，而导电体122形成金属线102B及金属线140B之间的互连(interconnect)。
可发现在此提供达到从导电体移除氧化物之步骤而不会损害存储单元任何部分的方法。此方法简单但高度有效达到此目的。
前面所述本发明实施例用于描述及叙述之目的。并不意图用于详尽或限制本发明为所揭露的精确形式。根据上述技术之其它修饰或改变为可能的。选择并描述之实施例提供本发明原理之最佳描述，藉此让在相关领域具有通常知识者可以实施本发明在多种实施例中且可特别考虑多种修饰。所有该等修饰及变化为在所附权利要求书所界定范围之中，当其为公平、合法且正当权利使用。
权利要求
1.一种制造电子结构的方法，包括提供基底结构(124)；在该基底结构(124)的一部分上设置存储结构(126)；在该存储结构(126)上设置保护元件(134)；以及在不在该保护元件(134)下的该基底结构(124)的区域对该基底结构(124)施行处理。
2.如权利要求1所述的方法，其中，该保护元件(134)包含导电材料。
3.如权利要求2所述的方法，其中，对该基底结构(124)的处理包括清洁工艺。
4.如权利要求3所述的方法，其中，该存储结构(126)包括第一存储结构层(128)以及在该第一存储结构层(128)上的第二有源存储结构层(130)。
5.一种制造电子结构的方法，包括提供在其中具有第一及第二开孔(104、106)的层(100)；分别在该第一及第二开孔(104、106)中提供第一及第二体(108、110)；在该第一体(108)上提供存储结构(126)；在该存储结构(126)上提供保护元件(134)；以及当该保护元件(134)在该存储结构(126)上时，对该第二体(110)施行处理。
6.如权利要求5所述的方法，其中，该存储结构(126)包括第一存储结构层(128)及第二存储结构层(130)。
7.如权利要求6所述的方法，其中，该第一存储结构层(128)在该第一体(108)上，且该第二存储结构层(130)在该第一存储结构层(128)上。
8.如权利要求7所述的方法，其中，该第一存储结构层(128)为无源层，且该第二存储结构层(130)为有源层。
9.如权利要求8所述的方法，其中，该保护元件(134)包含导电材料。
10.如权利要求9所述的方法，其中，各该第一和第二体(108、110)包含导电材料。
全文摘要
一种通过提供导电层(102)、提供介电层(100)在导电层(102)上、提供第一和第二开孔(104，106)通过介电层(100)、分别在第一和第二开孔(104，106)中提供第一和第二导电体(108，110)且与导电层(102)接触、提供存储结构(126)在第一导电体(108)上、提供保护元件(134)在存储结构(126)上、以及在第二导电体(110)上进行处理来制造电子结构的方法。
文档编号H01L45/00GK101057345SQ200580038928
公开日2007年10月17日 申请日期2005年11月10日 优先权日2004年11月12日
发明者S·阿万兹诺, I·索科利克, S·K·潘格勒, N·H·特里普沙斯, J·A·希尔兹 申请人:斯班逊有限公司