专利名称：其接触结构有接触隔片的半导体器件及其制造方法
技术领域：
本公开涉及制造半导体器件的方法和根据这些方法制造的器件。具体地，本公开涉及形成接触结构的方法，该接触结构用来将半导体器件的有源区连接到上金属层。本公开还涉及具有根据该方法制造的接触结构的半导体器件。
背景技术：
现代的半导体器件典型地包括分立器件，如在半导体衬底上形成的晶体管、电阻器和电容器。为了将分立器件互相连接和连接到外围器件，以形成希望的电路，可能需要几个金属层。这些金属层需要接触孔，以贯穿隔开金属层的层间绝缘膜层。
因为半导体器件的集成度增加，可用于形成接触孔的尺寸和空间相应地减小，因此，用于形成接触的工艺余量也减小。可靠地形成接触孔的能力，即，工艺余量，对半导体器件制造工序的总产率有影响。因此，提高半导体器件制造工序的成品率的努力必须解决用于接触形成的工艺余量。
图1-5是剖面图，图示了形成动态随机存取存储器(DRAM)单元的接触结构的常规方法。如图1所示，在半导体衬底1的预定区域中形成器件隔离层3，以限定第一有源区3a和第一有源区3a之间的第二有源区3b。在第一有源区3a、第二有源区3b和器件隔离层3上形成第一层间绝缘膜5。然后第一层间绝缘膜5被构图，以形成分别露出第一和第二有源区3a，3b的第一焊盘接触孔和第二焊盘接触孔。然后可以在第一和第二焊盘接触孔内分别形成第一导电焊盘7d和第二导电焊盘7b。导电焊盘7d，7b可以用掺杂的多晶硅形成。
如图2所示，第一层间介质层5被凹陷，以露出第一和第二导电焊盘7d，7b的侧壁上部。邻近于第一和第二导电焊盘7d，7b的侧壁的露出上部，形成焊盘隔片9。焊盘隔片9由相对于导电焊盘7d，7b和第一层间绝缘膜5具有刻蚀选择率的绝缘材料形成。例如，焊盘隔片9可以由氮化硅形成。
然后在具有焊盘隔片9的第一和第二导电焊盘7d，7b上形成第二层间绝缘膜11。通过构图第二层间绝缘膜11，形成直接接触孔13，以露出第一导电焊盘7d的区域。直接接触孔13具有比第一导电焊盘7d的宽度更小的直径，以增加布线金属的重叠余量，在后续工序步骤形成该布线金属以覆盖接触孔13。因为直接接触孔13的直径小于第一导电焊盘7d的宽度，接触孔13和隔片9之间的部分第二导电焊盘7d必须被露出，因此在下面将说明的后续工序中易损坏蚀刻剂。
接下来，在直接接触孔13的侧壁上形成接触隔片15。在具有接触隔片15的衬底1的整个表面上形成阻挡金属层17。阻挡金属层17是钛和氮化钛层的双层。在此情况下，在阻挡金属层17和第一导电焊盘7d之间的界面形成金属硅化物层17a，如硅化钛层。这是由于形成阻挡金属层17和第一导电焊盘7d的两种材料之间的硅化反应，硅化反应是公知的技术。
参考图3，在包括阻挡金属层17的所得结构上顺序地形成金属布线层和帽盖层。金属布线层由诸如钨的金属形成，帽盖层由诸如氮化硅的绝缘材料形成。例如，当布线金属层由钨制成时，诸如WF6气体的金属源气体可以用来形成金属布线层。阻挡金属层17防止金属源气体与第一导电焊盘7d的硅原子反应。
帽盖层、金属布线层以及阻挡金属层17被构图，以形成覆盖直接接触孔13的第一位线图形22a以及第一位线图形22a之间的第二位线图形。结果，形成第一和第二位线图形22a，22b，每个包括阻挡金属层图形17b、金属布线层图形19以及帽盖层图形21。
接下来，在位线图形22a，22b的侧壁上形成位线图形隔片23。位线图形隔片23可以由与帽盖层图形21相同的材料构成。在第二层间绝缘膜11、第一位线图形22a以及第二位线图形22b的上形成第三层间绝缘膜25。然后平整第三层间绝缘膜25，以露出帽盖层图形21。
如图4所示，使用位线图形(22a，22b)和位线图形23作为掩模，构图第三层间绝缘膜25和第二层间绝缘膜11，以形成初步存储节点接触孔26，由此露出第二导电焊盘7b。
如图5所示，在包括初步存储节点接触孔26的所得结构上执行湿法刻蚀工序。由此，形成最终存储节点接触孔25a，具有在第二导电焊盘7b上的放大下部。该湿法刻蚀工序包括放大最终存储节点接触孔25a的下部的第二层间绝缘膜11的各向同性刻蚀以及除去刻蚀残留物的清洗工序，例如，从第二导电焊盘7b的表面除去聚合物材料。该湿法刻蚀工序的目的是通过增加焊盘7b的露出表面面积，增加形成至第二导电焊盘7b的接触的工艺余量。
使用刻蚀第二层间绝缘膜11的化学溶液执行该湿法刻蚀工序。例如，可以使用包含氢氟酸溶液(HF溶液)的化学溶液湿法刻蚀工序。在此情况下，在湿法刻蚀工序过程中，可以露出第一导电焊盘7d的表面上形成的金属硅化物层17a。通过湿法蚀刻液，可以部分除去(例如，留下部分17a′)或完全除去露出的金属硅化物层17a，如果在湿法刻蚀工序过程中它被露出。结果，在直接接触孔13中的阻挡金属图形17b下面可以形成空隙17v。这些空隙17v可以引起第一布线图形22a和第一导电焊盘7d之间的接触故障。诸如这些的接触故障导致半导体器件的减小成品率。
因此，希望一种在第一布线图形22a和第一导电焊盘7d之间形成接触的方法，该方法对导电焊盘上的空隙形成不敏感。当直接接触孔13的直径被制成小于第一导电焊盘7d的宽度，以增加布线金属的重叠余量时，这些是特别正确的，因此在直接接触孔13和易损坏蚀刻剂的焊盘隔片9之间留下第一导电焊盘7d的顶部部分，如图5所示。此外，该方法必须与用来增加布线金属图形和第二导电焊盘之间的重叠余量的现代工艺相符合。
由此，需要一种新的接触结构和形成这种新接触结构的方法，该接触结构可以防止接触故障。
发明内容
本发明的实施例提供一种制造半导体器件的方法，该方法对上布线金属图形和下接触焊盘之间的空隙形成不敏感。实施例提供一刻蚀屏蔽层，该刻蚀屏蔽层被配置来防止刻蚀工序在下接触焊盘和上布线金属层之间形成空隙。
在一个实施例中，在半导体衬底上形成绝缘层，该绝缘层具有在其中形成的导电焊盘。在该绝缘层和导电焊盘上形成介质层。该介质层的区域被刻蚀，以形成重叠导电焊盘的接触孔，该接触孔露出导电焊盘的顶部拐角。在该接触孔内形成刻蚀屏蔽层，该刻蚀屏蔽层覆盖导电焊盘的顶部拐角。
参考以下附图，通过对其优选示例性实施例的详细描述，将使本发明的上述及其他特点和优点变得更明白。
图1是半导体器件的剖面图，图示了接触焊盘形成。
图2是半导体器件的剖面图，图示了阻挡金属层形成。
图3是半导体器件的剖面图，图示了位线图形形成。
图4是半导体器件的剖面图，图示了初步接触孔形成。
图5是半导体器件的剖面图，图示了下接触焊盘和上布线金属层图形之间的空隙形成。
图6是适合于本发明实施例使用的DRAM单元阵列区的平面图。
图7a至14a是对应于图6的线I-I′的剖面图，图示了根据本发明的某些实施例的接触结构形成。
图7b至14b是对应于图6的线II-II′的剖面图，图示了根据本发明的某些实施例的接触结构形成。
图15a至19a是对应于图6的线I-I′的剖面图，图示了根据本发明的某些实施例的制造方法。
图15b至19b是对应于图6的线II-II′的剖面图，图示了根据本发明的某些实施例的制造方法。
具体实施例方式
现在将参考附图更完全地描述本公开的示例性实施例。但是，本公开可以以许多不同的形式体现，不应该被认为是仅限于在此阐述的实施例；相反，提供这些实施例是为了本公开将是彻底的和完全的，并且将本公开的原理完全传递给所属领域的技术人员。在图中，相同的参考数字表示相同的元件，为了清楚放大了层和区域的尺寸和厚度。还应该理解，当一个层被称为在另一层或衬底“上”时，它可以直接在另一层或衬底上，或也可以存在插入层。在说明书中，相同的参考数字表示相同的元件。
参考图6，存储单元阵列区，例如，DRAM单元阵列区，包括平行于x轴延伸的字线图形60。第一和第二位线图形82a和82b交叉字线图形60。例如，第一和第二位线图形(82a，82b)可以平行于y轴延伸并垂直于x轴。但是，本发明不局限于该布置，以及所属领域的技术人员应当理解，上述元件之间的其他位置关系可以在本发明的精神和范围内。例如，第一和第二位线图形(82a，82b)不必垂直于x轴。
第一位线图形82a可以对应于奇数列，以及第二位线图形82b可以对应于偶数列。例如，第一位线图形82a可以对应于第一列C1和第三列C3，以及第二位线图形82b可以对应于第二列C2和第四列(未示出)。结果，第二位线图形82b被布置在第一位线图形82a之间的区域中。
该DRAM单元阵列区还包括被布置互相平行延伸的第一有源区53a和第二有源区53b。此外，每个有源区(53a，53b)可以被布置为交叉一对字线60和一个位线图形(82a或82b)。第一和第二有源区(53a，53b)可以不必平行于字线图形60或位线图形(82a，82b)的任何一个。换句话说，第一和第二有源区(53a，53b)可以以除了90度之外的角度，例如，小于90度，交叉字线图形60或位线图形(82a，82b)。
第一位线图形82a可以交叉第一有源区53a的中心部分。第二位线图形82b可以交叉第二有源区53b的中心部分。此外，第一有源区53a的中心部分可以位于奇数行(R1，R3，R5)和奇数列(C1，C3)的交叉点。第二有源区53b的中心部分可以位于偶数行(R2，R4，R6)和偶数列(C2)的交叉点。第一接触孔72a，也称为直接接触孔或位线接触孔，可以位于(53a，53b)的中心部分，以及第二接触孔89s，也称为掩埋接触孔或存储节点接触孔，可以位于有源区的两个端部(53a，53b)。
图7a至14a是对应于图6的线I-I′(即，字线方向)的剖面图，图示了根据本发明的某些实施例的接触结构形成。图7b至14b是对应于图6的线II-II′(即，有源区方向)的剖面图，图示了根据本发明的某些实施例的接触结构形成。
参考图7a和7b，使用器件隔离层53，在半导体衬底51上限定第一有源区53a和第二有源区53b。在器件隔离层53之间的半导体衬底51上形成字线图形60，即，栅极结构。此外，使用常规技术如离子注入，在半导体衬底51上的字线图形60之间形成杂质区，如公共漏区61d、第一源区61s′以及第二源区61s″。字线图形60每个包括在半导体衬底51上顺序地层叠的栅介质层55、字线57、字线帽盖图形59。在字线图形60的侧壁上可以附加地形成字线图形隔片63。
该工序导致形成第一存取晶体管TA1和第二存取晶体管TA2。第一存取晶体管TA1包括公共漏区6Id、第一源区61s′、栅介质层55以及字线57。第二存取晶体管TA2包括公共漏区61d、第二源区61s″、栅介质层55以及字线57。
随后在包括字线图形60的所得结构上形成第一层间介质层(或绝缘层)65。可以通过例如化学-机械抛光(CMP)工序平整第一层间介质层65，以露出字线图形60的字线帽盖图形59的顶表面。然后在第一层间介质层65中使用字线帽盖图形59和字线图形隔片63形成自对准接触孔。用导电材料填充该接触孔，以形成重叠公共漏区61d的第一导电焊盘67d和重叠第一源区61s′或第二源区61s″的第二导电焊盘67b。
参考图6，7a和7b，第一导电焊盘67d可以对应于DRAM单元阵列区的直接接触焊盘(位线接触焊盘)。第二导电焊盘67b可以对应于DRAM单元阵列区的掩埋接触焊盘(存储节点接触焊盘)。第一和第二导电焊盘67d，67b可以通过使用自对准接触(SAC)技术来形成。
根据本发明的某些实施例，第一和第二导电焊盘(67d，67b)可以包括多晶硅。
参考图8a和8b，在具有第一层间介质层65、第一和第二导电焊盘(67d，67b)和字线图形60的衬底51上形成第二层间介质层72。如图所示，第二层间介质层72可以包括下介质层69和在下介质层69上形成的上介质层71。下介质层69可以具有相对于上介质层71的刻蚀选择率。例如，下介质层69可以具有比上介质层71更快的刻蚀速率，即，上介质层71具有比下介质层69更低的刻蚀速率。
根据本发明的某些实施例，下介质层69和上介质层71可以由诸如硼磷硅玻璃(BPSG)的介质材料形成。下介质层69可以由具有第一硼浓度的BPSG形成，上介质层71可以由具有第二硼浓度的BPSG形成，其中第二硼浓度小于第一硼浓度。在此情况下，如果上和下介质层69，71被暴露于诸如包括氢氟酸(HF溶液)的蚀刻液，那么下介质层69具有比上介质层71更高的湿法刻蚀速率。
根据一个方面，在上介质层71上可以形成第一光刻胶层73。然后第一光刻胶层73可以被构图，以形成露出上介质层71的区域的接触刻蚀开口73a。
参考图9a和9b，上介质层71和下介质层69被刻蚀，以形成至少露出部分第一导电焊盘67d的第一接触孔72a。第一接触孔72a，即，位线接触孔，可以包括上接触孔72a′和下接触孔72a″。如图所示，上接触孔72a′的宽度可以小于第一导电焊盘67d的顶部部分(“上宽度”)的宽度。以及，下接触孔72a″的宽度可以大于第一导电焊盘67d的上宽度。因此，第一导电焊盘67d被下接触孔72a″露出。根据一个实施例，下接触孔72a″的宽度比上接触孔72a′的宽度更宽。上接触孔72a′的较小宽度希望地保证用于布线金属层的足够对准余量，在后续工序步骤中该布线金属层覆盖上接触孔72a。
但是，如果在后续工序步骤中可以保证对准余量，那么本发明可以不必限于这些。例如，上接触孔72a′可以具有基本上等于下接触孔72a″的宽度。
在一个实施例中，可以根据多步骤刻蚀工序形成第一接触孔72a。例如，各向异性刻蚀工序在上和下介质层71，69中形成初步接触孔。通过各向异性刻蚀工序形成的初步接触孔的底部部分(即，下介质层69中形成的初步接触孔的部分)具有初始侧壁外形，如用图9a和9b所示的虚线表示。该初步接触孔露出第一导电焊盘67d的顶部部分。然后，后续的各向同性刻蚀工序将该初步接触孔的底部部分的宽度放大数量D1，例如，至少5nm，以形成下接触孔72a″。在一个实施例中，各向同性刻蚀工序可以是计时刻蚀工序。在另一实施例，该各向同性刻蚀工序可以是湿法刻蚀工序并包括，例如，包含氢氟酸(HF溶液)的氧化物刻蚀溶液。在另一实施例，各向同性刻蚀工序也可以增加初步接触孔的深度，以形成延伸到第一层间介质层65中并在第一导电焊盘67d的顶表面下面为D2的量的下接触孔72a″，例如，约5nm以上，由此露出第一导电焊盘67d的侧壁上部。
由于该多步骤刻蚀工序，形成基本上露出第一导电焊盘67d的整个顶表面的下接触孔72a″，在另一实施例中，也露出第一导电焊盘67d的上侧壁，如图9a所示。如图9a所示，在上介质层71中形成的初步接触孔的上部限定上接触孔72a′。
在另一实施例中，下接触孔72a″可以被形成为不延伸到第一层间介质层65中。因此，该各向同性刻蚀工序可以形成不延伸或仅仅非常轻微地延伸到第一层间介质层65中，同时基本上露出第一导电焊盘67d的整个顶表面的下接触孔72a″。在此情况下，尽管未示出，可以沿第一导电焊盘67d的上侧壁形成导电焊盘隔片，以防止第一导电焊盘67d被各向同性刻蚀工序过程中使用的蚀刻剂影响。如果沿第一导电焊盘67d的侧壁形成硅化物层，这些将是特别有益的。
根据某些实施例，在下介质层69暴露于各向同性刻蚀工序之前，第一光刻胶层73可以被除去。
根据其它实施例，在沿有源区方向的剖面图中，第一导电焊盘67d的顶表面可以基本上与栅帽盖图形59的顶表面相齐。在此情况下，第一导电焊盘67d的上侧壁可以不必被放大的下接触孔72a″完全露出。
参考图10a和10b，然后在具有第一接触孔72a的所得结构上形成屏蔽层75，以便覆盖第一接触孔72a的侧壁和覆盖被第一接触孔72a露出的部分第一导电焊盘67d，该第一接触孔72a不希望电接触(例如，在第一导电焊盘67d的顶表面的外围区，以及，在某些实施例中，也在第一导电焊盘67d的上侧壁)。例如，刻蚀屏蔽材料可以保形地(conformally)淀积在第一接触孔72a内，随后被刻蚀，以露出希望电接触的第一导电焊盘67d的顶表面的露出部分(即，在第一导电焊盘67d的接触区)。因此，可以看到刻蚀屏蔽层75具有一开口，其露出被外围区围绕的第一导电焊盘67d的中心区。
刻蚀屏蔽层75可以具有约50至约300埃的厚度。刻蚀屏蔽层75可以包括，例如，使用常规化学气相淀积(CVD)工序形成的氮化硅材料。然后在刻蚀屏蔽层75、上介质层71以及第一导电焊盘67d的露出顶表面上形成阻挡金属层77。阻挡金属层77可以包括，例如，钛材料。此时，由于阻挡金属层77的金属原子与第一导电焊盘67d中的硅原子反应，在第一导电焊盘67d的顶表面中可以形成金属硅化物层77a。
根据某些实施例，深度D2可以大于金属硅化物层77a的厚度。因此，覆盖第一导电焊盘67d的上部拐角的刻蚀屏蔽层75的最低部分(即，接触焊盘67d的顶表面的外围区和/或第一接触焊盘67d的上侧壁)可以至少低于金属硅化物层77a进入第一导电焊盘67中的程度。在此情况下，即使金属硅化物层77a延伸到导电焊盘67d的边缘，即使当沿导电焊盘67d的侧壁形成金属硅化物层时，金属硅化物层也将被覆盖并被刻蚀屏蔽层75保护。结果，与现有技术方法相比，根据本发明的一个方面，不必分开地形成图2中所示的焊盘隔片9，由此简化总的工序步骤。
参考图11a和11b，在阻挡金属层77上形成布线金属层和布线帽盖层。详细地，可以形成布线金属层，以填充被阻挡金属层77围绕的第一接触孔72a。布线帽盖层、布线金属层以及阻挡金属层77被顺序地构图，以形成包括位线80和位线帽盖图形81以及第二位线图形82b的第一位线图形82a。因此，部分上介质层71被露出。位线80包括阻挡金属层图形77b和布线金属层图形79。在第一位线图形82a的侧壁上可以形成位线图形隔片83。布线金属层可以包括诸如钨薄膜的金属膜，以及布线帽盖层可以包括诸如氮化硅层的绝缘膜。如果布线金属层包括钨薄膜，那么可以使用常规CVD工序，使用诸如WF6的金属源气体形成布线金属层。由此，阻挡金属层77防止WF6气体与第一导电焊盘67d的硅原子反应。然后在上介质层71的露出部分上形成第三层间介质层85。
参考图12a和12b，第三层间介质层85、上介质层71以及下介质层69可以被构图，以使用各向异性刻蚀工序形成初步存储节点接触孔89。第二导电焊盘67b的全部顶表面可以不必被初步接触孔89露出，如图12a和12b所示。
根据某些实施例，在将被用作蚀刻掩模的第三层间介质层85上可以形成第二光刻胶层87，以形成初步存储节点接触孔89。第二光刻胶层87可以被构图，以露出部分第三层间介质层85。
参考图13a和13b，为了最大化第二导电焊盘67b的表面的露出面积和除去初步存储节点接触孔89中的杂质，可以使用湿法刻蚀工序。湿法刻蚀工序可以采用包含氢氟酸的氧化膜蚀刻液。结果，第三层间介质层85、上介质层71和下介质层69可以被各向异性地刻蚀，由此形成从初步接触孔89延伸的放大掩埋接触孔89s，如虚线所示。
根据某些实施例，在执行湿法刻蚀工序之前，可以除去第二光刻胶图形87。
参考图14a和14b，执行已知的技术，以完成单元电容器CP，其包括掩埋的接触孔89s中的电容器底电极93、电容器介质95以及电容器上电极97。详细地，在形成单元电容器CP之前，在放大的掩埋接触孔89s的侧壁上可以形成掩埋接触隔片91。
当形成放大的掩埋接触孔89s时，因为上介质层71的过刻蚀，阻挡金属图形77b可能被露出。在此情况下，掩埋接触隔片91可以防止位线80与诸如电容器上电极的导电层电连接。
根据如上所述的实施例，在掩埋接触孔89s的形成过程中，刻蚀屏蔽层75防止第一导电焊盘67d被露出。因此，利用本发明的这些特点，可以防止蚀刻剂接触第一导电焊盘67d，特别是在第一导电焊盘中形成的金属硅化物层，以及防止在导电焊盘上形成空隙，如下面进一步说明。
此外，掩埋接触隔片91可以延伸到邻近导电焊盘67d的第一层间介质层65中，由此覆盖导电焊盘67的上侧壁。因此，当形成掩埋接触孔89s时，掩埋接触隔片91防止导电焊盘被露出。
图15a至19a是对应于图6的线I-I′的剖面图，图示了根据本发明的某些其它实施例的制造方法。图15b至19b是对应于图6的线II-II′的剖面图，图示了根据本发明的其它实施例的制造方法。
参考图15a和15b，在第一层间介质层65和第一和第二导电焊盘67d和67b上形成第二层间介质层101。第二层间介质层101可以是单层介质层。例如，第二层间介质层101可以由BPSG层或诸如高密度等离子体(HDP)氧化物层的单层氧化硅层形成。然后，在第二层间介质层101上可以形成第一光刻胶图形73。
参考图16a和16b，使用第一光刻胶图形73作为刻蚀掩模，部分地刻蚀第二层间介质层101，以形成重叠第一导电焊盘67d的上接触孔101a′。在第一光刻胶图形73被除去之后，在上接触孔101a′的侧壁上形成辅助接触隔片103。形成相对于第二层间介质层101具有刻蚀选择率的辅助接触隔片103。例如，如果第二层间介质层101是氧化硅，那么辅助接触隔片103可以是氮化硅。
参考图17a和17b，在具有辅助接触隔片103的半导体衬底51上形成附加的光刻胶图形104。然后使用附加光刻胶图形104和辅助接触隔片103作为刻蚀掩模，刻蚀第二层间介质层101(干法或湿法刻蚀)。结果，形成初步下接触孔，以具有最初如图17a和图17b的虚线所示的侧壁外形。然后，可以使用附加光刻胶图形104和辅助接触隔片103作为蚀刻掩模，各向异性地刻蚀第二层间介质层101。该各向同性刻蚀工序可以包括湿法刻蚀工序。结果，在上接触孔101a′下面形成类似于图9a和9b中的下接触孔72a″的下接触孔101a″。如图所示，可以形成露出顶表面的下接触孔101a″，在某些实施例中，露出第一导电焊盘67d的上侧壁。在下接触孔101a″的形成过程中，辅助接触隔片103防止上接触孔101a′的宽度增加。由此，可以形成直接接触孔，即，包括上接触孔101a′和下接触孔101a″的位线接触孔101a。
根据某些实施例，第二层间介质层101可以由具有分级(graded)杂质浓度的材料形成。例如，该材料可以是具有分级硼浓度的BPSG。例如，层间介质层101的下半部具有高于层间介质层101的上半部的硼浓度，以便如果层间介质层被暴露于诸如包括氢氟酸(HF溶液)的蚀刻液，那么层间介质层101的下半部具有比层间介质层101的上半部更高的湿法刻蚀速率。利用这种层间介质层101，可以形成类似于上述的直接接触孔101a的直接接触孔。在此情况下，因此，可以不必需要辅助接触隔片103。第二层间介质层101的刻蚀速率可以根据硼浓度而改变。
参考图18a和18b，然后形成刻蚀屏蔽层105，以覆盖直接接触孔101a的侧壁、第一导电焊盘67d的顶表面的外围区，以及，在某些实施例中，在除去附加光刻胶图形104之后，在第一导电焊盘67d的上侧壁。因此，刻蚀屏蔽层105的形成类似于上面相对于图10a和10b论述的工序步骤。结果，形成包括辅助接触隔片103和刻蚀屏蔽层105的直接接触隔片106。在此情况下，不同于上述的实施例，直接接触隔片106覆盖通过第二介质层101形成的直接接触孔101a的侧壁。接下来，在具有直接接触隔片106的半导体衬底51上形成阻挡金属层77。当形成阻挡金属层77时，在第一导电焊盘67d的上表面上可以形成金属硅化物层77a。
参考图19a和19b，执行类似于图11a至14a所示的工序步骤的工序步骤，以形成图19a和19b公开的结构。例如，在阻挡金属层77上形成布线金属层和布线帽盖层。可以形成布线金属层，以填充图18a的直接接触孔101a。该布线金属层可以包括诸如钨薄膜的金属膜，以及该布线帽盖层可以包括诸如氮化硅层的绝缘膜。然后布线金属层和布线帽盖层被构图，以露出部分第二层间介质层101，由此形成包括阻挡金属层图形77b、位线80、位线帽盖图形81的第一位线图形82a。然后在第二层间介质层101的露出部分上形成第三层间介质层85。第一层间介质层85和第二层间介质层101可以被刻蚀，以在第二导电焊盘67b上形成初步接触孔。第二导电焊盘67b的全部顶表面可以不必被初步接触孔露出。
为了最大化第二导电焊盘67b的表面的露出面积和除去初步接触孔中的杂质，可以使用湿法刻蚀工序。该湿法刻蚀工序可以包括包含氢氟酸的氧化膜蚀刻液。结果，第三层间介质层85和层间介质层101可以被各向异性地刻蚀，由此形成放大的掩埋接触孔(未图示)。
然后在放大的掩埋接触孔中可以形成类似于图14a所示的单元电容器CP的单元电容器CP。单元电容器CP包括顺序地层叠的电容器底电极93、电容器介质95和电容器上电极97。详细地，在形成单元电容器CP之前，在放大的掩埋接触孔的侧壁上可以形成掩埋接触隔片91，由于相对于图14a论述的原因。
因此，根据上面示例性地所述的实施例，提供在其中具有第一导电焊盘的第一层间介质层。然后用第二层间介质层覆盖第一层间介质层和第一导电焊盘，以及在第二层间介质层上布置布线图形。布线图形通过其中具有上和下部分的接触孔与第一导电焊盘电连接，在某些实施例中，下部比上部更宽。
根据参考图6a至11a论述的某些实施例，第二层间介质层包括具有不同刻蚀速率的两个介质层。根据其他实施例，第二层间介质层101是单个介质层。在此情况下，可以通过使用诸如隔片103的辅助接触隔片或使用具有如上所述的分级杂质浓度的层间介质层来形成直接接触孔。
根据如上所述的实施例，刻蚀屏蔽层105防止蚀刻剂接触第一导电焊盘67d，特别是第一导电焊盘67d中形成的金属硅化物层和/或防止在第一导电焊盘67d上形成空隙。更详细，在背景技术中论述的现有技术中，邻近于焊盘隔片9的接触焊盘67d的露出顶端部易被用来形成存储节点接触孔的蚀刻剂化学侵蚀所损坏。此外，为了保护接触焊盘67d需要形成焊盘隔片9的复杂工序步骤。
但是，利用本发明的某些实施例，通过用刻蚀屏蔽层75保护第一接触焊盘67d的拐角，即，接触焊盘67d的顶表面的外围部分和/或第一接触焊盘67d的上侧壁，可以避免在图5所示的现有技术方法过程中不可避免地形成的空隙，结果，可以有效地防止源于这种化学侵蚀的接触和/或位线之间的短路。此外，因为不必形成焊盘隔片9，所以可以简化工序步骤。
本发明的原理可以被应用于具有类似问题的任意多层接触结构，即，因为上接触结构的宽度或直径小于下接触结构的宽度或直径，在下接触结构的露出部分上的化学侵蚀，由此露出下接触结构的某些部分。
本说明书中提到的“某些实施例”或“一个实施例”意味着在本发明的至少一个实施例中包括结合该实施例描述的特定特点、结构或性能。因此，在本说明书中的各个位置中出现的措辞“某些实施例”或“一个实施例”未必都指相同的实施例。此外，在一个或多个实施例中可以用任意适合的方法结合特定的特点、结构或性能。
尽管在此为了说明已公开了本发明的各种优选实施例，但是本领域的技术人员应当理解，在不脱离所附权利要求所提供的本发明的范围和精神的条件下，可以进行各种修改、增加和替换。例如，各种操作已经描述为在理解发明中最有用的方法中执行的多个分立步骤。但是，其中描述该步骤的顺序不暗示该操作是依赖顺序的或执行步骤的顺序必须是所给出该步骤的顺序。
尽管已经参考其示例性实施例已经具体展示和描述了本发明，但是本领域的普通技术人员应当明白，在不脱离以下权利要求所限定的本发明的精神和范围的条件下，可以在形式上和细节上进行各种改变。
权利要求
1.一种形成半导体器件的方法，该方法包括在半导体衬底上形成绝缘层，该绝缘层具有在其中形成的导电焊盘；在该绝缘层和导电焊盘上形成介质层；刻蚀该介质层的区域，以形成重叠该导电焊盘的接触孔，该接触孔露出导电焊盘的顶部拐角；以及在该接触孔内形成刻蚀屏蔽层，该刻蚀屏蔽层覆盖导电焊盘的顶部拐角。
2.根据权利要求1的方法，其中该接触孔延伸到绝缘层中，以及该刻蚀屏蔽层覆盖导电焊盘的上侧壁。
3.根据权利要求2的方法，其中该导电焊盘具有在其上形成的硅化物层，该刻蚀屏蔽层在该硅化物层下面延伸。
4.根据权利要求1的方法，其中该介质层包括上介质层和下介质层，以及其中刻蚀该介质层包括使用各向异性刻蚀来刻蚀该上介质层和下介质层，以形成贯穿该上和下介质层的初步接触孔，该初步接触孔露出部分导电焊盘；以及各向异性地刻蚀下介质层，以放大该初步接触孔。
5.根据权利要求4的方法，其中该上介质层相对于下介质层具有蚀刻选择率。
6.根据权利要求1的方法，其中刻蚀该介质层的区域包括刻蚀介质层的上部，以形成上接触孔；在该上接触孔的侧壁上形成辅助接触隔片；以及使用该辅助接触隔片作为蚀刻掩模，刻蚀该介质层的下部。
7.一种制造半导体器件的方法，该方法包括在半导体衬底上形成绝缘层，该绝缘层具有在其中形成的导电焊盘；在该绝缘层和导电焊盘上形成介质层；刻蚀该介质层的第一部分，以在导电焊盘上面形成上接触孔，该上接触孔具有小于导电焊盘的上宽度的宽度；刻蚀该介质层的第二部分，以在该上接触孔下面和在导电焊盘上形成下接触孔，该下接触孔具有大于导电焊盘的上宽度的宽度，以露出导电焊盘的顶部拐角；以及形成刻蚀屏蔽层，以覆盖上接触孔和下接触孔的侧壁，该刻蚀屏蔽层覆盖导电焊盘的顶部拐角。
8.根据权利要求7的方法，其中形成该介质层包括在绝缘层和导电焊盘上形成下介质层；以及在该下介质层上形成上介质层，其中刻蚀第一部分包括刻蚀该上介质层，以及刻蚀第二部分包括刻蚀该下介质层。
9.根据权利要求8的方法，其中刻蚀该下介质层包括各向异性地刻蚀该下介质层。
10.根据权利要求8的方法，其中刻蚀该下介质层包括刻蚀邻近于导电焊盘的绝缘层的上部，以露出该导电焊盘的上侧壁。
11.根据权利要求10的方法，还包括在该导电焊盘的顶部上形成硅化物层，凹陷在该硅化物层下面延伸。
12.根据权利要求8的方法，其中该上介质层相对于下介质层具有蚀刻选择率。
13.根据权利要求12的方法，其中该上介质层是包括第一硼浓度的硼磷硅玻璃(BPSG)，以及该下介质层是包括第二硼浓度的BPSG，其中第一硼浓度小于第二硼浓度。
14.根据权利要求7的方法，其中该介质层包括上区域和下区域，刻蚀第一部分包括刻蚀该上区域，以及刻蚀第二部分包括刻蚀该下区域。
15.根据权利要求14的方法，还包括在刻蚀该下区域之前，在上接触孔的侧壁上形成隔片。
16.根据权利要求14的方法，其中该介质层具有分级的杂质浓度，以便下区域比上区域刻蚀更快。
17.根据权利要求16的方法，其中该分级的杂质浓度包括硼磷硅玻璃(BPSG)层中的分级硼浓度。
18.一种制造半导体器件的方法，包括在半导体衬底上形成有源区；在该有源区上形成绝缘层，该绝缘层具有在其中形成的导电焊盘；在该绝缘层和接触焊盘上形成下介质层；在该下介质层上形成上介质层；刻蚀上介质层，以形成重叠导电焊盘的上接触孔，其中该上接触孔具有小于导电焊盘的宽度的宽度；刻蚀下介质层，以形成重叠导电焊盘并在上接触孔下面的下接触孔，其中该下接触孔具有大于导电焊盘的宽度的宽度；形成刻蚀屏蔽层，以便覆盖上接触孔的侧壁和覆盖导电焊盘的顶部拐角，该刻蚀屏蔽层具有露出部分导电焊盘的开口；在该刻蚀屏蔽层上形成阻挡金属层；在该阻挡金属层上形成布线金属层，其中该布线金属层填充上和下接触孔；以及在该布线金属层上形成布线帽盖层。
19.根据权利要求18的方法，还包括构图该布线帽盖层、布线金属层和阻挡金属层，以形成位线图形，每个位线图形包括顺序地层叠的阻挡金属层图形、位线和位线帽盖图形；形成在位线图形的侧壁上布置的位线图形隔片；以及在该上介质层上形成第三层间介质层。
20.根据权利要求18的方法，其中该阻挡金属层包括钛材料。
21.根据权利要求18的方法，其中该布线金属层包括钨材料。
22.一种制造半导体器件的方法，包括在半导体衬底上形成隔离层，该隔离层限定多个第一有源区和多个第二有源区；在半导体衬底上形成绝缘层，该半导体衬底具有在其上限定的多个第一和第二有源区；构图该绝缘层，以形成露出第一有源区的多个第一接触孔；构图该绝缘层，以形成露出第二有源区的多个第二接触孔；在该第一接触孔中形成多个第一导电焊盘；在该第二接触孔中形成多个第二导电焊盘；在该绝缘层和第一和第二接触焊盘上形成下介质层；在该下介质层上形成上介质层；刻蚀该上介质层，以形成重叠第一导电焊盘的多个上接触孔；刻蚀该下介质层，以形成重叠第一导电焊盘并在上接触孔下面的多个下接触孔，其中该下接触孔具有大于第一导电焊盘的上宽度的宽度；形成刻蚀屏蔽层，以便覆盖上接触孔的侧壁和第一导电焊盘的顶部拐角；在该刻蚀屏蔽层上形成阻挡金属层；在该阻挡金属层上形成布线金属层，其中该布线金属层图形填充上和下接触孔；在该布线金属层上形成布线帽盖层；构图该布线帽盖层、布线金属层、阻挡金属层，以形成重叠刻蚀屏蔽层的位线图形，该位线图形每个包括顺序地层叠的阻挡金属层图形、位线、位线帽盖图形；在该上介质层上形成第三层间介质层；刻蚀位线图形之间的第三层间介质层、上介质层以及下介质层，以便露出第二导电焊盘，由此形成多个掩埋接触孔；以及在该掩埋接触孔中形成多个单元电容器。
23.根据权利要求22的方法，其中该上介质层相对于下介质层具有蚀刻选择率。
24.根据权利要求22的方法，其中刻蚀该第三层间介质层、上介质层以及下介质层包括通过各向异性地刻蚀第三层间介质层、上介质层以及下介质层，形成多个初步掩埋接触孔；以及通过各向异性地刻蚀第三层间介质层、上介质层以及下介质层，由初步掩埋接触孔形成多个掩埋接触孔。
25.根据权利要求24的方法，其中使用氢氟酸溶液刻蚀第三层间介质层、上介质层以及下介质层。
26.根据权利要求22的方法，还包括在形成单元电容器之前，在该掩埋接触孔的侧壁上形成多个掩埋接触隔片。
27.一种形成半导体器件的方法，该方法包括在半导体衬底上形成绝缘层，该绝缘层具有在其中形成的导电焊盘；在该绝缘层和导电焊盘上形成介质层；刻蚀该介质层的区域，以形成重叠导电焊盘的接触孔，该接触孔露出导电焊盘的顶表面的外围部分；以及在该接触孔内形成刻蚀屏蔽层，其中该刻蚀屏蔽层覆盖导电焊盘的顶表面的外围区。
28.一种半导体器件，包括在半导体衬底上限定的有源区；在半导体衬底上布置的绝缘层；在绝缘层内布置并重叠有源区的导电焊盘；在绝缘层上布置的介质层，该介质层具有露出导电焊盘的顶部拐角的接触孔；以及在该接触孔内形成刻蚀屏蔽层，该刻蚀屏蔽层被布置来覆盖该导电焊盘的顶部拐角。
29.根据权利要求28的器件，其中该介质层包括下区域和上区域。
30.根据权利要求29的器件，其中该介质层的上区域相对于其下区域具有刻蚀选择率。
31.根据权利要求28的器件，其中该导电焊盘还包括具有限定厚度的硅化物层，以及该刻蚀屏蔽层延伸到硅化物层下面的绝缘层中，以覆盖导电焊盘的上侧壁。
32.根据权利要求28的器件，其中该介质层包括在绝缘层上布置的下介质层，该下介质层具有重叠导电焊盘的下接触孔，该下接触孔具有大于导电焊盘的上宽度的宽度；以及在下介质层上布置的上介质层，该上介质层具有在下接触孔上的上接触孔。
33.根据权利要求32的器件，其中该上接触孔具有小于导电焊盘的宽度的宽度。
34.根据权利要求32的器件，其中该上介质层包括相对于下介质层的蚀刻选择率。
35.根据权利要求32的器件，还包括在刻蚀屏蔽层上布置的阻挡金属层；在阻挡金属层上布置的布线金属层图形；在布线金属层图形上布置的位线帽盖图形；以及在布线金属层图形和位线帽盖图形的侧壁上布置的位线图形隔片。
36.一种半导体器件，包括半导体衬底上的有源区图形，其中被隔离层限定的有源区图形包括多个第一有源区；以及多个第二有源区；在第一和第二有源区上布置的绝缘层，该隔离层具有重叠第一有源区的多个第一导电焊盘和重叠第二有源区的多个第二导电焊盘；在绝缘层上布置的介质层，该介质层具有露出导电焊盘的顶部拐角的位线接触孔；在该位线接触孔内形成的刻蚀屏蔽层，该刻蚀屏蔽层被布置为覆盖导电焊盘的顶部拐角；在刻蚀屏蔽层上布置的位线图形；在该上介质层上布置的第三层间介质层；在该第二导电焊盘上布置的多个掩埋接触孔，该多个掩埋接触孔贯穿第三层间介质层、上介质层和下介质层；以及在该多个掩埋接触孔中形成的多个单元电容器。
37.一种半导体器件，包括通过器件隔离层在半导体衬底上限定的有源区；在半导体衬底上布置的绝缘层；在该绝缘层内布置并重叠有源区的导电焊盘；在该绝缘层上布置的介质层，该介质层具有在其中形成的接触孔，该接触孔具有大于导电焊盘的宽度的宽度，以及在该接触孔内形成的刻蚀屏蔽层，该刻蚀屏蔽层具有一开口，其露出导电焊盘的中心区并覆盖导电焊盘的外围区。
38.根据权利要求37的器件，其中该介质层包括在绝缘层上布置的下介质层，该下介质层具有重叠导电焊盘的下接触孔，该下接触孔具有大于导电焊盘的上宽度的宽度；以及在该下介质层上布置的上介质层，该上介质层具有在下接触孔上的上接触孔，其中该上接触孔具有小于导电焊盘的上宽度的宽度。
全文摘要
提供制造半导体器件的方法，该半导体器件对于上金属布线层和下接触焊盘之间的空隙形成，具有减小的敏感性。根据该方法，为了防止接触焊盘不受后续刻蚀工序影响，形成刻蚀屏蔽层。还提供根据该方法制造的半导体器件。
文档编号H01L27/108GK101083226SQ20071010814
公开日2007年12月5日 申请日期2007年5月30日 优先权日2006年5月30日
发明者张润泽 申请人:三星电子株式会社