隧道磁阻元件、磁头以及磁存储器的制作方法

专利名称：：隧道磁阻元件、磁头以及磁存储器的制作方法
技术领域：
：本发明涉及一种隧道磁阻元件、磁头以及磁存储器，更具体地，涉及一种利用了隧道磁阻效应的隧道磁阻元件、使用这种隧道磁阻元件的磁头以及磁存储器。
背景技术：
：TMR(隧道磁阻)元件配置为包括一对铁磁层和一层薄绝缘膜，这层薄绝缘膜夹在这对铁磁层之间作为隧道阻挡层(tunnelbarrierlayer)。TMR元件能够利用TMR效应，检测对于从一个铁磁层经隧道阻挡层流向另一个铁磁层的电流的电阻变化作为信号，所谓TMR效应是这样一种现象，即对于电流的电阻随着在铁磁层的各个磁矩之间形成的角度而变化。近来，利用上述特性，己将TMR元件用于HDD(硬盘驱动器)的磁头的读取元件，或者用于MRAM(磁阻随机存取存储器，即一种磁存储器)的存储元件。通常，TMR元件是这样形成的在形成于基层之上的反铁磁层上依次由下而上地形成一层铁磁层、隧道阻挡层以及另一铁磁层，在这些层的层叠物之上，再形成覆盖层作为保护层。在这种情况下，形成在反铁磁层上的这一层铁磁层为磁化方向固定的磁化固定层，而形成在隧道阻挡层的与上述一层铁磁层相对一侧上的另一铁磁层为磁化方向可由外部磁场改变的磁化自由层。当各层的磁化方向相同时，各层(包括隧道阻挡层)的电阻变小，电流容易通过；而当各层的磁化方向相反时，各层的电阻变大，电流难以通过。电阻的这种差别被检测作为信号。现有技术对形成TMR元件的各层的材料进行了各种研究。一般而言，例如将由钜(Ta)膜和镍铁(NiFe)膜组成的多层膜用作基层，将铱锰(IrMn)膜用作反铁磁层。此外，将由钴铁(CoFe)膜、钌(Ru)膜和CoFe膜组成的多层膜用作反铁磁层上的磁化固定层。将铝氧化物(AIO)膜用作隧道阻挡层。将CoFe膜、NiFe膜、由CoFe膜和NiFe膜组成的多层膜等等用作磁化自由层。此外，将由多层Ta膜组成的多层膜、由NiFe膜和Ru膜组成的多层膜等等用作覆盖层形成在磁化自由层上。此外，还试图通过用钴铁硼(CoFeB)膜代替用于磁化自由层的CoFe膜，或者用镁氧化物(MgO)膜代替用于隧道阻挡层的AIO膜，来增加TMR元件的磁阻MR比，即增加TMR元件的信号输出。此外，现有技术提出了这样一种TMR元件，其在由CoFeB膜形成的磁化自由层与包括Ta膜的覆盖层之间形成包含硼(B)的移动抑制层，以抑制覆盖层的元素在预定热处理过程中扩散到磁化自由层中(参见日本未审査专利公开No.2004-63592)。现有技术还提出了这样一种TMR元件，其将包含Ta、钛(Ti)等元素的合金膜，或者由例如铟钛(InTi)氧化物形成的氧化物导电膜用作覆盖层，以抑制由于磁致伸縮导致的磁化自由层转换磁场(switchingmagneticfield)的变化(参见日本未审査专利公开No.2005-85821)。如上所述，在现有技术中研究了TMR元件的配置，并将其特性改善到一定程度。但是，对于目前的和将来的TMR元件，非常希望进一步改善其特性，特别是增加TMR元件的MR比，以提高使用TMR元件的磁头和MRAM的性能。例如，将TMR元件用于磁头的读取元件时，增加其MR比就能够增加信号强度，从而改善SN比(信号输出与噪声之比)。此外，将磁化自由层的磁化方向控制为预定方向，就能够在磁头的读取元件中，在磁化自由层附近形成沿预定方向磁化的磁性材料(磁畴控制膜)。因此，如果MR比增加，则磁畴控制膜的磁场强度增加，就可以提高读取元件运行的稳定性。此外，将TMR元件用于MRAM的存储元件时，通过增加TMR元件的MR比来增加信号强度，就可以抑制读取误差的发生，并降低功耗。
发明内容考虑到以上问题，构思出本发明，本发明的第一目的是提供一种具有大MR比的TMR元件。本发明的第二目的是提供一种使用上述TMR元件的磁头。本发明的第三目的是提供一种使用上述TMR元件的磁存储器。为了实现第一目的，在本发明的第一方案中，提供一种TMR元件，包括磁化固定层，其磁化方向固定；隧道阻挡层，形成在所述磁化固定层上;磁化自由层，形成在所述隧道阻挡层上，且由CoFeB膜形成，使得所述磁化自由层的磁化方向可变；以及覆盖层，包括Ti膜，并形成在所述磁化自由层上，使得所述Ti膜与所述磁化自由层相接触。为了实现第二目的，在本发明的第二方案中，提供一种使用隧道磁阻元件作为读取元件的磁头，其中所述隧道磁阻元件包括磁化固定层，其磁化方向固定；隧道阻挡层，形成在所述磁化固定层上；磁化自由层，形成在所述隧道阻挡层上，且由CoFeB膜形成，使得所述磁化自由层的磁化方向可变;以及覆盖层，包括Ti膜，并形成在所述磁化自由层上，使得所述Ti膜与所述磁化自由层相接触。为了实现第三目的，在本发明的第三方案中，提供一种使用隧道磁阻元件作为存储元件的磁存储器，其中所述隧道磁阻元件包括磁化固定层，其磁化方向固定；隧道阻挡层，形成在所述磁化固定层上；磁化自由层，形成在所述隧道阻挡层上，且由CoFeB膜形成，使得所述磁化自由层的磁化方向可变；以及覆盖层，包括Ti膜，并形成在所述磁化自由层上，使得所述Ti膜与所述磁化自由层相接触。通过以下描述并结合附图，本发明的上述和其它目的、特征以及优点将变得显而易见，附图通过实例示出本发明的优选实施例。图1为TMR元件实例的示意性横截面图；图2为示出RA与MR比之间关系的图表，MR比随覆盖层材料的参数而变化；图3为示出覆盖层材料与MR比之间关系的图表；图4为示出RA与MR比之间关系的图表，当磁化自由层用CoFe膜形成时，MR比变化；图5为示出覆盖层材料与MR比之间关系的图表，当磁化自由层用CoFe膜形成时，MR比变化；图6为示出RA与MR比之间关系的图表，当隧道阻挡层用A10膜形成时，MR比变化；图7为示出RA与MR比之间关系的图表，MR比随磁化自由层的CoFeB膜的厚度参数而变化；图8为示出磁化自由层的CoFeB膜厚度与MR比之间关系的图表；图9为示出RA与MR比之间关系的图表，MR比随覆盖层的Ti膜材料的厚度参数而变化；图10为示出覆盖层的Ti膜材料厚度与MR比之间关系的图表；图11为示出磁化自由层的CoFeB膜中Co成份与MR比之间关系的图表；图12为示出磁化自由层的CoFeB膜中Co成份与磁致伸縮之间关系的图表；图13为示出RA与MR比之间关系的图表，MR比随磁化自由层的CoFeB膜中B成份的参数而变化；图14为示出磁化自由层的CoFeB膜中B成份与MR比之间关系的图表；图15为当从朝向磁记录介质的磁头表面侧观看时，磁头的示意性前视图；图16为磁头的示意性横截面图；图17为用于说明成膜工艺步骤的主要部分的示意性横截面图；图18为用于说明离子研磨工艺步骤的主要部分的示意性横截面图；图19为用于说明填充工艺步骤的主要部分的示意性横截面图；图20为MRAM主要部分的示意性横截面图。具体实施方式以下参照附图详细描述本发明，附图中示出本发明的优选实施例。图1为TMR元件实例的示意性横截面图。图1中所示的TMR元件1包括基层2、反铁磁层3、磁化固定层4、隧道阻挡层5、磁化自由层6以及覆盖层7，这些层按照以上顺序依次由下而上地形成。基层2由Ta膜和Ru膜组成的多层膜(Ta/Ru多层膜)、镍铬(NiCr)膜、或者由Ta膜和NiFe膜组成的多层膜(Ta/NiFe多层膜)形成。当基层2由Ta/Ru多层膜形成时，使用例如由厚约3nm的Ta膜和厚约2nm的Ru膜组成的多层膜。当基层2由NiCr膜形成时，使用厚约4nm的NiCr膜。当基层2由Ta/NiFe多层膜形成时，使用例如由厚约4nm的Ta膜和厚约2nm的NiFe膜组成的多层膜。反铁磁层3例如由IrMn膜形成。IrMn膜例如厚约7nm。此外，反铁磁层3不限于用IrMn膜形成，也可以用铂锰(PtMn)膜、钯铂锰(PdPtMn)膜等形成。磁化固定层4通过由下而上依次沉积第一铁磁层4a、非磁性层4b和第二铁磁层4c(多层含铁层)形成。第一铁磁层4a由CoFe膜形成，其厚度设定为例如大约1.7nm。非磁性层4b由Ru膜形成，其厚度设定为例如大约0.7nm。第二铁磁层4c由CoFeB膜形成，其厚度设定为例如大约2mn。注意磁化固定层4的第一铁磁层4a稍后要经过适当的热处理，以进行第一铁磁层4a与其下面的反铁磁层3之间的交换耦合，从而给予第一铁磁层4a单向的磁各向异性。隧道阻挡层5形成于磁化固定层4之上(在所示实例中形成于第二铁磁层4c之上)。隧道阻挡层5由MgO膜形成，其厚度设定为例如大约lnm。如上所述，用MgO膜而不是用A10膜来形成隧道阻挡层5，就可以在较低温度下获得具有出色结晶度的隧道阻挡层5，从而获得更大的TMR效应。磁化自由层6形成于隧道阻挡层5之上。磁化自由层6由CoFeB膜形成，其厚度设定为例如大约3nm。如上所述，用CoFeB膜而不是用CoFe膜来形成磁化自由层6，就可以获得更大的MR(磁阻)比。注意下文中将详细描述形成磁化自由层6的CoFeB膜的厚度和成份。覆盖层7形成于磁化自由层6之上。覆盖层7例如由Ti膜形成，或者先用Ti膜作为底层，再在Ti膜上形成非Ti膜的其它金属膜来形成。例如，可将在作为底层的Ti膜上依次形成Ta膜和Ru膜而构成的多层膜(Ti/Ta/Ru多层膜)用作覆盖层7。当用Ti/Ta/Ru多层膜形成覆盖层7时，将Ti膜厚度设定为大约2nm，Ta膜厚度设定为大约5nm，Ru膜厚度设定为大约10nm。覆盖层7形成为使得其Ti膜与形成磁化自由层6的CoFeB膜相接触。更具体而言，覆盖层7的Ti膜直接设置在磁化自由层6的CoFeB膜之上。注意:下文中将详细描述形成覆盖层7的Ti膜的厚度。形成如上配置的TMR元件1的基层2、反铁磁层3、磁化固定层4、隧道阻挡层5、磁化自由层6以及覆盖层7的膜可通过溅射方法形成。例如，可在输入功率为200W至1000W，氩(Ar)气压强为0.1Pa至0.5Pa的条件下，利用DC磁控管溅射在上述膜之外形成金属膜和合金膜。此外，可在输入功率为200W至IOOOW，氩气压强为O.lPa至0.5Pa的条件下，利用RF磁控管溅射在上述膜之外形成绝缘膜。在形成基层2至覆盖层7的上述膜之后，如上所述，为了通过反铁磁层3与第一铁磁层4a之间的交换耦合给予第一铁磁层4a单向的磁各向异性，将所形成的多层的TMR元件1在大约27(TC的温度和大约2.0T的磁场中进行大约4小时的热处理。之后，例如按照用途将TMR元件1图案化为预定形状。如上所述，在TMR元件1中，将MgO膜用于隧道阻挡层5，将CoFeB膜用于磁化自由层6。此外，紧接着CoFeB膜上面形成Ti膜以构成覆盖层7。以下描述以膜的这种配置形成TMR元件时获得的效应的研究结果。首先，为了对效应的研究，使用具有下表中所示膜配置的样品X、Y和Z。表l<table>tableseeoriginaldocumentpage9</column></row><table>在表1的样品X中，由Ta膜(厚约5nm)和Ru膜(厚3nm)组成的多层膜形成基层。IrMn膜(厚约7nm)形成反铁磁层。由CoFe膜(厚约1.5nm)、Ru膜(厚约0.7nm)以及CoFeB膜(厚约2nm)组成的多层膜形成磁化固定层。CoFe膜充当钉扎层(pinnedlayer)(对应于上述第一铁磁层)，Ru膜充当非磁性层，而CoFeB膜充当基准层(对应于上述第二铁磁层)。此外，MgO膜形成隧道阻挡层，该MgO膜的厚度根据情况而改变。CoFeB膜形成磁化自由层，该CoFeB膜的厚度根据情况在大约0nm至大约6nm的范預内(不包括0nm)变化，该CoFeB膜的成份根据情况而改变。由Cap膜(Cap-Ta，Ti，Ru，Mg，IrMn，Al,Cu;其厚度根据情况在大约Onm至大约5nm的范围内变化)、Ta膜(厚约5nm)以及Ru膜(厚约10nm)组成的多层膜形成覆盖层o此外，表l的样品Y除了用CoFe膜(厚约3nm)作为磁化自由层外，其膜配置与样品X相同。表l的样品Z除了用AIO膜(厚约1.5nm)作为隧道阻挡层外，其膜配置与样品X相同。样品X、Y和Z都是通过在预定衬底(表1中未示出)上形成表1所示的相应的多层膜来获得的。使用在AlTiC衬底或者硅(Si)衬底上形成的由铜(Cu)膜、Ta膜和Cu膜组成的多层膜(Cu/Ta/Cu多层膜)或者Ta/NiFe多层膜作为衬底。这些多层膜用作样品X、Y和Z的下部端子。此外，当需要时，将这些多层膜进行CMP(化学机械抛光)处理，使其光滑。如上所述，在预定衬底上形成各个多层膜之后，为了进行上述交换耦合，在大约270。C的温度和大约2.0T的磁场中进行大约4小时的热处理。热处理后，为了评估样品X、Y和Z的MR特性，使用12个端子进行CIP(平面内电流)测量。此外，将各个样品X、Y和Z进行4端子成型处理，在将衬底电势保持恒定在50mV的条件下，利用基于4端子方法测量而形成的R-H曲线，可确定各元件的面积电阻(=电阻乂面积)RA以及MR比。注意4端子成型处理是通过以下程序进行首先，在衬底(上面形成有用作下部端子的膜)上形成多个膜，使得形成的多层膜具有表1所示的其中一种膜配置。然后，在形成的膜的整个表面使用抗蚀剂，用曝光机刻画出下部端子的形状，之后将未曝光部分去除，保留曝光部分，从而形成抗蚀剂掩模。然后，用离子研磨机对位于用作下部端子的多层膜上面的各层膜进行离子研磨，从而形成下部端子。将抗蚀剂掩模去除后，以同样的方式进行上述程序一直到离子研磨步骤，以形成对应于TMR元件的部分。接着，形成大约30nm的硅氧化物(SiO)膜或者A10膜，将下部端子与上部端子(如下文所述)绝缘，而不去除用于离子研磨的抗蚀剂掩模。形成例如SiO膜之后，去除抗蚀剂掩模，以将抗蚀剂掩模上的SiO膜举离(liftoff)，然后形成用于上部端子的膜，并将其图案化以形成上部端子。利用经以上程序进行4端子成型处理的样品X、Y和Z，通过测量形成R-H曲线，以确定各个样品的RA和MR比。接着，参照图2至图6描述利用样品X、Y和Z进行测量获得的RA与MR比之间的关系。图2为示出RA与MR比之间关系的图表，MR比随覆盖层材料的参数而变化。图3为示出覆盖层材料与MR比之间关系的图表。注意在图2中，横轴表示RA(Qum2)，纵轴表示MR比(％)。此外，在图3中，横轴表示覆盖层材料，纵轴表示当RA等于3Qur^或者10Qun^时获得的MR比(％)。注意通过改变隧道阻挡层厚度可改变RA(以下也如此)。图2和图3分别示出当使用表1的样品X，改变样品X的覆盖层材料时MR比相对于RA的变化，以及覆盖层材料与MR比之间的关系。更具体而言，图2和图3示出覆盖层材料与MR比之间的关系，其是通过由MgO膜形成隧道阻挡层、由具有预定成份和厚度的CoFeB膜形成磁化自由层、以及通过改变紧接着CoFeB膜上面形成为预定厚度的覆盖层材料的种类而确定的。根据图2可知，不管用什么覆盖层材料形成覆盖层(该覆盖层紧接在充当磁化自由层的CoFeB膜上面)，MR比都将随着RA的增加而增加。此外，当使用Ti膜作为覆盖层(该覆盖层紧接在充当磁化自由层的CoFeB膜上面)材料时，与使用Ta膜等除Ti膜外的其它材料形成覆盖层相比，能够获得更大的MR比。使用Ti膜作为紧接在CoFeB膜上面的覆盖层材料时，与目前广泛采用的Ta膜或Ru膜相比，MR比的最大值会高大约40%。图3示出RA等于3Qun^与RA等于10QUm2时得到的MR比之间的比较结果，该结果是基于图2紧接在磁化自由层的CoFeB膜上面的覆盖层的各种材料而作出。注意RA等于或小于大约3QPm2的TMR元件例如可用于磁头的读取元件，RA大于10Qixi^的TMR元件例如可用于MRAM的存储元件。根据图3，显然，不管RA是等于3Qur^还是等于10Qum2，当使用Ti膜作为紧接在磁化自由层的CoFeB膜上面的覆盖层材料时，MR比变为最大。如上所述，将TMR元件配置为用MgO膜形成隧道阻挡层，用CoFeB膜形成磁化自由层，用Ti膜形成紧接在磁化自由层的CoFeB膜上面的覆盖层，不管RA是多大，与使用除了Ti膜之外的Ta膜等其它材料形成紧接在CoFeB膜上面的覆盖层相比，都能够使MR比高很多。下面描述与结果在图2、图3示出的测量相似的测量的结果，该结果是当TMR元件的磁化自由层用CoFe膜形成、隧道阻挡层用AIO膜形成时获得的。图4为示出RA与MR比之间关系的图表，当磁化自由层用CoFe膜形成时，MR比变化。图5为示出覆盖层材料与MR比之间关系的图表，当磁化自由层用CoFe膜形成时，MR比变化。注意在图4中，横轴表示RA(Qlim2)，纵轴表示MR比(％)。此外，在图5中，横轴表示覆盖层材料，纵轴表示当RA等于3Qun^或者10Qun^时获得的MR比(％)。图4和图5示出当使用表1的样品Y测量时确定的关系。更具体而言，图4和图5示出RA与MR比之间的关系、以及覆盖层材料与MR比之间的关系，其是通过由MgO膜形成隧道阻挡层、由具有预定成份和厚度的CoFe膜形成磁化自由层、以及通过改变紧接着CoFe膜上面形成为预定厚度的覆盖层材料(Cap膜)的种类而确定的。根据图4和图5可知，当用CoFe膜形成磁化自由层时，如果将Ti膜用作紧接在CoFe膜上面的覆盖层材料，与使用Cu膜代替Ti膜时相比，能够获得更大的MR比。但是，已发现与使用Ta膜等其它材料而不是Ti膜时相比，MR比将变小。图6为示出RA与MR比之间关系的图表，当隧道阻挡层用AIO膜形成时，MR比变化。注意在图6中，横轴表示RA(Qum2)，纵轴表示MR比(％)。图6示出当使用表1的样品Z测量时确定的关系。更具体而言，图6示出RA与MR比之间的关系，其是通过由A10膜形成隧道阻挡层、由具有预定成份和厚度的CoFeB膜形成磁化自由层、以及通过使用Ti膜或者Ta膜作为紧接着CoFeB膜上面形成为预定厚度的覆盖层材料(Cap膜)而确定的。根据图6可知，当使用Ti膜作为紧接在磁化自由层的CoFeB膜上面的覆盖层材料时MR比相对于RA发生的变化，与使用Ta膜作为覆盖层材料时MR比发生的变化基本上相等。注意图6中，在RA超过大约4.5Qum2的区域，使用Ti膜时获得的MR比与使用Ta膜时获得的MR比之间的差别，是由于Ti膜的最佳氧化时间与Ta膜的最佳氧化时间之间的差别所导致的。如上所述，根据图2至图6示出的结果可知，当使用Ti膜作为紧接在磁化自由层上面的覆盖层材料时，使用CoFeB膜作为磁化自由层来改善MR比是有效的。此外，当使用Ti膜作为紧接在磁化自由层上面的覆盖层材料时，在使用CoFeB膜作为磁化自由层的同时使用MgO膜作为设置在下面的隧道阻挡层，对于改善MR比更加有效。下面，参照图7至图14描述对形成磁化自由层的CoFeB膜的厚度、用作覆盖层材料的Ti膜的厚度以及CoFeB膜的成份的研究结果。图7为示出RA与MR比之间关系的图表，MR比随磁化自由层的CoFeB膜的厚度参数而变化。图8为示出形成磁化自由层的CoFeB膜的厚度与MR比之间关系的图表。注意在图7中，横轴表示RA(Qum2)，纵轴表示MR比(％)。此外，在图8中，横轴表示CoFeB膜的厚度(nm)，纵轴表示当RA等于20Qum^寸获得的MR比(％)(有些数据除外)。图7和图8示出当使用表1的样品X测量时确定的关系。更具体而言，图7和图8示出RA与MR比之间的关系、以及覆盖层材料的厚度与MR比之间的关系，其是通过由MgO膜形成隧道阻挡层、由具有预定成份和厚度的CoFeB膜形成磁化自由层、以及通过形成Ti膜或者Ta膜作为紧接着CoFeB膜上面形成为预定厚度的覆盖层材料(Cap膜)而确定的。这里，对于紧接在CoFeB膜上面的覆盖层材料为Ti膜或者Ta膜的情况，磁化自由层的CoFeB膜的厚度分别取2nm、4nm以及6nm。根据图7和图8可知，当使用Ta膜作为覆盖层材料时，随着CoFeB膜的厚度增加，MR比将变小。另一方面，当使用Ti膜作为覆盖层材料时，TMR元件的MR比基本上不随CoFeB膜厚度的变化而变化。此外，当使用Ti膜作为覆盖层材料时，与使用Ta膜作为覆盖层材料相比，MR比将变大。按照对TMR元件特性的要求，需要将作为磁化自由层的CoFeB膜的厚度控制为最佳值。例如，当TMR元件用作磁头的读取元件时，在磁化自由层附近设置磁畴控制膜，以控制磁化自由层的磁化方向。在这种情况下，为了使磁畴控制膜的剩磁与磁化自由层的磁化之间取得平衡，必须将磁化自由层的厚度设计为最佳厚度。更具体而言，在磁头的读取元件中，磁化自由层的厚度必须为最佳，但是如图7和图8所示，当使用Ta膜作为读取元件的覆盖层材料时，得到的MR比将变得较小，并且当作为磁化自由层的CoFeB膜的厚度更大时，MR比将变得更小。相反，当使用Ti膜作为读取元件的覆盖层材料时，如图7和图8所示，得到的MR比大，并且MR比的变化对CoFeB膜的厚度变化不敏感。但是，按照对读取元件特性的要求，易于设计磁化自由层，使其具有最佳厚度。从实用的角度，将CoFeB膜的厚度设定为大约0.5nm至6nm，优选为0.5nm至4nm。当CoFeB膜的厚度小于0.5nm时，难以控制膜厚，因此CoFeB膜会变成岛形膜。此外，当CoFeB膜的厚度小于0.5nm时，紧接在CoFeB膜上面的覆盖层的元素可能会扩散到CoFeB膜中，从而导致其磁性退化或丧失。从这一点出发，优选将CoFeB膜的厚度设定为不小于0.5nm。此外，虽然应考虑对TMR元件特性的要求来设定CoFeB膜厚度的上限，但实际上，这个值设定为不大于6nm。图9为示出RA与MR比之间关系的图表，MR比随覆盖层的Ti膜材料的厚度参数而变化。图10为示出覆盖层的Ti膜材料厚度与MR比之间关系的图表。注意在图9中，横轴表示RA(Qum2)，纵轴表示MR比(％)。此外，图10中，横轴表示Ti膜的厚度(nm)，纵轴表示当RA等于3Qum2或者20Qum2时获得的MR比(％)。图9和图IO示出当使用表I的样品X测量时确定的关系。更具体而言，图9和图IO分别示出RA与MR比之间的关系、以及Ti膜的厚度与MR比之间的关系，其是通过由MgO膜形成隧道阻挡层、由具有预定成份和厚度的CoFeB膜形成磁化自由层、以及通过改变作为紧接着CoFeB膜上面形成的覆盖层材料(Cap膜)的Ti膜厚度而确定的。Ti膜的厚度分别取0nm、0.5nm、lnm、2nm以及3nm。图9和图IO示出，不管RA是等于3Qyn^还是等于20Qum2，MR比将单调上升直到Ti膜的厚度达到大约lnm为止，当Ti膜的厚度超过lnm时，MR比将趋于饱和。因此，不管RA多大，如果只形成薄Ti膜，与没有形成Ti膜相比，可使MR比有效增大。但是，考虑到形成Ti膜过程中的可控制性，将Ti膜的厚度设定为不小于0.5nm，优选不小于lnm。特别地，将Ti膜的厚度设定为不小于lnm时，如图9和图10所示，不管厚度为多少，都能获得稳定的MR比。注意虽然应考虑对TMR元件特性的要求来设定Ti膜厚度的上限，但实际上，这个值设定为不大于5nm。图11为示出磁化自由层的CoFeB膜中Co成份与MR比之间关系的图表。图12为示出磁化自由层的CoFeB膜中Co成份与磁致伸縮之间关系的图表。注意在图11中，横轴表示CoxFe8o.xB2。膜的Co成份(原子％)，纵轴表示当RA等于3Q^n^时获得的MR比(％)。此外，在图12中，横轴表示CoxFes。.xB2()膜的Co成份(原子％)，纵轴表示磁致伸縮入(X10-6)。图11和图12示出当使用表1的样品X测量时确定的关系。更具体而言，图11示出Co成份与MR比之间的关系，其是通过由MgO膜形成隧道阻挡层、当改变CoFeB的成份时形成磁化自由层至预定厚度、以及通过由Ti膜或Ta膜在紧接着CoFeB膜上面形成覆盖层材料(Cap膜)至预定厚度而确定的。此外，图12示出CoFeB膜的Co成份与磁致伸縮之间的关系，其是通过由MgO膜形成隧道阻挡层、以及紧接着CoFeB膜(其成份发生变化、并具有预定厚度)上面形成具有预定厚度的Ti膜作为覆盖层材料、然后在膜形成后分别在27(TC和30(TC的条件下进行热处理而确定的。首先，根据图11可知，虽然不管覆盖层材料是由Ti膜还是由Ta膜形成，MR比都将随着Co成份的增加而减少，但是在被检査的Co成份区域，与使用Ta膜相比，使用Ti膜时的MR比更大。换而言之，与使用Ta膜相比，当使用Ti膜作为覆盖层材料时能获得更大的MR比，这与磁化自由层的CoFeB膜的成份无关。此外，根据图12可知，不管热处理温度是27(TC还是30(TC，当Co成份的原子百分比是75%时，即磁化自由层由Q)75Fe5B2j莫形成时，磁致伸縮降至零。将TMR元件用作磁头的读取元件时，磁致伸縮被认为是由于形成TMR元件时产生的应力而导致磁各向异性的原因之一。当磁化自由层中产生磁各向异性时，磁化自由层对外部磁场的反应退化，从而在读取元件中产生噪音或者降低其灵敏度。为了消除不便，将TMR元件用作磁头的读取元件时，希望TMR元件磁化自由层的CoFeB膜所采用的成份产生的磁致伸縮基本为零。如上所述，根据图12可知，当使用Co75Fe5B2o膜作为磁化自由层时，磁致伸縮降为零，如果设置具有这种成份的磁化自由层，并且用Ta膜形成覆盖层材料，那么当RA等于3Q"m4寸，MR比将变为低于40%，如图11所示。相反，如果设置具有这种成份的磁化自由层，并且用Ti膜形成覆盖层材料，如图11所示，当RA等于3Qum"时，MR比将变为高于50X，那么就可以使用这样的TMR元件作为灵敏磁头的读取元件，而不会带来任何问题。根据上述，可知将TMR元件作为磁头的读取元件时，使用MgO膜作为隧道阻挡层、使用CoFeB膜作为磁化自由层、使用Ti膜作为紧接在磁化自由层上面的覆盖层材料是有效的。在这种情况下，当CoFeB膜的B成份的原子百分比设定为20%时，如上所述，考虑到磁致伸縮和获得的MR比，将CoFeB膜的Co成份的原子百分比设定为大约60%至80%(Fe成份的原子百分比设定为0%至20%)，优选为大约60%至75%(Fe成份的原子百分比设定为5%至20%)，更优选为75%(Fe成份的原子百分比设定为5X)。注意将TMR元件用作MRAM的存储元件时，由于磁化自由层的磁致伸縮对TMR元件的特性没有实质影响，考虑到获得的MR比，只需要使用具有最佳成份的CoFeB膜。图13为示出RA与MR比之间关系的图表，MR比随磁化自由层的CoFeB膜中B成份的参数而变化。图14为示出磁化自由层的CoFeB膜中B成份与MR比之间关系的图表。注意在图13中，横轴表示RA(Qym2)，纵轴表示MR比(％)。此外，在图14中，横轴表示CoFeB膜的B成份(原子。％)，纵轴表示当RA等于20Qun^时获得的MR比(％)。但是，图13和图14示出表1的样品X的测量结果，样品X上面没有形成Cap膜，也就是说，样品X具有由Ta/Ru多层膜形成的覆盖层。根据图13可知，当CoFeB膜的B成份的原子百分比不低于5X时，获得高MR比。此外，根据图14可知，当RA等于20Q111112时，如果B成份的原子百分比低于5%，则MR比为大约140X，如果B成份的原子百分比不低于5%，则MR比变为恒定在大约165%。据此，优选地，将CoFeB膜的B成份的原子百分比设定为不低于5X。此夕卜，考虑到MR比以及如图11和图12所示的Co和Fe成份(即磁致伸縮)，优选地，将CoFeB膜的B成份的原子百分比设定为5%与25%之间的值。对于用Ti/Ta/Ru多层膜形成覆盖层的情况也是如此。如上所述，将TMR元件配置为用MgO膜形成隧道阻挡层，用CoFeB膜形成磁化自由层，用Ti膜形成紧接在磁化自由层的CoFeB膜上面的覆盖层，则与紧接在CoFeB膜上面使用除了Ti膜之外的Ta膜等其它材料相比，能够使TMR元件的MR比高很多。在这种情况下，根据对TMR元件特性的要求，通过适当地设定CoFeB膜的厚度、成份以及Ti膜的厚度，不仅可以进一步提高TMR元件的MR比，还可以通过这样的设定来控制MR比。以下分别描述将如上配置的TMR元件应用于磁头和MRAM的情况。首先描述将如上配置的TMR元件应用于磁头的实例。图15为当从朝向磁记录介质的磁头表面侧观看时，磁头的示意性前视图。图16为磁头的示意性横截面图。如图15和图16所示，磁头10配置为读取元件20夹持在下部磁屏蔽层12与上部磁屏蔽层13之间，主磁极层14和辅磁极层15设置在充当滑动器(slider)的电路板11上，位于磁头IO朝向磁记录介质、即朝向ABS(空气轴承表面)的表面侧，ABS如图16中的虚线所示。如图16所示，主磁极层14形成为部分位于主磁极支撑层16上。主磁极支撑层16与上面形成的辅磁极层15通过连接层17相互连接。此外，多个线圈18a、18b、18c、18d设置为延伸在主磁极层14和主磁极支撑层16与辅磁极层15之间。上述TMR元件用作如上配置的磁头10的读取元件20。注意下部磁屏蔽层12、读取元件20、上部磁屏蔽层13、主磁极支撑层16、主磁极层14、连接层17、线圈18a、18b、18c、18d以及辅磁极层15之间的主要部分填充了绝缘膜、例如AIO膜，但未示出。下面，主要参照读取元件20描述如上配置的磁头10的形成方法。图17至图19为用于说明磁头的读取元件的形成方法的示意图。图17为用于说明成膜工艺步骤的主要部分的示意性横截面图。图18为用于说明离子研磨工艺步骤的主要部分的示意性横截面图。图19为用于说明填充工艺步骤的主要部分的示意性横截面图。注意图17至图19都是从ABS侧观看的示意性横截面图。首先，如图17所示，在充当滑动器的非磁性电路板11(例如AlTic电路板)上形成AIO膜(未示出)，然后在AlO膜上形成例如由NiFe制成的下部磁屏蔽层12，使得其厚度约为2ym至3um。下部磁屏蔽层12具有磁屏蔽功能，同时充当读取元件20的下部端子。在如上述配置的下部磁屏蔽层12上形成读取元件20。形成读取元件20的膜通过溅射方法形成。在下部磁屏蔽层12上，首先，形成厚5nm或5nm以上的基层21。基层21例如由Ta/Ru多层膜、NiCr膜或者Ta/NiFe多层膜形成。或者，也可以使用镍铁铬(NiFeCr)膜形成基层21。然后，在基层21上形成厚约5nm的反铁磁层22。反铁磁层22例如由IrMn膜、PtMn膜或者PdPtMn膜形成。随后，在反铁磁层22上形成厚约1.5nm的CoFe膜作为第一铁磁层23a，再在CoFe膜上形成厚约0.7nm的Ru膜作为非磁性层23b。然后，在Ru膜上形成厚约2.5nm的CoFeB膜作为第二铁磁层23c。第一铁磁层23a、非磁性层23b以及第二铁磁层23c形成磁化固定层23。然后，在磁化固定层23上形成厚约lnm的MgO膜作为隧道阻挡层24，再在MgO膜上形成厚约3nm的CoFeB膜作为磁化自由层25。然后，在磁化自由层25上形成厚2nm或2nm以上的Ti膜作为覆盖层26，再在Ti膜上由下而上依次形成厚约5nm的Ta膜以及厚约10nm的Ru膜，从而形成Ti/Ta/Ru多层膜。如上所述，按照以上顺序形成基层21、反铁磁层22、磁化固定层23、隧道阻挡层24、磁化自由层25以及覆盖层26，从而形成图17所示的TMR膜。在如上形成的TMR膜上，用光致抗蚀剂方法形成具有预定形状的抗蚀剂掩模(未示出)，然后在TMR膜上进行离子研磨直到暴露出下部磁屏蔽层12为止，从而将TMR膜形成如图18所示的形状。上述处理形成了读取元件20。在上述处理之后，如图19所示，首先，通过溅射方法在电路板ll的整个表面上形成厚3nm至10nm的绝缘膜31，并留下抗蚀剂掩模。之后，通过溅射方法在绝缘膜31上沉积钴铬铂(CoCrPt)，在读取元件20的相对侧上经由绝缘膜31形成磁畴控制膜32。随后，去除抗蚀剂掩模，将绝缘膜31和磁畴控制膜32位于覆盖层26上表面上的部分举离。将磁畴控制膜32的表面平坦化之后，在读取元件20和磁畴控制膜32上形成例如由NiFe制成的上部磁屏蔽层13，使得上部磁屏蔽层13厚约2um至3"m。上部磁屏蔽层13不仅具有磁屏蔽功能，还充当读取元件20的上部端子。通过上述工艺步骤，完成磁头10的再现头部分的基本配置。之后，如图15和图16所示，首先，通过溅射方法在整个表面上形成AIO膜等，然后利用选择性电解电镀方法形成由NiFe制成、厚约lum至3wm(例如lum)的主磁极支撑层16。注意这里省略电解电镀工艺步骤的详细描述。随后，通过溅射方法在整个表面上形成A10膜等，然后将其平坦化至主磁极支撑层16表面的高度，从而将主磁极支撑层16的ABS侧上面形成的凹部填充。这样，主磁极支撑层16配置为不暴露于ABS。然后，通过溅射方法形成包括垂直磁化膜和软磁性膜的主磁极层14，并利用具有预定形状的抗蚀剂掩模对其进行离子研磨。之后，依次形成线圈18a、18b、18c、18d、连接层17、辅磁极层15等，同时形成AIO膜等。在形成再现头部分后，通过进行上述工艺步骤，完成磁头10的记录头部分的基本配置。在如上形成的磁头10中，磁化自由层25的磁化方向根据基于记录在磁记录介质中的信息产生的磁场而改变，从而改变读取元件20的电阻值。电阻值的变化被电性检测，从而读取记录在磁记录介质中的信息。下面描述将TMR元件应用于MRAM的实例。图20为MRAM主要部分的示意性横截面图。如图20所示，在MRAM40中，TMR元件50作为存储元件设置在位线41(用于读取/写入)与字线42(用于写入)的交叉位置上，从而形成存储单元。通常，在MRAM40中，将多个TMR元件50设置在以矩阵形式排列的多个位线41与多个字线42之间的各个交叉位置上，从而在MRAM中设置大量存储单元。各TMR元件50包括布线层51、反铁磁层52、磁化固定层53、隧道阻挡层54、磁化自由层55、覆盖层56，它们从位线41侧依次形成。磁化固定层53由第一铁磁层53a、反铁磁层53b、第二铁磁层53c组成的多层结构形成。TMR元件50设置有Ti膜作为覆盖层材料，与磁化自由层55相接触。这样可以实现高MR比，即高能MRAM40。此外，MRAM40设置有开关晶体管43，用于在读取时选择存储单元。开关晶体管43形成为例如MOS(金属氧化物半导体)场效应晶体管，栅电极43b经由栅极绝缘膜43a形成于半导体衬底44上。源/漏区43c形成于栅电极43b的相对两侧。开关晶体管43经由插塞45a、45b、45c、45d以及布线层46a、46b、46c、46d电连接至TMR元件50的磁化自由层55，其中插塞45a、45b、45c、45d连接至源/漏区43c中的一个区。注意在形成于半导体衬底44上的开关晶体管43、插塞45a、45b、45c、45d、布线层46a、46b、46c、46d、字线42、TMR元件50以及位线41之间填充了绝缘膜47(例如SiO)。TMR元件50可通过用溅射方法形成各个层，然后将各层图案化为预定形状而形成。形成MRAM40其它部分的位线41、字线42、开关晶体管43、插塞45a、45b、45c、45d、布线层46a、46b、46c、46d、绝缘膜47等可按照传统的半导体工艺形成。在MRAM40中，根据磁化自由层55与磁化固定层53的磁化方向是平行(TMR元件50的电阻小)还是逆平行(TMR元件50的电阻大)，来定义信息"1"和"0"。写入信息时，当通过由流经特定位线41和特定字线42的电流产生的合成磁场，来转化特定TMR元件50的磁化自由层55的磁化方向时，根据磁化方向，信息"1"和"0"被写入各个特定的TMR元件50。此外，读出信息时，利用位线41和开关晶体管43，允许电流流过各个特定的TMR元件50，确定特定TMR元件50的电阻是否为大电阻，从而读出记录在各个特定的TMR元件50中的信息。注意上述配置的磁头10以及MRAM40是作为实例提出，因此本发明也可以类似地应用于其它配置的磁头和MRAM。本发明中，TMR元件是这样形成的在磁化固定层上形成隧道阻挡层，在隧道阻挡层上形成CoFeB膜的磁化自由层，然后在磁化自由层上形成覆盖层，使覆盖层的Ti膜与磁化自由层相接触。这样可以增加TMR元件的MR比。此外，利用如上配置的TMR元件作为磁头的读取元件和磁存储器的存储元件，可以提高磁头和磁存储器的性能。-.以上仅视作本发明原理的示例。此外，由于对于本领域技术人员来说易于构思出多种改型和变型，所以不希望将本发明限制于所示和所描述的具体构造和应用，因此，所有适当的改型和等同物均视作落入本发明所附权利要求及其等同范围之内。权利要求1、一种隧道磁阻元件，包括磁化固定层，其磁化方向固定；隧道阻挡层，形成在所述磁化固定层上；磁化自由层，形成在所述隧道阻挡层上，且由CoFeB膜形成，使得所述磁化自由层的磁化方向可变；覆盖层，包括Ti膜，并形成在所述磁化自由层上，使得所述Ti膜与所述磁化自由层相接触。2、如权利要求1所述的隧道磁阻元件，其中，所述隧道阻挡层由MgO膜形成。3、如权利要求1所述的隧道磁阻元件，其中，所述CoFeB膜具有原子百分比为60%至80%的Co成份。4、如权利要求3所述的隧道磁阻元件，其中，所述CoFeB膜具有原子百分比为20X的B成份。5、如权利要求1所述的隧道磁阻元件，其中，所述CoFeB膜具有原子百分比为5X至25X的B成份。6、如权利要求1所述的隧道磁阻元件，其中，所述磁化自由层的厚度为0.5nm至6nm。7、如权利要求1所述的隧道磁阻元件，其中，所述覆盖层的厚度为0.5nm至5niru8、一种磁头，使用隧道磁阻元件作为读取元件，其中，所述隧道磁阻元件包括磁化固定层，其磁化方向固定；隧道阻挡层，形成在所述磁化固定层上；磁化自由层，形成在所述隧道阻挡层上，且由CoFeB膜形成，使得所述磁化自由层的磁化方向可变；覆盖层，包括Ti膜，并形成在所述磁化自由层上，使得所述Ti膜与所述磁化自由层相接触。9、如权利要求8所述的磁头，其中，所述隧道阻挡层由MgO膜形成。10、如权利要求8所述的磁头，其中，所述CoFeB膜具有原子百分比为60%至80%的0)成份。11、如权利要求8所述的磁头，其中，所述CoFeB膜具有原子百分比为5X至25X的B成份。12、如权利要求8所述的磁头，其中，所述磁化自由层的厚度为0.5nm至6nm。13、如权利要求8所述的磁头，其中，所述覆盖层的厚度为0.5mn至5nm。14、一种磁存储器，使用隧道磁阻元件作为存储元件，其中，所述隧道磁阻元件包括磁化固定层，其磁化方向固定；隧道阻挡层，形成在所述磁化固定层上；磁化自由层，形成在所述隧道阻挡层上，且由CoFeB膜形成，使得所述磁化自由层的磁化方向可变；覆盖层，包括Ti膜，并形成在所述磁化自由层上，使得所述Ti膜与所述磁化自由层相接触。15、如权利要求14所述的磁存储器，其中，所述隧道阻挡层由MgO膜形成。16、如权利要求14所述的磁存储器，其中，所述CoFeB膜具有原子百分比为60%至80%的0>成份。17、如权利要求14所述的磁存储器，其中，所述CoFeB膜具有原子百分比为5X至25X的B成份。18、如权利要求14所述的磁存储器，其中，所述磁化自由层的厚度为0.5nm至6nm。19、如权利要求14所述的磁存储器，其中，所述覆盖层的厚度为0.5nm至5nm。全文摘要本发明提供一种具有大MR比的隧道磁阻(TMR)元件。这种TMR元件在磁化固定层与磁化自由层之间形成有隧道阻挡层，在磁化自由层上设置有覆盖层。隧道阻挡层由MgO膜形成。磁化自由层由CoFeB膜形成。覆盖层通过紧接在CoFeB膜上面形成Ti膜而形成，使得Ti膜与CoFeB膜相接触。这样可以大大提高TMR元件的MR比。此外，将这种TMR元件应用于磁头和磁存储器(MRAM)，可以改善磁头和MRAM的性能。文档编号H01L43/08GK101154708SQ20071015318公开日2008年4月2日申请日期2007年9月28日优先权日2006年9月28日发明者佐藤雅重,指宿隆弘,梅原慎二郎申请人:富士通株式会社