专利名称：快闪存储器件的制作方法
技术领域：
本发明涉及快闪存储器件及其制造方法。
背景技术：
快闪存储器件具有可擦除可编程只读存储器(EPROM)和电可擦除 可编程只读存储器(EEPROM)的优点，其中所述可擦除可编程只读 存储器具有编程和擦除特性，所述电可擦除可编程只读存储器具有电编 程和擦除特性。
如在示例性图1所示，快闪存储器件可以包括顺序形成在硅衬底1 上和/或上方的隧道氧化物层3、浮置栅极4、绝缘层5和控制栅极6。 可以在硅衬底1的两侧形成源极/漏极区2以完成晶体管的形成。这种 快闪存储器件可包括以矩阵模式布置的多个晶体管，从而构成多个单 元。在进行电编程和擦除操作中每个晶体管可存储l位数据。
然而由于水平地形成源极和漏极区，这种闪速存储器件具有诸如缺 少高密度和集成度的缺点。此外，该快闪存储器件缺乏储存容量，即不 能存储1-位以上的数据。
发明内容
本发明的实施方案涉及具有高密度和高集成存储性能的快闪存储 器件，其可在单个单元中存储多位数据和从该单元中擦除所述多位数 据。
本发明实施方案涉及一种快闪存储器件，其具有形成在半导体衬底 上的掺杂有第一杂质的区域；形成在所述区域上和/或上方的具有基本 矩形结构的第一多晶硅图案；形成在第一多晶硅图案上和/或上方的具 有基本矩形结构的第二多晶硅图案；形成在第一和第二多晶硅图案的侧 壁上和/或上方的多个电荷捕获层；和形成在电荷捕获层上和/或上方的多个控制栅极。形成在所述区域上的第一多晶硅图案可以掺杂有不同于 第一杂质的第二杂质，第二多晶硅图案可以掺杂有与第一杂质相同的第 三杂质。
示例图l说明了快闪存储器件。
示例图2A 2C说明根据本发明实施方案的快闪存储器件。 示例图3~8说明根据本发明实施方案的快闪存储器件。
具体实施例方式
此外，在实施方案的说明中，应理解，当层(或膜)、区域、图案或 结构被称为在另一衬底、另一层(或膜)、另一区域、另一垫或另一图 案"上(上/上方/上部)，，或"下(下/下方/下部)，，时，其可以直接在其 它的衬底、层(或膜)、区域、垫、或图案上，或也可存在插入的层。 此外，应理解，当层(或膜)、区域、图案、垫或结构称为在两层(或 膜)、区域、垫或图案"之间"时，其可以为所述两个层(或膜)、区域、 垫或图案之间仅有的层，或也可存在一个或多个插入的层。因此，其应 该通过本发明的技术思想来确定。
如在示例图2A~2C所示，其中掺杂有第一杂质的区域10可以形成 在半导体衬底上和/或上方。半导体衬底可以为N-型衬底。第一杂质可 以为N-型杂质例如磷(P)或砷(As)。或者，第一杂质可以为P-型杂质例 如硼(B)。
可以在第一杂质区域10上和/或上方形成具有基本矩形形状的第一 多晶硅图案20。第一多晶硅图案20可以掺杂有第二杂质，第二杂质具 有与第一杂质不同的极性。因此，当第一杂质是N-型杂质时，第二杂 质是P-型杂质。因此，第一多晶硅图案20可形成P-阱。
可以在第一多晶硅图案20上和/或上方形成具有基本矩形形状的第 二多晶硅图案30。第二多晶硅图案30可以掺杂有第一杂质。因此，掺 杂有第一杂质的第一区域10、第一多晶硅图案20和第二多晶硅图案30
可具有垂直结构，该结构中顺序沉积具有基本矩形形状的N-型、P-型和 N-型层。
笫一多晶硅图案20和30可各自在其每个侧壁上分别具有电荷捕获 层40。每个电荷捕获层40可以典型地形成为绝缘层，每个电荷捕获层 40可以形成为多层结构。这种多层结构可以由ONO层构成，其中在所 述衬底上和/或上方顺序沉积有第一氧化物层、氮化物层、和第二氧化 物层。每个电荷捕获层40可包括选自 Si02-Si3N4-Si02 、 Si02-Si3N4-Al203、 Si02-Si3N4-Si02和Si3N4-Si02中的至少一种.
可以在电荷捕获层40上和/或上方形成由多晶硅构成的多个控制栅 极51、 52、 53和54。
如示例图3中所示，根据本发明实施方案的快闪存储器件可包括具 有最高表面的第二多晶硅图案31，所述最高表面至少空间上高于电荷捕 获层40和控制栅极51、 52、 53和54。即，第二多晶硅图案31的最高 表面延伸得比电荷捕获层40和控制栅极51、 52、 53和54的最高表面 更高。
如示例图4中所示，根据本发明实施方案的快闪存储器件可包括插 入第一多晶硅图案20和30与第一、第二、第三和第四控制栅极51、 52、 53和54之间的电荷捕获层40。可以在掺杂有笫一杂质的区域10和控 制栅极51、 52、 53和54之间形成不同于相应电荷捕获层40的绝缘层 41。每个电荷捕获层40可包括ONO层，其中顺序沉积有笫一氧化物层、 氮化物层、和第二氧化物层。具有这种ONO结构的电荷捕获层40可 以由选自 Si02-Si3N4-Si02 、 Si02-Si3N4-Al203 、 Si02-Si3N4-Si02和 Si3N4-Si02中的至少一种构成。
如示例图5中所示，根据本发明实施方案的快闪存储器件可以包括 插入在掺杂有第一杂质的区域10和笫一多晶硅图案20之间的突出部 11。突出部ll可以形成为具有基本矩形的形状。突出部ll可以由与掺 杂有第一杂质的区域10相同的材料构成。
如示例图6中所示，根据本发明实施方案的快闪存储器件可以包括 形成在半导体衬底14上和/或上方的具有沟槽的绝缘层图案12。可以在
沟槽中形成掺杂有第一杂质的区域13。区域13的最高表面可以至少在 空间上比绝缘层图案12的最高表面更高。
如示例图7中所示，根据本发明实施方案的快闪存储器件可以包括 形成在半导体衬底15上和/或上方的具有沟槽的绝缘层12。在沟槽中可 以形成掺杂有第一杂质的区域13。掺杂有第一杂质的区域13可以由N-型多晶硅构成。
如示例图8中所示，根据本发明实施方案的快闪存储器件可以包括 区域10，，其掺杂有第一杂质。第一杂质可以为P-型多晶硅。第一多晶 硅图案20，可以掺杂N-型杂质，因此形成N-阱。第二多晶硅图案30，可 以掺杂P-型杂质。
本发明实施方案涉及一种快闪存储器件，其包括掺杂有第一杂质的 区域10和掺杂有第一杂质的第二多晶硅图案30、 31，形成具有基本垂 直结构和基本矩形结构的源极/漏极区。因此，根据本实施方案的源极/ 漏极区不具有水平结构。此外，其中可以掺杂P-型杂质以形成P-阱的 第一多晶硅图案20可用作沟道，即区域10和第二多晶硅图案30、 31 之间的电荷(或空穴)的传输通道。
形成为ONO层的每个电荷捕获层40的构造可使得电荷可以在氮化 物层编程或擦除，第一氧化物层用作隧穿氧化物层用于将电荷从沟道隧 穿到氮化物层，并且第二氧化物层用作阻挡氧化物层，防止电荷从氮化 物层移动到控制栅极51、 52、 53和54。
当电压施加于第一控制栅极51时，可以从用作源极的区域10发射 电荷(或空穴)，并且发射的电荷在电荷捕获层40的氮化物层编程。当 从第一控制栅极51消除电压时，擦除在氮化物层编程的电荷(或空穴)。
类似地，当电压施加于第二控制栅极52时，电荷(或空穴)可以从 用作源极的区域IO中发射，并且因此，可以在氮化物层40上编程。当 从第二控制栅极52移除电压时，擦除在氮化物层编程的电子(或空穴)。 通过第三和第四控制栅极53、 54相同地实施该过程。即，第三和第四 控制栅极53、 54可以与第一和第二控制栅极51、 52同样地操作。因此，在根据本发明实施方案制造的快闪存储器件中，电荷捕获层
40可以位于形成在垂直结构的源极和漏极区之间的沟道周围的四个地 方，使得可以存储和擦除4-位数据。此外，当结合多级位技术(multi -level bit technique))的时候，使用单个单元存储和擦除的数据可以 扩展至最多8位~16位。因此，由于可以通过单个单元存储和擦除4-位数据，快闪存储器件可具有高密度和高集成度性能。
在该说明书中对"一个实施方案"、"实施方案"、"示例实施方案" 等的任何引用，表示与所述实施方案相关的具体的特征、结构、或性能 包含于本发明的至少一个实施方案中。在说明书不同地方的这些术语不 必都涉及相同的实施方案。另外，与任何实施方案相关地记载具体的特 征、结构或性能的时候，认为在其他的实施方案中实现这种特征、结构 或性能是在本领域技术人员的范围之内的。
尽管本发明中已经描述了实施方案，但是4艮清楚，本领域技术人员可 以知道4艮多的其它改变和实施方案，这些也在本乂^开的原理的精神和范围 内。更具体地，在公开、附图和所附的权利要求的范围内，在本发明的组 合排列的构件和/或结构中可能具有各种的变化和改变。除构件和/或结构 的变化和改变之外，对本领域技术人员而言，可替代的用途是显而易见的。
权利要求
1.一种器件，包括半导体衬底；形成在所述半导体衬底上的掺杂有第一杂质的区域；形成在所述区域上的掺杂有不同于所述第一杂质的第二杂质的第一多晶硅图案；形成在所述第一多晶硅图案上掺杂有与所述第一杂质相同的第三杂质的第二多晶硅图案；形成在所述第一多晶硅图案和所述第二多晶硅图案的侧壁上的多个电荷捕获层；和形成在所述多个电荷捕获层上的多个控制栅极，其中所述第一多晶硅图案和所述第二多晶硅图案各自具有基本矩形的构造。
2. 权利要求l的器件，其中所述第一杂质和所述第三杂质包含N-型杂质。
3. 权利要求l的器件，其中所述第一杂质和所述第三杂质包含P-型杂质。
4. 权利要求1的器件，其中所述第二杂质包含N-型杂质。
5. 权利要求1的器件，其中所述第二杂质包含P-型杂质。
6. 权利要求1的器件，其中所述多个电荷捕获层的每一个包括ONO 结构。
7. 权利要求6的器件，其中所述ONO结构包括第一氧化物层、氮 化物层、和第二氧化物层。
8. 权利要求6的器件，其中所述ONO结构包括选自 Si02-Si3N4-Si02、 Si02-Si3N4-Al203、 Si02-Si3N4-Si02和Si3N4-Si02中的 至少一种。
9. 权利要求1的器件，其中所述第二多晶硅图案的最高表面至少高 于所述多个控制栅极的每一个的最高表面。
10. 权利要求1的器件，其中所述多个电荷捕获层的每一个形成在所述区域和所述多个控制栅极的每一个之间以及形成在所述第一多晶硅 层、所述第二多晶硅图案和所述多个控制栅极的每一个之间。
11. 权利要求1的器件，还包括在所述区域和所述多个控制栅极的每 一个之间形成的绝缘层。
12. 权利要求1的器件，还包括在所述区域上形成的突出部。
13. 权利要求12的器件，其中所述突出部由与所述区域相同的材料 构成。
14. 权利要求1的器件，还包括在所述半导体衬底上形成的绝缘层图案。
15. 权利要求14的器件，其中所述绝缘层图案包括沟槽。
16. 权利要求15的器件，其中所述区域形成在所述沟槽中。
17. 权利要求16的器件，其中所述区域的最高表面至少高于所述绝 缘层图案的最高表面。
18. 权利要求17的器件，其中所述半导体衬底包含P-型材料，所述 区域包含N-型多晶硅。
19. 一种方法，包括在半导体衬底上形成掺杂有第一杂质的区域；在所述区域上形成掺杂有不同于所述第一杂质的第二杂质的第一 多晶硅图案；在所述第一多晶硅图案上形成掺杂有与所述第一杂质相同的第三 杂质的第二多晶硅图案；在所述第一多晶硅图案和所述第二多晶硅图案的侧壁上形成多个 电荷捕获层；然后在所述多个电荷捕获层上形成多个控制栅极，其中所述第一多晶硅图案和所述第二多晶硅图案各自具有基本矩 形的构造。
20. —种方法，包括在半导体衬底上形成掺杂有第一杂质的区域； 在所述区域上形成掺杂有不同于所述第一杂质的第二杂质的第一多晶硅图案；在所述第一多晶硅图案上形成掺杂有与所述第一杂质相同的第三杂质的第二多晶硅图案；在所述第一多晶硅图案和所述第二多晶硅图案的侧壁上形成多个电荷捕获层；在所述多个电荷捕获层上形成多个控制栅极；然后 在所述半导体衬底上形成绝缘层图案；其中所述第一多晶硅图案和所述第二多晶硅图案各自具有基本矩 形的构造。
全文摘要
本发明提供一种快闪存储器件及其制造方法，其中所述快闪存储器件具有形成在半导体衬底上的掺杂有第一杂质的区域，形成在所述区域上和/或上方的具有基本矩形结构的第一多晶硅图案；形成在第一多晶硅图案上和/或上方的具有基本矩形结构的第二多晶硅图案；形成在第一和第二多晶硅图案侧壁上和/或上方的多个电荷捕获层；和形成在电荷捕获层上和/或上方的多个控制栅极。
文档编号H01L27/115GK101192612SQ20071016819
公开日2008年6月4日 申请日期2007年11月28日 优先权日2006年11月30日
发明者郑真孝 申请人:东部高科股份有限公司