专利名称：封装结构及其制造方法
技术领域：
本发明涉及一种封装结构及其制造方法，特别是涉及一种包括有多个 芯片的封装结构及其制造方法。
背景技术：
随着多样电子产品的发展，市场上对于电子产品有愈来愈多的需求，如 轻量化、体积小型化以及功能多样化等。为了符合市场需求，近年来业界 均大量采用半导体芯片来取代传统的电路元件，并且在电子产品极度有限 的空间中，加入更多功能、线路更复杂的微电子电路。在半导体芯片的封 装制程中， 一般将半导体芯片接合于基板上，并且将芯片电性连接于基板 上，藉以将内部的微电子元件及电路电性连接至外界。随着现今电子产品 内芯片线路的复杂化，无论是芯片上的电性连接点数目、或是基板上的导 电迹线密集度，均快速地增加。另外，为因应高整合性且多功能化的电子 产品，业界发展出一种多芯片封装结构，其中将多个不同功能的芯片设置 于一基板上，并且整合封装于单一的封装结构中。如此一来，可增加整体 密度，提升空间运用的效率。
然每一个半导体芯片在运作时，无可避免地均会产生电磁辐射，而,干
扰到其他半导体芯片的运作。特别是随着制程技术的进步，封装结构的体 积遂逐渐缩小，此种将多个芯片整合于单一封装结构中的方式，让芯片与 芯片间的距离大幅缩小，更凸显了半导体芯片之间电磁或是射频干扰的问 题。当半导体芯片互相干扰时，大幅增加了芯片运作时发生错误的机会，整 体而言降低了电子产品的品质。因此，如何在缩减封装结构体积的同时维 持芯片运作的稳定性，实为目前亟待解决的问题之一。
由此可见，上述现有的封装结构及其制造方法在产品结构、制造方法 与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决 上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一 直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方 法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创 设一种新的封装结构及其制造方法，实属当前重要研发课题之一，亦成为当 前业界极需改进的目标。
有鉴于上述现有的封装结构及其制造方法存在的缺陷，本发明人基于 从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运
用，积极加以研究创新，以期创设一种新的封装结构及其制造方法，能够 改进一般现有的封装结构及其制造方法，使其更具有实用性。经过不断的 研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发 明。
发明内容
本发明的主要目的在于，克服现有的封装结构存在的缺陷，而提供一 种新型的封装结构，所要解决的技术问题是使其能够避免半导体芯片之间 的电磁或是射频干扰，非常适于实用。
本发明的另 一 目的在于，克服现有的封装结构的制造方法存在的缺陷， 而提供一种新的封装结构的制造方法，所要解决的技术问题是使应用该方 法所制造的封装结构能够避免半导体芯片之间的电磁或是射频干扰，从而 更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据
本发明提出的封装结构，包括 一基板，具有一开口； 一第一芯片，设置 于该开口内，且电性连接于该基板； 一盖体结构，设置于该基板上对应该 第一芯片处； 一第二芯片，设置于该盖体结构上，且电性连接于该基板； 以及一封装材料层，设置于该基板上，该封装材料层覆盖该第一芯片、该 盖体结构及该第二芯片。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的封装结构，其中所述的开口的面积大于该第一芯片的面积，且 该第 一 芯片与该开口的 一 内壁具有 一 间隔。
前述的封装结构，其中所述的封装材料层还设置于该第 一 芯片及该内 壁之间。
前述的封装结构，其中还包括 一接地焊球，设置于该基板的一下表 面；及一导线，导通该基板的一上表面及该下表面，该导线的一端连接于 该盖体结构，该导线的另一端连接于该接地焊球。
前述的封装结构，其中所述的盖体结构为导电材质，且经由该导线及 该接地焊球电性连接至一接地面。
前述的封装结构，其中所述的第 一芯片下方还包含一散热片。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本 发明提出的封装结构的制造方法，包括下述步骤提供一基板，该基板具 有一开口 ；提供一胶膜于该基板的一下表面，该开口暴露部分的该胶膜;粘贴 一第一芯片于该胶膜上;设置一盖体结构于该基板上对应该第一芯片处;设 置一第二芯片于该盖体结构上；以及形成一封装材料层于该基板上，该封 装材料层覆盖该第一芯片、该盖体结构及该第二芯片。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的封装结构的制造方法，其中所述的基板包括 一导线，导通该 基板的一上表面及该下表面，该导线的一端连接于该盖体结构；配置一接 地焊球于该下表面，且该导线的另 一端连接于该接地焊球。
前述的封装结构的制造方法，其中还包括移除该胶膜；配置一散热片 于该第一芯片下方。
本发明的目的及解决其技术问题另外还釆用以下技术方案来实现。依 据本发明提出的封装结构，包括 一基板； 一第一芯片，设置于该基板上，且 电性连接于该基板； 一盖体结构，设置于该基板上对应该第一芯片处；一 第一封装材料层，设置于该基板上，该第一封装材料层覆盖该第一芯片及 该盖体结构； 一第二芯片，设置于该第一封装材料层上，且电性连接于该 基板；以及一第二封装材料层，设置于该基板上，且覆盖该第一封装材料 层及该第二芯片。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的封装结构，其中还包括 一接地焊球，设置于该基板的一下表 面；及一导线，导通该基板的一上表面及该下表面，该导线的一端连接于 该盖体结构，该导线的另一端连接于该接地焊球。
前述的封装结构，其中所述的盖体结构为导电材质，且经由该导线及 该接地焊球电性连接至一接地面。
前述的封装结构，其中所述的第二芯片的面积大于该第一芯片的面积。 本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依 据本发明提出的封装结构的制造方法，包括下述步骤提供一基板；配置 一第一芯片于该基板上；设置一盖体结构于该基板上对应该第一芯片处；形 成一第 一封装材料层于该基板上，该第 一封装材料层覆盖该第 一芯片及该 盖体结构；配置一第二芯片于该第一封装材料层上；以及形成一第二封装 材料层于该基板上，该第二封装材料层覆盖该第 一封装材料层及该第二芯 片。
本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为达 到上述目的，本发明提供了一种封装结构及其制造方法，其利用设置一盖 体结构于一第一芯片上，并且完全覆盖此第一芯片的方式，屏蔽第一芯片 及第二芯片产生的电磁辐射，以降低第 一 芯片及第二芯片运作时的相互干 扰，使得封装结构具有高稳定性、高产品品质、小体积以及低开发成本等 优点。
借由上述技术方案，本发明封装结构及其制造方法至少具有下列优点 及有益效果
其利用盖体结构遮盖于第一芯片上方的方式，屏蔽第一芯片以及第二
芯片运作时产生的电磁辐射，避免两芯片运作时相互干扰，提升芯片运作 时的稳定性，进而更提升了产品的品质。其次，依照本发明较佳实施例的 封装结构仅需于原有封装结构中增加设置盖体结构，即可达到屏蔽第一芯 片及第二芯片的效果，可相容原有的封装结构制程，可节省开发新制程的成 本。再者，藉由设置第一芯片于开口中的方式，可缩减封装结构的体积。并 且，利用第一封装材料层覆盖盖体结构的方式，可避免打线接合第二芯片 及基板时，盖体结构或第二芯片发生弯曲或断裂的现象，进一步提升了产 品的良率。另外，当第二芯片由第一封装材料层支撑时，可进一步减小盖 体结构的体积，节省盖体结构的材料成本。
综上所述，本发明具有上述诸多优点及实用价值，其不论在产品结构、 制造方法或功能上皆有较大的改进，在技术上有显着的进步，并产生了好 用及实用的效果，且较现有的封装结构及其制造方法具有增进的突出多项 功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进 步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的 技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和 其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附 图，详细i兌明如下。
图1A绘示依照本发明第一实施例的基板的示意图1B绘示一胶膜提供于图1A的基板下表面的示意图1C绘示一第一芯片粘贴于图1B的胶膜上的示意图1D绘示一盖体结构设置于图1C的基板上的示意图1E绘示一第二芯片连接于图1D的盖体结构上的示意图1F绘示一封装材料层形成于图1E的基板上的示意图1G绘示图1F的盖体结构的俯视图2绘示依照本发明第一实施例的封装结构的示意图3A绘示依照本发明第二实施例的基板的示意图3B绘示一第一芯片配置于图3A的基板上的示意图3C绘示一盖体结构设置于图3B的基板上的示意图3D绘示一第一封装材料层形成于图3C的基板上的示意图3E绘示一第二芯片配置于图3D的第一封装材料层上的示意图3F绘示一第二封装材料层形成于图3E的基板上的示意图；以及
图4绘示依照本发明第二实施例的封装结构的示意图。
具体实施例方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功 效，以下结合附图及较佳实施例，对依据本发明提出的封装结构及其制造方 法其具体实施方式
、结构、方法、步骤、特征及其功效，详细说明如后。
以下提出二实施例作为本发明的详细说明，此些实施例不同之处在于 第一芯片的配置方式。然而，此些实施例用以作为范例说明，并不会限缩 本发明欲保护的范围，且此些实施例皆不脱离后附权利要求所界定的范围。 再者，实施例中的图示亦省略不必要的元件，以清楚显示本发明的技术特 点。
第一实施例
请参照图1A-1F，图U绘示依照本发明第一实施例的基板的示意图； 图1B绘示一胶膜提供于图1A的基板下表面的示意图；图1C绘示一第一芯 片粘贴于图1B的胶膜上的示意图；图1D绘示一盖体结构设置于图1C的基 板上的示意图；图1E绘示一第二芯片连接于图1D的盖体结构上的示意图； 图1F绘示一封装材料层形成于图1E的基板上的示意图。
依照本发明第一实施例的封装结构的制造方法，首先提供一基板10，此 基板10具有一开口 10c,如图1A所示。
其次，提供一胶膜20于基板10的一下表面10b，开口 10c暴露部分的 胶膜20,也就是说，胶膜20的面积较佳地大于开口 10c的面积，如图1B 所示。
接着，粘贴一第一芯片40于胶膜20上，然后经由一焊线41打线接合 第一芯片40及基板10。此第一芯片40藉由一第一粘着层31粘贴于胶膜 20上，用以设置第一芯片40于开口 10c中。如图1C所示，开口 10c (绘示 于图1B中)的面积较佳地大于第一芯片40的面积，使得第一芯片40与开 口 10c的一内壁具有一间隔d，可确保第一芯片40不会与基板10接触，如图 1C所示。
然后，设置一盖体结构50于基板1Q上，此盖体结构5Q较佳地对应于 第一芯片40的位置，使得盖体结构50可完整遮蔽第一芯片40。如图1D所 示，盖体结构50具有一高度hl，使盖体结构50的顶面与该焊线41具有一 距离L1，可确保盖体结构50不会与焊线41接触。
其次，如图1E所示，连接一第二芯片60于盖体结构50上，并且打线 接合第二芯片60及基板10。此第二芯片60藉由一第二粘着层32粘贴于盖 体结构50上。
接着，如图1F所示，形成一封装材料层80于基板1Q上。请同时参照 图1G，其绘示图1F的盖体结构的俯视图。盖体结构50较佳地具有多个凹
缘50a,使得形成封装材料层80时，其材料可经由此些凹缘50a进入盖体 结构50内，使得封装材料层80不仅形成于基板10的一上表面10a上，更 形成于盖体结构50内以及间隔d中。也就是说，封装材料层80覆盖第一 芯片40、盖体结构50及第二芯片60。
本实施例的制造方法接着进行移除胶膜20以及配置一接地焊球于下表 面10b的步骤，移除胶膜20后，第一粘着层31仍覆盖于第一芯片40的一 底面40a，藉以保护第一芯片40。另外当移除20胶膜后，本实施例的制造 方法可较佳地配置一散热片于第一芯片40下方，用以提升第一芯片40的 散热效率。完成移除胶膜20及配置接地焊球的步骤后，完成依照本发明第 一实施例的封装结构。请参照图2，其绘示依照本发明第一实施例的封装结 构的示意图。封装结构100包括基板10、第一芯片40、盖体结构50、第二 芯片60、焊料球90以及封装材料层80。
更进一步来说，本实施例的封装结构100更包括一导线70,如图2所 示。此导线70设置于基板10中，并且导通基板10的上表面10a及下表面 10b。导线70的一端70a连接于盖体结构50，导线70的另一端70b连接于 接地焊球90。较佳地是，本实施例的盖体结构50为导电材质，并且经由导 线70及接地焊球90电性连接至一接地面g。另外，本实施例的第一粘着层 31及第二粘着层32可分别例如是一导电^l艮胶(silver epoxy )层。
上述依照本发明第一实施例的封装结构及其制造方法，藉由配置盖体 结构50于第一芯片40及第二芯片60之间，以及将盖体结构50电性连接 至接地面g的方式，使得盖体结构50屏蔽第一芯片40及第二芯片60运作 时产生的电磁辐射，避免两芯片40及60之间相互干扰的问题，可提升芯 片运作的精确性，更大大提升了产品的稳定性。且因为第一芯片40配置于 基板10开口中，大大的降低整体封装体的厚度。
第二实施例
请参照图3A 3F,图3A绘示依照本发明第二实施例的基板的示意图； 图3B绘示一第一芯片配置于图3A的基板上的示意图；图3C绘示一盖体结 构设置于图3B的基板上的示意图；图3D绘示一第一封装材料层形成于图 3C的基板上的示意图；图3E绘示一第二芯片配置于图3D的第一封装材料 层上的示意图；图3F绘示一第二封装材料层形成于图3E的基板上的示意 图。
依照本发明第二实施例的封装结构的制造方法，首先提供一基板110， 如图3A所示。
接着，藉由一第一粘着层131黏接一第一芯片140于基板110上，并 且藉由一焊线141打线接合第一芯片140及基板110，如图3B所示。 其次，设置一盖体结构150于基板110上对应于第一芯片140的位置， 如图3C所示，使得盖体结构150完全遮盖第一芯片140。盖体结构150具 有一高度h2,使盖体结构150的顶面与焊线141间具有一距离L2，因此盖 体结构150不会接触到焊线141，避免了短路的现象。
再者，如图3D所示，形成一第一封装材料层181于基板110上。本实 施例的盖体结构150较佳地与上述依照本发明第一实施例的盖体结构50相 同，具有多个凹缘50a (绘示于图2),因此第一封装材料层181充填于盖 体结构150内，即第一封装材料层181覆盖第一芯片140及盖体结构150。
然后，如图3E所示，藉由一第二粘着层132教接一第二芯片160于第 一封装材料层181上，并且打线接合第二芯片160及基板110。
再来，如图3F所示，形成一第二封装材料层182于基板110上，第二 封装材料层182覆盖第一封装材料层181及第二芯片160。
依照本实施例的制造方法接着进行配置一接地焊球于基板下表面的步 骤，完成此配置接地焊球的步骤后，完成依照本发明第二实施例的封装结 构。请参照图4，其绘示依照本发明第二实施例的封装结构的示意图，封装 结构200包括基板110、第一芯片140、盖体结构150、第一封装材料层181、 第二芯片160、第二封装材料层182以及接地焊球190。
更进一步来说,封装结构200更包括一导线170,其设置于基板110中， 并且导通基板110的上表面110a及下表面110b。导线170的一端170a连 接于盖体结构150,导线170的另一端170b连接于接地焊球190。较佳地 是，盖体结构150为导电材质，并且经由导线170及接地焊球190电性连 接至一接地面g。另一方面，本实施例的第一粘着层131及第二粘着层132 可分别例如是一导电银胶层。
上述依照本发明第二实施例的封装结构200及其制造方法，利用设置第 二芯片160于第一封装材料层181上的方式，可避免打线接合第二芯片160 及基板110时，第二芯片160及盖体结构150受到压迫而发生弯曲甚至是芯 片破裂的现象。其次，由于第二芯片160由第一封装材料层181支撑，使得 盖体结构150不需支撑第二芯片160，如此可缩减盖体结构150的体积，节 省了盖体结构150的材料成本。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式 上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发 明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利 用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实 施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以 上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方 案的范围内。
权利要求
1、一种封装结构，其特征在于包括一基板，具有一开口；一第一芯片，设置于该开口内，且电性连接于该基板；一盖体结构，设置于该基板上对应该第一芯片处；一第二芯片，设置于该盖体结构上，且电性连接于该基板；以及一封装材料层，设置于该基板上，该封装材料层覆盖该第一芯片、该盖体结构及该第二芯片。
2. 根据权利要求1所述的封装结构，其特征在于其中所述的开口的 面积大于该第一芯片的面积，且该第一芯片与该开口的一内壁具有一间隔。
3. 根据权利要求2所述的封装结构，其特征在于其中该封装材料层 还设置于该第 一芯片及该内壁之间。
4. 根据权利要求1所述的封装结构，其特征在于还包括 一接地焊球，设置于该基板的一下表面；及一导线，导通该基板的一上表面及该下表面，该导线的一端连接于该 盖体结构，该导线的另一端连接于该接地焊球。
5. 根据权利要求4所述的封装结构，其特征在于其中该盖体结构为 导电材质，且经由该导线及该接地焊球电性连接至一接地面。
6. 根据权利要求1所述的封装结构，其特征在于其中该第一芯片下 方还包含一散热片。
7. —种封装结构的制造方法，其特征在于包括下述步骤 提供一基板，该基板具有一开口；提供一胶膜于该基板的一下表面，该开口暴露部分的该胶膜； 粘贴一第一芯片于该胶膜上； 设置一盖体结构于该基板上对应该第一芯片处； 设置一第二芯片于该盖体结构上；以及形成一封装材料层于该基板上，该封装材料层覆盖该第一芯片、该盖 体结构及该第二芯片。
8. 根据权利要求7所述的制造方法，其特征在于其中该基板包括 一导线，导通该基板的一上表面及该下表面，该导线的一端连接于该盖体结构；配置一接地焊球于该下表面，且该导线的另 一端连接于该接地焊球。
9. 根据权利要求7所述的制造方法，其特征在于还包括下述步骤 移除该胶膜；配置一散热片于该第一芯片下方。
10. —种封装结构，其特征在于包括 一基板；一第一芯片，设置于该基板上，且电性连接于该基板； 一盖体结构，设置于该基板上对应该第一芯片处； 一第一封装材料层，设置于该基板上，该第一封装材料层覆盖该第一 芯片及该盖体结构；一第二芯片，设置于该第一封装材料层上，且电性连接于该基板；以及一第二封装材料层，设置于该基板上，且覆盖该第一封装材料层及该 第二芯片。
11. 根据权利要求IO所述的封装结构，其特征在于还包括 一接地焊球，设置于该基板的一下表面；及一导线，导通该基板的一上表面及该下表面，该导线的一端连接于该 盖体结构，该导线的另一端连接于该接地焊球。
12. 根据权利要求11所述的封装结构，其特征在于其中盖体结构为 导电材质，且经由该导线及该接地焊球电性连接至一接地面。
13. 根据权利要求10所述的封装结构，其特征在于其中该第二芯片 的面积大于该第 一 芯片的面积。
14. 一种封装结构的制造方法，其特征在于包括下述步骤 提供一基板；配置一第一芯片于该基板上；设置一盖体结构于该基板上对应该第 一芯片处；形成一第 一封装材料层于该基板上，该第一封装材料层覆盖该第一芯 片及该盖体结构；配置一第二芯片于该第一封装材料层上；以及形成一第二封装材料层于该基板上，该第二封装材料层覆盖该第一封 装材料层及该第二芯片。
全文摘要
本发明涉及一种封装结构及其制造方法。此封装结构包括一基板、一第一芯片、一盖体结构、第二芯片以及一封装材料层。基板具有一开口，第一芯片设置于开口内，并且电性连接于基板。盖体结构设置于基板上对应第一芯片处。第二芯片设置于盖体结构上，并且电性连接于基板。封装材料层设置于基板上，封装材料层覆盖第一芯片、盖体结构及第二芯片。其利用盖体结构遮盖于第一芯片上方，屏蔽了第一芯片以及第二芯片产生的电磁辐射，避免两芯片运作时相互干扰，提升芯片的稳定性，进而提升了产品品质。且该封装结构仅需于原有封装结构中增加设置盖体结构，即可达到屏蔽第一芯片及第二芯片的效果，可相容原有的封装结构制程，节省开发新制程的成本。
文档编号H01L25/00GK101183676SQ20071018826
公开日2008年5月21日 申请日期2007年11月30日 优先权日2007年2月15日
发明者安载善, 崔守珉, 李暎奎, 车尚珍, 金烔鲁 申请人:日月光半导体制造股份有限公司