专利名称：封装结构及其封装结构的制造方法
技术领域：
本发明涉及一种封装结构及其封装结构的制造方法，特别是涉及一种 包括有多个半导体芯片，利用设置屏蔽元件于芯片及半导体装置之间的方 式，而可屏蔽芯片及半导体装置运作时产生的相互电磁干扰现象，另还具有 提高运作稳定性、缩减体积、提升产品品质及节省开发成本等优点的封装 结构及其封装结构的制造方法。
背景技术：
为了迎合市场上对于高整合性电子产品的需求，业界均致力于研发制 造重量更轻、体积更小并且整合更多功能的消费性电子产品，因此必须在 电子装置极度有限的空间中，加入更多功能、线路更复杂的芯片，以达成 产品小型化的目标。在半导体芯片的封装制程中， 一般是将半导体芯片接
合于基板上，并经由打线接合(wire bonding)制程，将芯片的电性连接点连 接至基板上的接脚，藉以将内部的微电子元件及电路电性连接至外界。随着 现今电子产品内芯片线路的复杂化，无论是芯片上的电性连接点数目，或是 基板上的针脚密集度，均快速地增加。
而近年来更发展出一种将多个半导体封装件整合设置为一封装结构的 方式，其中是将多个不同功能的芯片设置于同一封装结构中。如此一来，不 仅增加配置芯片的密度，更增进了封装结构内空间的运用。然而，每一个 半导体芯片在运作时，无可避免地均会产生电磁辐射，随着封装结构的小 型化，此种将多个半导体封装件整合于单一封装结构中的方式，虽然可以 大幅缩减了芯片间的距离，但是如此更凸显了不同芯片之间相互干扰的问 题。在元件密度较高的封装结构中，相互干扰的多个半导体芯片不仅降低 了芯片运作的品质，更提高了整体封装结构的噪讯(noise)值，影响了整个 封装结构的品质。
由此可见，上述现有的封装结构及其制造方法在产品结构、制造方法 与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决 上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但是长久以来 一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及 方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能 创设一种新的封装结构及其封装结构的制造方法，实属当前重要研发课题 之一，亦成为当前业界极需改进的目标。
有鉴于上述现有的封装结构及其制造方法存在的缺陷，本发明人基于 从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运 用，积极加以研究创新，以期创设一种新的封装结构及其封装结构的制造方 法，能够改进一般现有的封装结构及其制造方法，使其更具有实用性。经过 不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值 的本发明。
发明内容
本发明的目的在于，克服现有的封装结构存在的缺陷，而提供一种新的 封装结构，所要解决的技术问题是使其利用设置屏蔽元件于芯片及半导体 装置之间，而可屏蔽芯片及半导体装置运作时产生的相互电磁干扰现象，具 有提高运作稳定性，提升产品品质的功效，非常适于实用。
本发明的另一目的在于，克服现有的封装结构存在的缺陷，而提供一种 新的封装结构，所要解决的技术问题是使其利用设置屏蔽元件内埋于该基 板内，而具有节省材料成本，缩减体积以及节省开发成本等的优点，从而 更加适于实用。
本发明的还一目的在于，克服现有的封装结构制造方法存在的缺陷，而 提供一种新的封装结构的制造方法，所要解决的技术问题是使其利用设置 屏蔽元件于芯片及半导体装置之间的方式，而可屏蔽芯片及半导体装置运 作时产生的相互电磁干扰现象，具有提高运作稳定性，提升产品品质的功 效，从而更加适于实用。
本发明的再一目的在于，克服现有的封装结构制造方法存在的缺陷，而 提供一种新的封装结构的制造方法，所要解决的技术问题是使其利用设置 屏蔽元件内埋于该基板内的方式，具有节省封胶层的材料成本，节省封胶 层材料成本，缩减封装结构的体积，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据
本发明提出的一种封装结构，其包括 一基板，具有一第一表面及一第二 表面，该第一表面是相对于该第二表面； 一屏蔽元件，设置于该第一表面 上；一芯片，设置于该屏蔽元件上，且电性连接于该基板； 一封胶层，设置 于该第一表面上，且覆盖该芯片及该屏蔽元件；以及一半导体装置 (semiconductor device),设置于该第二表面。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的封装结构，其中所述的基板包括一导电层，位于该基板内，该第 一表面暴露至少部分的该导电层，且该导电层是电性连接至一焊料球。
前述的封装结构，其中所述的焊料球包括 一第一焊材，具有一第一熔 点；及一第二焊材，是包覆该第一焊材，且具有一第二熔点；其中，该第一熔
点高于该第二熔点。
前述的封装结构，其中所述的屏蔽元件是连接于该导电层，且经由该导 电层及该焊料球电性连接至一外部接地面。
前述的封装结构，其中所述的基板更包括 一焊罩层(solder mask layer)，具有一开口 ，该开口暴露至少部分的该导电层。
前述的封装结构，其中所述的开口的面积实质上至少等于该芯片的面积。
前述的封装结构，其中所述的基板更包括 一接地层(grounding layer),该屏蔽元件是电性连接于该接地层。
前述的封装结构，其中所述的屏蔽元件的面积大于该芯片的面积。
前述的封装结构，其中所述的屏蔽元件包括复数个材料层，该些材料层 至少包括一导体材料层及一非导体材料层。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本 发明提出的一种封装结构的制造方法，其包括以下步骤提供一基板,具有 一第一表面及一第二表面，该第一表面是相对于该第二表面；设置一屏蔽元 件于该第一表面上；设置一芯片于该屏蔽元件上；形成一封胶层于该第一表 面上；以及设置一半导体装置(semiconductor device)于该第二表面。
本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依 据本发明提出的一种封装结构，其包括 一基板，具有一第一表面及一第 二表面，该第一表面是相对于该第二表面，该基板包括 一屏蔽元件，是内 埋于(embedded)该基板内，该第 一表面具有一开口藉以暴露至少部分的该 屏蔽元件； 一芯片，设置于该屏蔽元件上，且电性连接于该基板； 一封胶 层，设置于该第一表面上，且覆盖该芯片；以及一半导体装置，设置于该第 二表面。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的封装结构，其中所述的基板更包括 一导体引线(conductive
trace)，具有一第一端及一第二端，该第一端电性连接于该屏蔽元件，该第
二端电性连接于一焊料球。
前述的封装结构，其中所述的焊料球包括 一第一焊材，具有一第一熔
点；及一第二焊材，是包覆该第一焊材，且具有一第二熔点；其中，该第一熔
点高于该第二熔点。
前述的封装结构，其中所述的屏蔽元件包括复数个材料层，该些材料层
至少包括一导体材料层及一非导体材料层。
前述的封装结构，其中所述的开口的面积实质上相等于该芯片的面积。 前述的封装结构，其中所述的屏蔽元件的面积大于该芯片的面积。
据本发明提出的一种封装结构的制造方法，其包括以下的步骤提供一基 板，具有一第一表面及一第二表面，该第一表面是相对于该第二表面，该基 板包括一屏蔽元件，该屏蔽元件是内埋于该基板内，该第一表面暴露至少部 分的该屏蔽元件；设置一芯片于该屏蔽元件上；形成一封胶层于该第一表 面上；以及设置一半导体装置于该第二表面。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案 可知，本发明的主要技术内容如下
为了达到上述目的，根据本发明的一方面，提出一种封装结构，包括 一基板、 一屏蔽元件、 一芯片、 一封胶层以及一半导体装置。基板具有相 对的一第一表面及一第二表面。屏蔽元件设置于第一表面上，芯片设置于 屏蔽元件上，且芯片是电性连接于基板。封胶层设置于第一表面上，并且覆 盖芯片及屏蔽元件。半导体装置设置于第二表面。
另外，为达到上述目的，根据本发明的另 一方面，提出 一种封装结构的 制造方法。首先，提供一基板，其具有相对的一第一表面及一第二表面。其 次，设置一屏蔽元件于第一表面上,接着设置一芯片于屏蔽元件上。再来，形 成一封胶层于第一表面上。然后，设置一半导体装置于该第二表面。
再者，为达到上述目的，根据本发明的再一方面，提出 一种封装结构，其 包括一基板、 一芯片、 一封胶层以及一半导体装置。基板具有相对的一第 一表面及一第二表面，并且包括一屏蔽元件，此屏蔽元件内埋于基板内。第 一表面具有一开口，藉以暴露至少部分的屏蔽元件。芯片设置于屏蔽元件 上，且电性连接于基板。封胶层设置于第一表面上，且覆盖芯片。半导体装 置设置于第二表面。
此外，为了达到上述目的，根据本发明的又一方面，提出一种封装结构 的制造方法。首先，提供一基板，此基板具有相对的一第一表面及一第二 表面，并且包括一屏蔽元件。此屏蔽元件是内埋于基板内。第一表面暴露 至少部分的屏蔽元件。接着，设置一芯片于屏蔽元件上。其次，形成一封胶 层于第一表面上。然后，设置一半导体装置于第二表面。
借由上述技术方案，本发明封装结构及其封装结构的制造方法至少具 有下列优点及有益效果
1、 本发明是将屏蔽元件设置于芯片以及半导体装置之间，用以屏蔽芯 片及半导体装置运作时产生的电磁干扰，如此可提高芯片运作的稳定性。
2、 其次，本发明以屏蔽元件内埋于基板中的配置方式，可以节省封胶 层的材料成本，更能够进一步缩减封装结构的体积。
3、 再者，本发明藉由多个不同熔点的材料所组成的焊料球，可以保持 焊料球经过回焊后的高度，确保基板下方设置半导体装置的空间，从而提 升了产品的品质。
4、此外，依照本发明较佳实施例的封装结构，仅需在原有封装结构的
元件中，增加设置屏蔽板于芯片及平导体装置之间即可，其是为相容于原 有的封装结构制程，而可节省开发新制程的成本。
综上所述，本发明是利用设置屏蔽元件于芯片及半导体装置之间的方
式，而可屏蔽芯片及半导体装置运作时产生的相互电磁干扰现象；另外，还 具有提高运作稳定性、缩减体积、提升产品品质以及节省开发成本等的优 点。本发明具有上述诸多优点及实用价值，不论在产品结构、制造方法或 功能上皆有较大改进，在技术上有显著的进步，并产生了好用及实用的效 果，且较现有的封装结构及其制造方法具有增进的突出功效，从而更加适于 实用，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的 技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和 其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附 图，详细说明如下。
图1A是绘示依照本发明第一实施例的基板及屏蔽元件的示意图。
图1B是绘示一屏蔽元件设置于图1A的基板上的示意图。
图1C是绘示一芯片设置于图1B的屏蔽元件上的示意图。
图1D是绘示一封胶层形成于图1C的基板上的示意图。
图1E是绘示依照本发明第 一实施例的封装结构的示意图。
图2是绘示图1E的基板的示意图。
图3是绘示包括多个材料层的屏蔽元件的示意图。
图4是绘示包括多个材料的焊料球的示意图。
图5是绘示依照本发明第二实施例的封装结构的示意图。
具体实施例方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功 效，以下结合附图及较佳实施例，对依据本发明提出的封装结构及其封装结 构的制造方法其具体实施方式
、结构、制造方法、步骤、特征及其功效，详 细^兌明i口后。
有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图 式的较佳实施例的详细说明中将可清楚的呈现。为了方便说明，在以下的实 施例中，相同的元件以相同的编号表示。
以下是提出二个较佳实施例作为本发明的详细说明，该些实施例不同 之处在于封装结构中屏蔽元件的配置方式。然而，该些实施例仅是用以作 为范例说明，并不限缩本发明欲保护的范围。再者，实施例中的图示亦省略 不必要的元件，以清楚显示本发明的技术特点。
第一实施例
请同时参阅图U-图1E所示，图1A是绘示依照本发明第一实施例的 基板及屏蔽元件的示意图，图1B是绘示一屏蔽元件设置于图1A的基板上 的示意图，图1C是绘示一芯片设置于图1B的屏蔽元件上的示意图，图1D 是绘示一封胶层形成于图1C的基板上的示意图，图1E是绘示依照本发明 第 一 实施例的封装结构的示意图。
依照本发明第一实施例的封装结构的制造方法，包括以下步骤
首先，提供一基板IO，并且设置一屏蔽元件30于基板10上。请参阅 图1A所示，基板10具有一第一表面10a及一第二表面10b,且第一表面 10a相对于第二表面10b，屏蔽元件30是设置于第一表面10a上。
其次，设置一芯片50于屏蔽元件30上，该芯片50是电性连接于基板 10。在本实施例中，芯片50是打线接合于基板10,如图1B所示。
接着，进行形成一封胶层以及设置一焊料球的步骤。如图1C及图1D所 示，封胶层70是形成于第一表面10a上，且覆盖芯片50及屏蔽元件30。焊 料球80是设置于第二表面10b。
然后，本实施例的制造方法是进行设置一半导体装置的步骤。如图1E 所示，半导体装置90是设置于基板10的第二表面10b。设置上述的半导体 装置90后，则完成依照本发明第一实施例的封装结构100。
请同时参阅图1E及图2所示，图2是绘示图1E的基板的示意图。在本 实施例中，上述的基板IO,例如包括一导电层11及一焊罩层12。
该导电层11，位于基板10内；
该焊罩层12,是具有一开口 dl，此开口 dl的面积较佳地至少等于芯片 50的面积。
基板10的第一表面10a是由此开口 dl暴露至少部分的导电层ll，且此 导电层11是电性连接至焊料球80。
另外，上述的屏蔽元件30，是藉由一导电胶20粘附于导电层11上，并 且经由导电胶20、导电层11及焊料球80电性连接至一外部接地面G。然 而在本发明所属技术领域中具有通常知识的技术人员可了解本发明的技术 并不限制于此，屏蔽元件30亦可利用基板10中的一接地层(grounding layer)(未显示于图中)连接至外部接地面G。此外，在一实施例中，导电层 11即为基板10的接地层。
此外，请参阅图IE所示，在本实施例中，上述的半导体装置90，包括一半 导体装置基板91及一半导体装置芯片92;
该半导体装置芯片92,设置于半导体装置基板91上，并且打线接合于半 导体装置基板91。
该半导体装置基板91，其面积较佳地是小于基板10的面积，使得第二 表面10b具有足够的空间用以设置半导体装置90及焊料球80。
半导体装置90在此处是以一球栅阵列封装件(Ball Grid Array package, BGA package)为例来做说明，然而其亦可例如是一四方扁平无引 脚去t装件(Quad Flat Non-lead package, QFN package),小型J形引脚封 装件(Small Outline J-lead package, SOJ package)或一平面栅格阵列封 装件(Land Grid Array package, LGA package)。
在本实施例的封装结构100中，上述的屏蔽元件30,例如包括一金属 板，然而其亦可包括多个材料层。请参阅图3所示，是绘示包括多个材料层 的屏蔽元件的示意图，该些材料层至少包括一导体材料层31及一非导体材 料层33;该导体材料层31是用以产生屏蔽的作用，而该非导体材料层33 是可以避免芯片50与屏蔽元件30发生导通的现象。
其次，在本实施例中，上述的焊料球80亦可包括多个材料。请参阅图 4所示，是绘示包括多个材料的焊料球的示意图，该焊料球80,包括一第 一焊材81及一第二焊材83,第二焊材83是包覆第一焊材81。
该第一焊材81，具有一第一熔点，该第二焊材83具有一第二熔点，且 第一熔点高于第二熔点。因此，当回焊(reflow)焊料球80时，焊料球80 至少可以维持第一焊材81的高度h,进而在基板10下方提供足够的空间以 设置半导体装置90。
另外，在本实施例中，上述的芯片50的面积较佳的为大于半导体装置 芯片的面积92，且屏蔽元件30的面积较佳的为大于芯片50的面积，如图 1E所示。也就是说，屏蔽元件30具有足够的面积用以完整遮蔽芯片50及 半导体装置芯片92。
上述依照本发明第 一实施例的封装结构100及其制造方法，是利用设置 屏蔽元件30于芯片50及半导体装置90之间的方式，屏蔽芯片50及半导体 装置90之间的相互干扰，而可提高芯片50及封装结构100整体的运作稳 定性。此外，更利用例如包括一导体材料层31及一非导体材料层33的多个 材料层来组成屏蔽元件30，藉以将屏蔽元件30连接至外部接地面G，并且 藉由非导体材料层33,可更确保芯片50不会与屏蔽元件30导通，而提高了 屏蔽的效果。再者，本发明藉由多个不同熔点的材料所组成的焊料球80，可 以确保基板10下方具有足够的空间，以设置半导体装置90,非常适于实用。
第二实施例
请参阅图5所示，是绘示依照本发明第二实施例的封装结构的结构示意
图。本发明第二实施例的封装结构200，包括一基板10，、 一芯片50、 一封 胶层70，以及一半导体装置90。本实施例的封装结构200与上述依照本发 明第一实施例的封装结构100，其不同之处在于一屏蔽元件30，相对于基 板IO，的位置，以及屏蔽元件30，连接于一焊料球80的方式，其余相同之 处此处则予以省略不再赘述。
在本实施例中，上述的基板IO，，具有一第一表面10a，及相对的一第 二表面10b，，基板10，包括屏蔽元件30，。该屏蔽元件30，是内埋于 (embedded)基板10，内，第一表面10a，具有一开口 d2，藉以暴露至少部 分的屏蔽元件30，。
上述的芯片50，设置于屏蔽元件30，上，且电性连接基板IO，。封胶 层70，设置于第一表面10a，上，且覆盖芯片50。
上述的半导体装置90，设置于第二表面10b，。
更进一步来说，上述的基板IO，更包括一导体引线14。该导体引线14 具有一第一端14a及一第二端14b,该第一端14a是电性连接于屏蔽元件 30，，第二端14b电性连接于焊料球80。也就是说，在本实施例中，屏蔽元 件30，是经由导体引线14及焊料球80电性连接至外部接地面G。
本发明的第二实施例的封装结构200中，由于屏蔽元件30，是内埋于 基板IO，内，如此可减小封胶层70，的高度，不仅节省了封胶层70，所耗 费的材料成本，整体而言更进一步缩减了封装结构200的体积。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式 上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发 明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利 用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实 施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以 上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方 案的范围内。
权利要求
1、一种封装结构，其特征在于其包括一基板，具有一第一表面及一第二表面，该第一表面是相对于该第二表面；一屏蔽元件，设置于该第一表面上；一芯片，设置于该屏蔽元件上，且电性连接于该基板；一封胶层，设置于该第一表面上，且覆盖该芯片及该屏蔽元件；以及一半导体装置，设置于该第二表面。
2、 根据权利要求1所述的封装结构，其特征在于其中所述的基板包 括一导电层，位于该基板内，该第一表面暴露至少部分的该导电层，且该 导电层是电性连接至一焊料球。
3、 根据权利要求2所述的封装结构，其特征在于其中所述的焊料球包括一第一焊材，具有一第一熔点；及一第二焊材，是包覆该第一焊材，且具有一第二熔点；其中，该第一熔点高于该第二熔点。
4、 根据权利要求2所述的封装结构，其特征在于其中所述的屏蔽元件 是连接于该导电层，且经由该导电层及该焊料球电性连接至一外部接地面。
5、 根据权利要求2所述的封装结构，其特征在于其中所述的基板更包 括: 一焊罩层，具有一开口，该开口暴露至少部分的该导电层。
6、 根据权利要求5所述的封装结构，其特征在于其中所述的开口的面 积实质上至少等于该芯片的面积。
7、 根据权利要求1所述的封装结构，其特征在于其中所述的基板更包 括一接地层，该屏蔽元件是电性连接于该接地层。
8、 根据权利要求1所述的封装结构，其特征在于其中所述的屏蔽元件 的面积大于该芯片的面积。
9、 根据权利要求1所述的封装结构，其特征在于其中所述的屏蔽元件 包括复数个材料层，该些材料层至少包括一导体材料层及一非导体材料层。
10、 一种封装结构的制造方法，其特征在于其包括以下步骤 提供一基板，具有一第一表面及一第二表面，该第一表面是相对于该第二表面；设置一屏蔽元件于该第一表面上； 设置一芯片于该屏蔽元件上； 形成一封胶层于该第一表面上；以及 设置一半导体装置于该第二表面。
11、 一种封装结构，其特征在于其包括一基板，具有一第一表面及一第二表面，该第一表面是相对于该第二表 面，该基纟反包括一屏蔽元件，是内埋于(embedded)该基板内，该第一表面具有一开口藉 以暴露至少部分的该屏蔽元件；一芯片，设置于该屏蔽元件上，且电性连接于该基板； 一封胶层，设置于该第一表面上，且覆盖该芯片；以及 一半导体装置，设置于该第二表面。
12、 根据权利要求11所述的封装结构，其特征在于其中所述的基板更 包括一导体引线(conductive trace),具有一第一端及一第二端，该第一端 电性连接于该屏蔽元件，该第二端电性连接于一焊料球。
13、 根据权利要求12所述的封装结构，其特征在于其中所述的焊料球 包括一第一焊材，具有一第一熔点；及一第二焊材，是包覆该第一焊材，且具有一第二熔点；其中，该第 一熔点高于该第二熔点。
14、 根据权利要求11所述的封装结构，其特征在于其中所述的屏蔽元 件包括复数个材料层，该些材料层至少包括一导体材料层及一非导体材料 层。
15、 根据权利要求11所述的封装结构，其特征在于其中所述的开口的 面积实质上相等于该芯片的面积。
16、 根据权利要求11所述的封装结构，其特征在于其中所述的屏蔽元 件的面积大于该芯片的面积。
17、 一种封装结构的制造方法，其特征在于其包括以下步骤 提供一基板，具有一第一表面及一第二表面，该第一表面是相对于该第二表面，该基板包括一屏蔽元件，该屏蔽元件是内埋于该基板内，该第一表 面暴露至少部分的该屏蔽元件；设置一芯片于该屏蔽元件上；形成一封胶层于该第一表面上；以及设置一半导体装置于该第二表面。
全文摘要
一种封装结构及其封装结构的制造方法。该封装结构，包括一基板、一屏蔽元件、一芯片、一封胶层及一半导体装置；基板具有第一表面及第二表面，第一表面相对第二表面；屏蔽元件设于第一表面；芯片设于屏蔽元件上，且电性连接于基板；封胶层设于第一表面，覆盖芯片及屏蔽元件；半导体装置设于第二表面。该封装结构的制造方法包括提供一基板，具有第一表面及第二表面，第一表面相对第二表面；设置屏蔽元件于第一表面；设置一芯片于屏蔽元件；形成一封胶层于第一表面；设置一半导体装置于第二表面。本发明利用设置屏蔽元件于芯片及半导体装置间方式，可屏蔽运作时产生的相互电磁干扰，另可提高运作稳定性、缩减体积、提升产品品质及节省开发成本。
文档编号H01L25/00GK101183677SQ20071018826
公开日2008年5月21日 申请日期2007年11月30日 优先权日2007年3月28日
发明者安载善, 崔守珉, 李暎奎, 车尚珍, 金烔鲁 申请人:日月光半导体制造股份有限公司