半导体封装的通用型基板及半导体封装构造的制作方法

专利名称：半导体封装的通用型基板及半导体封装构造的制作方法
技术领域：
本发明有关于一种半导体装置的基板，特别是有关于一种半导体封装的通 用型基板及半导体封装构造。
背景技术：
在半导体装置中，例如球栅阵列半导体封装构造或是卡片式半导体封装构造等等，是利用基板以承载芯片并使基板的接指(fmger)电性连接至芯片的焯垫 以实现内部电性连接。就规格品而言，半导体封装构造(特指存储卡)的尺寸是 不可变动。为了提供具有不同内存容量，会在基板上表面的不同位置增设至少 一组重分配接指，使基板具有通用性，可针对小尺寸的芯片进行封装，借以减 少基板制造成本。然而，在粘接大尺寸芯片时，重分配接指将不被使用而被粘 晶胶覆盖，容易残存有气泡，而容易产生气爆(popcom)现象。请参阅图1A及图1B所示， 一种公知半导体封装构造包含基板100、芯片 11、粘晶胶12、两条或两条以上第一焊线13、两条或两条以上第二焊线14与 封胶体15。该基板100主要具有基板本体110以及防焊层130。该基板本体110 具有表面111，设有两个或两个以上第一组接指121、两个或两个以上第二组接 指122与两个或两个以上第三组接指123,其中这些第二组接指122与这些第 三组接指123为一般接指，位于该表面111的两侧边缘，适用于电性连接大尺 寸芯片。这些第一组接指121位于这些第二组接指122与这些第三组接指123 之间，作为重分配接指，适用于电性连接小尺寸芯片。该防焊层130形成于该 表面111并具有两个或两个以上开口 131、 132、 133，以分别显露这些第一组 接指121、这些第二组接指122与这些第三组接指123。当该芯片ll为大尺寸 芯片时，该芯片11覆盖这些第一组接指121并利用该粘晶胶12的粘接，使该芯片11设置于该基板100上。这些第一焊线13电性连接该芯片11至该基板
100的这些第二组接指122;这些第二焊线14电性连接该芯片11至该基板100 的这些第三组接指123。该封胶体15形成于该基板100的该防焊层130上，以 密封该芯片11、这些第一焊线13与这些第二焊线14。请参阅图1B所示，该 粘晶胶12粘着该基板100的该防焊层130与该芯片11的背面，并填入该开口 131。由于该防焊层130的该开口 131为封闭开口且被该芯片11覆盖(如图1A 所示)，使得在粘晶过程中残留气体无法由该开口 131向外排出，会在该粘晶胶 12中存有气泡12A(如图1B所示)，导致在后续制作过程中或使用时产生气爆 (p叩com，或称爆米花)现象。
为了避免在粘晶时产生气泡残留的问题，可使用防焊层开口为相互连通的 基板作为芯片承载件。有人提出另一种公知半导体封装构造，揭示在中国台湾 专利证书号第1281733号"半导体封装件及其基板结构"，虽然其具有避免气泡 残留的功效，但粘晶胶会扩散至位于基板两侧的接指，易有粘晶溢胶而污染接 指以及基板线路外露导致被电镀的问题。
请参阅图2A及2B所示，另一种公知半导体封装构造包含基板200、芯片 21、粘晶胶22、两条或两条以上第一焊线23、两条或两条以上第二焊线24与 封胶体25。该基板200主要具有基板本体210、两个或两个以上第一组接指221、 两个或两个以上第二组接指222、两个或两个以上第三组接指223以及防焊层 230。这些第一组接指221、这些第二组接指222与这些第三组接指223均设于 该基板本体210的表面211。其中作为重分配接指的这些第一组接指221位于 这些第二组接指222与这些第三组接指223之间。该防焊层230形成于该表面 211并具有两个或两个以上开口 231、 232与233,以分别显露这些第一组接指 221、这些第二组接指222与这些第三组接指223。该防焊层230还具有两个或 两个以上延伸开口 235,其由中央的开口 231向外延伸并连通至周边开口 232 或周边开口 233。利用该粘晶胶22的粘接，以使该芯片21设置于该基板200 上。当该芯片21为大尺寸芯片时，会使该芯片21覆盖该开口 231及这些第一 组接指221。这些第一焊线23电性连接该芯片21至该基板200的这些第二组接指222;这些第二焊线24电性连接该芯片21至该基板200的这些第三组接 指223。该封胶体25形成于该基板200的该防焊层230上，以密封该芯片21、 这些第一焊线23与这些第二焊线24。请参阅图2A及图2B所示，该粘晶胶22 填入该开口 231并利用这些延伸开口 235使可能残留于该开口 231的气泡排出。 然而，在粘晶过程中，在受到高温与压力下该粘晶胶22具有流动性，该粘晶胶 22会沿着这些延伸开口 235往这些周边开口 232与233的方向流动而产生溢胶 22A,进而污染至这些第二组接指222与这些第三组接指223(如图2B所示)， 甚至导致这些第一焊线23或这些第二焊线24的一端无法沾粘于这些第二组接 指222或这些第三组接指223。通常这些第一组接指221、这些第二组接指222 与这些第三组接指223上应电镀形成有电镀层280。
此外，为使这些第一组接指221具有引指位置重分配的功效，该基板200 必须进一步包含两个或两个以上连接这些第一组接指221与这些第二组接指 222的线路250。由于这些延伸开口 235贯穿该防焊层230, —旦这些线路250 与这些延伸开口 235交错便会产生线路外露，电镀形成该电镀层280时会同时 形成在线路250的外露区段。这样除了会有电镀浪费的问题之外，也会有排气 阻塞的现象，导致这些延伸开口 235的排气功能失效。

发明内容
有鉴于此，本发明的主要目的在于提供一种半导体封装的通用型基板及半 导体封装构造，能在粘晶过程中，提供往外排出的无阻塞且不溢胶的气体通道， 以避免气泡残留的问题，并能有效解决传统半导体封装构造在粘晶过程中产生 溢胶的问题。
本发明的目的及解决其技术问题是釆用以下技术方案来实现的。依据本发 明所揭示的一种半导体封装的通用型基板，主要包含基板本体、两个或两个以 上第一组接指、两个或两个以上第二组接指、两个或两个以上第三组接指以及 防焊层。该基板本体具有表面。这些第一组接指、这些第二组接指与这些第三 组接指均设置于该基板本体的该表面。其中，这些第一组接指位于这些第二组
7接指与这些第三组接指之间。该防焊层形成于该基板本体的该表面，该防焊层 具有第一开口、第二开口与第三开口，以分别显露这些第一组接指、这些第二
组接指与这些第三组接指。其中，两个或两个以上第一排气槽形成于该防焊层 的显露表面但不贯穿该防焊层，这些第一排气槽连接该第一开口并往该基板本 体的该表面的侧边延伸但不连通到该第二开口与该第三开口。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 在前述的通用型基板中，可另包含两条或两条以上线路，其形成于该基板 本体的该表面并连接这些第一组接指与这些第二组接指，该防焊层覆盖这些线 路。
在前述的通用型基板中，这些第一排气槽与这些线路可为错位不重叠。 在前述的通用型基板中，这些第一排气槽的底面可不高于这些线路。 在前述的通用型基板中，这些第一排气槽的底面可高于这些线路。 在前述的通用型基板中，至少一个这些第一排气槽可与至少一条这些线路 交错重叠但不显露这些线路。
在前述的通用型基板中，这些第一排气槽的这些延伸端可包含两个或两个 以上停止在该防焊层内的封闭槽端。
在前述的通用型基板中，至少一个连通槽可形成于该防焊层的该显露表面 并连通这些第一排气槽，以构成网状通道。
在前述的通用型基板中，这些相邻第一排气槽的延伸端可互连为u形。 在前述的通用型基板中，该基板本体的该表面可具有第一边缘、第二边缘 以及第三边缘，该第二边缘与该第三边缘为平行，该第一边缘连接该第二边缘 与该第三边缘，其中这些第二组接指排列于该基板本体的该表面的该第二边缘， 这些第三组接指排列于该基板本体的该表面的该第三边缘，这些第一组接指可 为这些第二组接指的重分配接指而排列于该基板本体的该表面的中央。
在前述的通用型基板中，至少一个第二排气槽，其可连接该第一开口并往 该基板本体的该表面的该第一边缘延伸。
在前述的通用型基板中，至少一个第三排气槽，其可连接该第一开口并往该基板本体的该表面的第四边缘延伸。
在前述的通用型基板中，该第二开口与该第三开口可为分别邻近于该第二 边缘与该第三边缘的封闭型周边开口。
在前述的通用型基板中，该第二开口与该第三开口可为分别连通到该第二 边缘与该第三边缘的开放型周边缺口 。
在前述的通用型基板中，该防焊层进一步具有两个或两个以上溢胶储存槽， 其连接至这些第一排气槽的这些延伸端。
在前述的通用型基板中，这些第一排气槽可以激光方式形成。
本发明还揭示一种使用前述的通用型基板承载大尺寸芯片的半导体封装构 造，主要包含前述的通用型基板、芯片、粘晶胶、两条或两条以上第一焊线以 及两条或两条以上第二焊线。该芯片设置于该通用型基板上并覆盖这些第一组 接指，该芯片具有两个或两个以上第一焊垫与两个或两个以上第二焊垫。该粘 晶胶粘接该芯片的背面与该通用型基板的该防焊层，该粘晶胶填入该第 一 开口 以及这些第一排气槽。这些第一焊线电性连接该芯片的这些第一焊垫至该通用 型基板的这些第二组接指。这些第二焊线电性连接该芯片的这些第二焊垫至该 通用型基板的这些第三组接指。
本发明还揭示另一种使用前述的通用型基板承载小尺寸芯片的半导体封装 构造，主要包含前述的通用型基板、芯片、粘晶胶、两条或两条以上第一焊线 以及两条或两条以上第二焊线。该芯片设置于该通用型基板上并位于这些第一 组接指与这些第三组接指之间，该芯片具有两个或两个以上第一焊垫与两个或 两个以上第二焊垫。该粘晶胶粘接该芯片的背面与该通用型基板的该防焊层， 该粘晶胶不填入该第一开口。这些第一焊线电性连接该芯片的这些第一焊垫至 该通用型基板的这些第一组接指。这些第二焊线电性连接该芯片的这些第二焊 垫至该通用型基板的这些第三组接指。
本发明还揭示另一种半导体封装的通用型基板，主要包含基板本体、两个 或两个以上接指以及防焊层。该基板本体具有表面。该接指设置于该基板本体 的该表面。该防焊层形成于该基板本体的该表面，该防焊层具有中央开口与至
9少一个周边开口，以显露该接指。其中，两个或两个以上排气槽形成于该防焊 层的显露表面但不贯穿该防焊层，该排气槽连接该中央开口并往该基板本体的 该表面的侧边延伸但不连通到该周边开口。因此，该中央开口可以收集大部分 的粘晶胶，该排气槽可以控制多余粘晶胶的溢流范围，避免污染到该周边开口 内的该接指。
由以上技术方案可以看出，本发明的半导体封装的通用型基板及半导体封 装构造，有以下优点与功效
一、 利用通用型基板粘晶表面形成有不贯穿防焊层的排气槽，能在粘晶过 程中，提供气体往外排出的通道，以避免气泡残留的问题。
二、 借由防焊层表面的排气槽能不显露连接重分配接指(即第一组接指)的 线路，以减少电镀面积以降低制造成本，并避免排气槽被阻塞。此外，可以允 许线路不外露地与排气槽交错重叠，以增加排气槽的配置弹性。
三、 借由排气槽的延伸端以限制粘晶溢胶的区域及排气槽不连通至防焊层 周边开口，能避免在粘设大尺寸芯片时因粘晶溢胶而污染至一般接指(即第二组 接指与第三组接指)，有效解决传统半导体封装构造在粘晶过程中产生溢胶的问 题。
四、 借由第一组接指、第二组接指与第三组接指的设置位置，能使通用型 基板适用于不同尺寸的芯片，以节省基板的制造成本。
五、 利用线路连接第一组接指与第二组接指，使小尺寸芯片可直接借由第 一组接指达到与通用型基板的电性互连，而不需打线至第二组接指，即借以缩 短焊线长度。


图1A为一种公知半导体封装构造透视封胶体的基板表面示意图； 图1B为一种公知半导体封装构造透视封胶体的基板截面示意图； 图2A为另一种公知半导体封装构造透视封胶体的基板表面示意图； 图2B为另 一种公知半导体封装构造透视封胶体的基板截面示意图；图3A为根据本发明第一具体实施例的一种半导体封装的通用型基板的表 面示意图3B为根据本发明第一具体实施例的一种半导体封装的通用型基板的截 面示意图3C为根据本发明第一具体实施例的一种半导体封装的通用型基板的立 体示意图4A为根据本发明第一具体实施例的一种半导体封装的通用型基板在设 置大尺寸芯片之后的表面示意图4B为根据本发明第一具体实施例的一种包含通用型基板与大尺寸芯片 的半导体封装构造的截面示意图5A为根据本发明第一具体实施例的一种半导体封装的通用型基板在设 置小尺寸芯片与虛芯片之后的表面示意图5B为根据本发明第一具体实施例的一种包含通用型基板、小尺寸芯片 与虛芯片的半导体封装构造的截面示意图6A为根据本发明第二具体实施例的一种半导体封装的通用型基板的表 面示意图6B为根据本发明第二具体实施例的一种半导体封装的通用型基板的表 面示意图与截面示意图7为根据本发明第三具体实施例的另一种半导体封装的通用型基板的表 面示意图8为根据本发明第四具体实施例的另 一种半导体封装的通用型基板的表 面示意图。
附图标记说明
11芯片 12粘晶胶 12A气泡
13第一焊线 14第二焊线 15封胶体
21芯片 22粘晶胶 22A溢胶
23第一焊线 24第二焊 25封胶体30大尺寸芯片31第一焊垫32 第二焊垫
33主动面34背面
41粘晶胶42第一焊线43第二焊线
44封胶体
50小尺寸芯片51第一焊垫52第二焊垫
53主动面54背面
61粘晶胶62第一焊线63第二焊线
64封胶体70虛芯片
100基板
110基板本体111表面
121第一组接指122第二组接指123第三组接指
130防焊层131开口132开口
133开口
200基板
210基板本体211表面
221第一组接指222第二组接指223第三组接指
230防焊层231开口232开口
233开口235延伸开口
250线路280电镀层
300通用型基板
310基板本体311表面312第一边缘
313第二边缘314第三边缘315第四边缘
321第一组接指322第二组接指323第三组接指
330防焊层331第一开口332第二开口
333第三开口334显露表面335溢胶储存槽
340第一排气槽341延伸端342底面
350线路360第二排气槽370第三排气槽380电镀层
400通用型基板 442底面 500通用型基板
具体实施例方式
依据本发明的第一具体实施例， 一种半导体封装的通用型基板举例说明于 图3A的表面示意图、图3B的截面示意图以及图3C的立体示意图。该通用型 基板300主要包含基板本体310、两个或两个以上第一组接指321、两个或两个 以上第二组接指322、两个或两个以上第三组接指323以及防焊层330。请参阅 图3A所示，该基板本体310具有表面311，以作为设置芯片的承载面。该表面 311可具有第一边缘312、第二边缘313、第三边缘314以及第四边缘315。在 本实施例中，该第二边缘313与该第三边缘314互为平行，该第一边缘312与 该第四边缘315互为平行，该第一边缘312连接该第二边缘313与该第三边缘 314。该第四边缘315也连接该第二边缘313与该第三边缘314。
请参阅图3A所示，这些第一组接指321、这些第二组接指322与这些第三 组接指323均设置于该基板本体310的该表面311。但是，应理解的是，本发 明的接指组数不以附图中的三组为限，可根据实际基板的电性设计加以增设或 调整。其中，这些第一组接指321位于这些第二组接指322与这些第三组接指 323之间。在本实施例中，这些第二组接指322与这些第三组接指323为一般 接指，这些第一组接指321为电性连接这些第二组接指322的重分配接指。这 些第一组接指321可排列于该表面311的中央区域。这些第二组接指322可排 列于该基板本体310的该表面311的该第二边缘313。这些第三组接指323可 排列于该基板本体310的该表面311的该第三边缘314。这些第一组接指321、 这些第二组接指322与这些第三组接指323可为打线接指(wire-bonding fmger)。 这些第一组接指321、这些第二组接指322与这些第三组接指323的材质可为 铜。在本实施例中，这些第一组接指321、这些第二组接指322与这些第三组
490连通槽 541延伸端接指323的表面可电镀有电镀层380，用以增加半导体封装中与焊线电性连接 的结合力。该电镀层380的材质可选自下列列表中的一种银、镍金、锡、镍 钯金、锡铅或锡铋。
请参阅图3A、图3B以及图3C所示，该防焊层330形成于该基板本体310 的该表面311,该防焊层330具有第一开口 331,以显露这些第一组接指321。 如图3A所示，该防焊层330还具有第二开口 332与第三开口 333,以分别显露 这些第二组接指322与这些第三组接指323。其中该第二开口 332与该第三开 口 333可为封闭开口或开放缺口。在本实施例中，该第二开口 332与该第三开 口 333为分别邻近于该第二边缘313与该第三边缘314的封闭型周边开口。该 防焊层330可选自覆盖层(cover layer)或焊罩(solder mask)层。该防焊层330的 形成方法可为膜压合或是先印刷再经曝光显影产生图案
请再参阅图3A与图3B所示，两个或两个以上第一排气槽340形成于该防 焊层330的显露表面334但不贯穿该防焊层330，这些第一排气槽340连接该 第一开口 331并往该基板本体310的该表面311的侧边(即该第二边缘313与该 第三边缘314)延伸但不连通到用以显露这些第二组接指322的该第二开口 332 与用以显露这些第三组接指323的该第三开口 333。通常但非限定地，这些第 一排气槽340可利用激光方式形成，以便于控制这些第一排气槽340的形成深 度不至于贯穿该防焊层330，以避免显露这些线路350。如图3A所示，这些第 一排气槽340不连通至该第二开口 332与该第三开口 333，以避免粘晶溢胶污 染到这些第二组接指322与这些第三组接指323。在本实施例中，这些第一排 气槽340可为长条形。这些第一排气槽340的一端连接该第一开口 331的较长 侧。这些第一排气槽340的这些延伸端341超出大尺寸芯片30的覆盖区域，以 供后续粘晶过程中气体可由这些第一排气槽340向外排出而不会残留在大尺寸 芯片30下方。更具体地，这些第一排气槽340的这些延伸端341可包含两个或 两个以上停止在该防焊层330内的封闭槽端，以限制粘晶溢胶区域。
此外，该通用型基板300可另包含两条或两条以上线路350,其形成于该 基板本体310的该表面311并连接这些第一组接指321与这些第二组接指322，该防焊层330覆盖这些线路350，故这些第一组接指321可作为这些第二组接 指322的重分配接指。如图3B所示，这些线路350、这些第一组接指321、这 些第二组接指322、与这些第三组接指323可为同一层线路层。因此，除了大 尺寸芯片可借由这些第二组接指322达到与该通用型基板300的电性互连，小 尺寸芯片可直接借由这些第一组接指321达到与该通用型基板300的电性互连， 还可借以缩短焊线长度，故该通用型基板300可适用于不同尺寸的芯片，以节 省基板的制造成本。此外，由于这些线路350被该防焊层330覆盖，故这些线 路350不会显露于这些第一排气槽340也不会在这些第一排气槽340内形成该 电镀层380，不仅可减少电镀面积以降低成本，并能避免这些第一排气槽340
如图3A所示，在本实施例中，这些第一排气槽340与这些线路350可为 错位不重叠，故可以增加这些第一排气槽340的形成深度，也不会显露这些线 路350。例如，如图3B所示，这些第一排气槽340的底面342可不高于这些线 路350，能使粘晶过程中产生的气体更加顺利地往外排出。更具体而言，至少 一个第二排气槽360可连接该第一开口 331并往该基板本体310的该表面311 的该第一边缘312延伸，以增加粘晶时的排气效果。该第二排气槽360连接该 第一开口 331的一端位于该第一开口 331邻近该第一边缘312的较短侧；该第 二排气槽360的另一端可连接到该第一边缘312。至少一个第三排气槽370可 连接该第一开口 331并往该基板本体310的该表面311的该第四边缘315延伸。
前述的通用型基板300可运用于承载大尺寸芯片并组成为半导体封装构 造，例如存储卡、球栅阵列(BGA)封装构造或是平面栅格阵列(LGA)封装构造。 该通用型基板300在设置大尺寸芯片之后，举例说明于图4A的表面示意图。 一种包含该通用型基板300与大尺寸芯片的半导体封装构造，举例说明于图4B 的截面示意图。
该半导体封装构造主要包含前述的通用型基板300、大尺寸芯片30、粘晶 胶41、两条或两条以上第一焊线42以及两条或两条以上第二焊线43。该大尺 寸芯片30设置于该通用型基板300上，并具有较大的内存容量。该大尺寸芯片30具有两条或两条以上第一焊垫31与两条或两条以上第二焊垫32,其可形成 于该大尺寸芯片30的主动面33并作为该大尺寸芯片30的对外电极。在粘晶之 后，设置于该通用型基板300上的该大尺寸芯片30覆盖这些第一组接指321 与该第一开口331,这些第一焊垫31邻近这些第二组接指322,这些第二焊垫 32邻近这些第三组接指323。这些第一排气槽340的这些延伸端341延伸至该 大尺寸芯片30之外。通常该粘晶胶41的材质可选用环氧树脂或其它在加热下 可流动的粘着材料。该大尺寸芯片30的设置利用该粘晶胶41粘接该大尺寸芯 片30的背面34与该通用型基板300的该防焊层330，而该粘晶胶41进一步填 入该第一开口 331以及这些第一排气槽340内，以增加粘晶强度。
这些第一焊线42电性连接该大尺寸芯片30的这些第一焊垫31至该通用型 基板300的这些第二组接指322。这些第二焊线43电性连接该大尺寸芯片30 的这些第二焊垫32至该通用型基板300的这些第三组接指323。
如第4B图所示，该半导体封装构造可另包含封胶体44,其形成于该通用 型基板300上以密封该大尺寸芯片30、这些第一焊线42与这些第二焊线43, 其中该粘晶胶41填入这些第一排气槽340在该大尺寸芯片30下的局部区域， 该封胶体44则填入这些第一排气槽340的剩余区域。
在粘晶过程中，该大尺寸芯片30往该通用型基板300下压以挤压尚未固化 且具有流动性的该粘晶胶41，气体可由这些第一排气槽340向外排出以避免气 泡残留在该第一开口 331内，并可借由该粘晶胶41填入这些第一排气槽340 以增加该通用型基板300的粘着效果。这些第一排气槽340的这些延伸端341 能阻挡该粘晶胶41流动到该第二开口 332与该第三开口 333，故能避免这些第 二组接指322与这些第三组接指323被该粘晶胶41的溢胶污染。
前述的通用型基板300可运用于承载小尺寸芯片并组成为半导体封装构 造。该通用型基板300在设置小尺寸芯片之后举例说明于图5A的表面示意图。 一种包含该通用型基板300与小尺寸芯片的半导体封装构造举例说明于图5B 的截面示意图。
该半导体封装构造主要包含前述的通用型基板300、小尺寸芯片50、粘晶
16胶61、两条或两条以上第一焊线62以及两条或两条以上第二焊线63。该小尺
寸芯片50设置于该通用型基板300上，并具有较小的内存容量，约为前述大尺 寸芯片30的一半尺寸。该小尺寸芯片50位于这些第一组接指321与这些第三 组接指323之间，该小尺寸芯片50具有两个或两个以上第一焊垫51与两个或 两个以上第二焊垫52,其可形成于该小尺寸芯片50的主动面53。在粘晶之后， 设置于该通用型基板300上的该小尺寸芯片50不覆盖这些第一组接指321与该 第一开口 331,这些第一焊垫51邻近这些第一组接指321，这些第二焊垫52 邻近这些第三组接指323。
请参阅图5B所示，该粘晶胶61粘接该小尺寸芯片50的背面54与该通用 型基板300的该防焊层330，该粘晶胶61不填入该第一开口 331。这些第一焊 线62电性连接该小尺寸芯片50的这些第一焊垫51至该通用型基板300的这些 第一组接指321。这些第二焊线63电性连接该小尺寸芯片50的这些第二焊垫 52至该通用型基板300的这些第三组接指323。
如图5B所示，封胶体64形成于该通用型基板300上以密封该小尺寸芯片 50、这些第一焊线62与这些第二焊线63,其中该粘晶胶61填入这些第一排气 槽340在该小尺寸芯片50下的局部区域，该封胶体64则填入这些第一排气槽 340的剩余区域，该封胶体64进一步填入该第一开口 331。
如图5B所示，较佳地，该半导体封装构造可另包含虛芯片70，其尺寸可 约等于该小尺寸芯片50的尺寸。该虛芯片70设置于该通用型基板300上并位 于这些第一组接指321与这些第二组接指322之间，使在封胶过程中达到模流 平衡。
依据本发明的第二具体实施例，另一种半导体封装的通用型基板举例说明 在图6A的基板表面示意图及图6B的截面示意图。该通用型基板400的基本架 构与第一具体实施例相同，相同组件以相同附图标记表示，并不再赘述。该通 用型基板400主要组件为该基板本体310、这些第一组接指321、这些第二组接 指322、这些第三组接指323以及该防焊层330。请参阅图6B所示，这些第一 组接指321位于这些第二组接指322与这些第三组接指323之间。该防焊层330的该第一开口 331显露这些第一组接指321。该防焊层330另具有第二开口 332 与第三开口 333,以分别显露这些第二组接指322与这些第三组接指323。在本 实施例中，该第二开口 332与该第三开口 333为分别连通到该第二边缘313与 该第三边缘314的开放型周边缺口。如同第一实施例一样，这些第一排气槽340 形成于该防焊层330的显露表面334但不贯穿该防焊层330，这些第一排气槽 340连接该第一开口 331并往该基板本体310的该表面311的侧边(即该第二边 缘313与该第三边缘314)延伸但不连通到该第二开口 332与该第三开口 333。
如第6A图所示，至少一个连通槽490可形成于该防焊层330的该显露表 面334并连通这些第一排气槽340,以构成网状通道，故可互通排气。
如第6B图所示，该通用型基板400另包含的这些线路350形成于该基板 本体310的该表面311并连接这些第一组接指321与这些第二组接指322，该 防焊层330覆盖这些线路350。在本实施例中，这些第一排气槽340的底面442 可高于这些线路350。因此，至少一个这些第一排气槽340可与至少一条这些 线路350交错重叠也不会显露这些线路350,能增加这些第一排气槽340的配 置弹性。在本实施例中，这些第一排气槽340中的至少一个可完全重叠在一条 线路350之上。
依据本发明的第三具体实施例，另 一种半导体封装的通用型基板举例说明 于图7的基板表面示意图。该通用型基板500的基本架构大致与第一具体实施 例相同，相同组件以相同附图标记表示，并不再赘述。该通用型基板500的主 要组件为该基板本体310、这些第一组接指321、这些第二组接指322、这些第 三组接指323以及该防焊层330。该防焊层330的该第一开口 331显露这些第 一组接指321,该防焊层330的该第二开口 332显露这些第二组接指322，该防 焊层330的该第三开口 333显露这 些第三组接指323。同样地，这些第一排气 槽340形成于该防焊层330的显露表面但不贯穿该防焊层330,这些第一排气 槽340连接该第一开口 331并往该基板本体310的该表面311的侧边(即该第二 边缘313与该第三边缘314)延伸但不连通到该第二开口 332与该第三开口 333。 在本实施例中，这些相邻第一排气槽340的延伸端541可互连为U形，以形成溢胶回流通道。如图7所示，该通用型基板500另包含的这些线路350被该防 焊层330覆盖。在本实施例中，其中第一排气槽340可部分重叠在这些线路350 之上。
如图8所示，第一具体实施例的变化例中，该防焊层330还具有两个或两 个以上溢胶储存槽335，其连接至这些第一排气槽340的这些延伸端341。这些 溢胶储存槽335可贯穿该防焊层330，或者这些溢胶储存槽335可不贯穿该防 焊层330。这些溢胶储存槽335的形状可为圆形或矩形。在具体实施例中，这 些溢胶储存槽335可为贯穿该防焊层330的虛置开口。在粘晶过程中，即使溢 胶超出这些延伸端341可阻挡的范围，仍可借由这些溢胶储存槽335防止溢胶 范围持续扩大。
此外，本发明还可应用到一般的封装基板，其防焊层同时具有中央开口与 周边开口，而中央开口完全形成于芯片覆盖区内，利用两个或两个以上形成于 防焊层的排气槽不贯穿该防焊层并且连接该中央开口并往该基板本体的该表面 的侧边延伸但不连通到该周边开口 ，可以解决中央开口内积存气泡与粘晶胶溢 胶污染到周边开口的问题。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的 限制，本发明技术方案范围当依所附权利要求书为准。任何本领域技术人员可 利用上述揭示的技术内容做出一些更动或修饰为等同变化的等效实施例，只要 未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做任何 的简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1、一种半导体封装的通用型基板，其特征在于，包含基板本体，具有表面；两个或两个以上第一组接指，设置于该基板本体的该表面；两个或两个以上第二组接指，设置于该基板本体的该表面；两个或两个以上第三组接指，设置于该基板本体的该表面，其中该第一组接指位于该第二组接指与该第三组接指之间；以及防焊层，形成于该基板本体的该表面，该防焊层具有第一开口、第二开口与第三开口，以分别显露该第一组接指、该第二组接指与该第三组接指；其中，两个或两个以上第一排气槽形成于该防焊层的显露表面但不贯穿该防焊层，该第一排气槽连接该第一开口并往该基板本体的该表面的侧边延伸但不连通到该第二开口与该第三开口。
2、 如权利要求l所述的半导体封装的通用型基板，其特征在于，该通用型 基板还包含有两条或两条以上线路，其形成于该基板本体的该表面并连接该第 一组接指与该第二组接指，所述防焊层覆盖该线路，并且该第一排气槽的底面 高于该线路，其中至少一个该第一排气槽与至少一条该线路交错重叠但不显露 该线路。
3、 如权利要求l所述的半导体封装的通用型基板，其特征在于，该通用型 基板还包含有至少一个连通槽，其形成于该防焊层的该显露表面并连通该第一 排气槽，以构成网状通道。
4、 如权利要求l所述的半导体封装的通用型基板，其特征在于，所述第一 排气槽中相邻第一排气槽的延伸端互连为U形。
5、 如权利要求2所述的半导体封装的通用型基板，其特征在于，所述基板 本体的该表面具有第一边缘、第二边缘以及第三边缘，该第二边缘与该第三边 缘为平行，该第一边缘连接该第二边缘与该第三边缘，其中该第二组接指排列 于该基板本体的该表面的该第二边缘，该第三组接指排列于该基板本体的该表面的该第三边缘，该第一组接指为该第二组接指的重分配接指而排列于该基板 本体的该表面的中央。
6、 如权利要求5所述的半导体封装的通用型基板，其特征在于，所述第二开口与该第三开口为分别邻近于该第二边缘与该第三边缘的封闭型周边开口。
7、 如权利要求5所述的半导体封装的通用型基板，其特征在于，所述第二 开口与该第三开口为分别连通到该第二边缘与该第三边缘的开放型周边缺口。
8、 如权利要求l所述的半导体封装的通用型基板，其特征在于，所述防焊 层进一步具有两个或两个以上溢胶储存槽，其连接至该第一排气槽的该延伸端。
9、 一种半导体封装构造，其特征在于，包含如权利要求l所述的半导体封 装的通用型基板，该半导体封装构造还包含芯片，设置于该通用型基板上并覆盖该第一组接指，该芯片具有两个或两 个以上第一焊垫与两个或两个以上第二焊垫；粘晶胶，粘接该芯片的背面与该通用型基板的该防焊层，该粘晶胶填入该 第一开口以及该第一排气槽；两条或两条以上第一焊线，电性连接该芯片的该第一焊垫至该通用型基板 的该第二组接指；以及两条或两条以上第二焊线，电性连接该芯片的该第二焊垫至该通用型基板 的该第三组接指。
10、 一种半导体封装构造，其特征在于，包含如权利要求1所述的半导体 封装的通用型基板，该半导体封装构造还包含芯片，设置于该通用型基板上并位于该第一组接指与该第三组接指之间， 该芯片具有两个或两个以上第一焊垫与两个或两个以上第二焊垫；粘晶胶，粘接该芯片的背面与该通用型基板的该防焊层，该粘晶胶不填入 该第一开口；两条或两条以上第一焊线，电性连接该芯片的该第一焊垫至该通用型基板 的该第一组接指；以及两条或两条以上第二焊线，电性连接该芯片的该第二焊垫至该通用型基板的该第三组接指。
11、 如权利要求10所述的半导体封装构造，其特征在于，该半导体封装构 造另包含虛芯片，其设置于该通用型基板上并位于该第一组接指与该第二组接 指之间，该封胶体密封该虛芯片。
12、 一种半导体封装的通用型基板，其特征在于，包含 基板本体，具有表面；两个或两个以上接指，设置于该基板本体的该表面；以及防焊层，形成于该基板本体的该表面，该防焊层具有中央开口与至少一个周边开口，以显露该接指；其中，两个或两个以上排气槽形成于该防焊层的显露表面但不贯穿该防焊 层，该排气槽连接该中央开口并往该基板本体的该表面的侧边延伸但不连通到 该周边开口。
全文摘要
本发明揭示一种半导体封装的通用型基板及半导体封装构造。该通用型基板包含基板本体、设置于该基板本体上的两组一般接指与一组重分配接指、以及形成于该基板本体上的防焊层。重分配接指位于两组一般接指之间。该防焊层具有显露重分配接指的开口。两个或两个以上排气槽形成于该防焊层但不贯穿该防焊层，这些排气槽连接该开口并往该基板本体的侧边延伸但不连通到用以显露一般接指的开口，以作为粘晶时气体往外排出的通道。当设置大尺寸芯片时，能同时解决气泡残留于该开口内以及粘晶胶溢胶污染一般接指的问题。在实施例中，连接重分配接指的线路可与排气槽交错重叠但不被显露，借以增加排气槽的配置弹性。
文档编号H01L23/10GK101609824SQ20081012576
公开日2009年12月23日 申请日期2008年6月18日 优先权日2008年6月18日
发明者范文正 申请人:力成科技股份有限公司