专利名称：非易失性存储元件及其制造方法
技术领域：
本发明涉及非易」失性存储元件及其制造方法，例如，通过将电荷 注入电荷存储层中和将电荷从该电荷存储层中释放来存储信息的非 易失性存储元件及其制造方法。
背景技术：
已知作为一种电写入和擦除数据的电可擦除可编程只读存储器 (EEPROM)的闪速存储器是非易失性半导体存储器。并且，作为一 种闪速存储器，已知使用金属氧化物氮化物氧化物半导体(MONOS) 存储单元晶体管的闪速存储器。该MONOS存储单元晶体管具有适合 于微图形化(micropatterning)的结构，因为绝缘膜被用作电荷存储 层。
存储单元晶体管具有这样的栅结构，在其中，隧道绝缘膜、电荷 存储层、阻挡(block)绝缘膜和控制栅电极被顺序堆叠在半导体衬底 上。当在控制栅电极与半导体衬底之间施加高电场时，该存储单元晶 体管的阈值电压改变，因为从半导体衬底注入到电荷存储层中的电子 被俘获在由电荷存储层中的缺陷所引起的陷阱中。通过使用这种阈值 电压的改变来存储信息。在此情况下，通过增大电荷存储层和阻挡绝 缘膜的静电容量(capacitance)并向隧道绝缘膜施加高电压，可以降 低写入和擦除所需的操作电压。此外，漏电流必须被减小以改进被俘获在电荷存储层中的电荷的保持性能并且有效地执行写入和擦除。因 此，阻挡绝缘膜被要求为增大静电容量并减小漏电流。
通常，氮化硅(SiN)主要被用作MONOS存储单元晶体管的电 荷存储层。还期望使用具有比氧化硅和氮化硅更高的介电常数的材料 以改进电荷保持性能并减小漏电流。此外，要求高的陷阱密度和高的 耐热性(耐热限(heat tolerance ))。
期望要被应用于电荷存储层的新材料适合于传统的存储单元晶 体管形成方法。传统的浮栅或MONOS存储单元晶体管形成方法如下。 通过在半导体衬底上顺序淀积隧道绝缘膜、电荷存储层、阻挡绝缘膜 和控制栅电极来形成栅结构。通过在半导体衬底中离子注入例如硼 (B)、磷(P)、砷(As)或锑(Sb)的杂质来形成离子注入区。 最后，通过对样品热处理(例如退火)来激活该离子注入区。在这之 后，通过由公知的方法形成层间介电膜、互连层等来完成非易失性半 导体存储器。
不幸的是，传统存储单元晶体管制造包括在例如900'C到100(TC 下执行的高温热处理步骤。当使用非晶的氮化硅或非晶的高k绝缘材 料作为电荷存储层时，高温热处理导致包括这种非晶绝缘膜的叠层膜 的混合或相互扩散。这会改变膜厚或者降低电学性能。因此，要求形 成具有高热稳定性并且即使在高温热处理之后也维持结构和电学性 能的叠层膜。
作为这类的有关技术，在包括高k绝缘膜的SONOS存储元件中降 低驱动电压并且维持保持性能的技术被公开(JP-A 2005-268756 (KOKAI))。
发明内容
根据本发明的一个方面，提供了一种非易失性存储元件，包括 半导体区；相互隔开地设置在所述半导体区中的源区和漏区；设置在 源区与漏区之间的半导体区上的隧道绝缘膜；设置在所述隧道绝缘膜 上的电荷存储层；设置在所述电荷存储层上的阻挡绝缘膜；以及设置
5在所述阻挡绝缘膜上的控制栅电极。所述电荷存储层包括含有从包括Hf、 Al、 Zr、 Ti和稀土金属的组中选择的至少一种材料、并且被全部 或者部分地晶化的氧化物、氮化物或氧氮化物。所述阻挡绝缘膜包括 含有至少一种稀土金属的氧化物、氧氮化物、硅酸盐或铝酸盐。根据本发明的一个方面，提供了一种非易失性存储元件，包括 半导体区；相互隔开地设置在所述半导体区中的源区和漏区；设置在 源区与漏区之间的半导体区上的隧道绝缘膜；电荷存储层，包括设置 在所述隧道绝缘膜上的非晶的第一绝缘层，以及颗粒状地形成在所述 第一绝缘层中并且晶化的第二绝缘层；设置在所述电荷存储层上的阻 挡绝缘膜；以及设置在所述阻挡绝缘膜上的控制栅电极。所述第二绝 缘层包括含有从包括Hf、 Al、 Zr、 Ti和稀土金属的组中选择的至少一 种材料、并且被全部或者部分地晶化的氧化物、氮化物或氧氮化物。 所述阻挡绝缘膜包括含有至少一种稀土金属的氧化物、氧氮化物、硅 酸盐或铝酸盐。根据本发明的一个方面，提供了 一种制造非易失性存储元件的方 法，包括在半导体区上形成隧道绝缘膜；在所述隧道绝缘膜上形成 电荷存储层；通过执行第一热处理晶化所述电荷存储层；在所述电荷 存储层上形成阻挡绝缘膜；在所述阻挡绝缘膜上形成控制栅电极；通 过在所述半导体区中掺入杂质而在所述半导体区中形成杂质区；以及 通过执行第二热处理激活所述杂质区。
图1A和图1B是示出了根据比较实例的叠层栅结构的截面TEM 图4象的图；图2是示出了根据第一实施例的存储单元晶体管的结构的截面图；图3是示出了根据第一实施例的叠层栅结构的截面TEM图像的图；图4是示出了第 一 实施例和比较实例的热处理之前和之后的EOT图5是示出了根据第一实施例的存储单元晶体管的制造方法的截
面图6是示出了存储单元晶体管的制造方法的接着图5的截面图； 图7是示出了存储单元晶体管的制造方法的接着图6的截面图； 图8是示出了存储单元晶体管的制造方法的接着图7的截面图； 图9是示出了根据第二实施例的存储单元晶体管的结构的截面
图10是示出了根据第二实施例的存储单元晶体管的制造方法的
截面图ll是示出了存储单元晶体管的制造方法的接着图10的截面图； 图12是示出了存储单元晶体管的制造方法的接着图11的截面图； 图13是示出了根据第三实施例的存储单元晶体管的结构的截面
图14是示出了根据第三实施例的存储单元晶体管的制造方法的 截面图15是示出了存储单元晶体管的制造方法的接着图14的截面图； 图16是示出了存储单元晶体管的制造方法的接着图15的截面具体实施例方式
在传统的存储单元晶体管制造中，在半导体衬底上淀积了电荷存 储层和阻挡绝缘膜之后，刻蚀该叠层膜。然后，在所暴露的半导体衬 底中掺入杂质以形成源区和漏区，并且通过在900。C到IOOO'C下执行 高温热处理来激活。在该步骤中，非晶的电荷存储层和非晶的阻挡绝 缘膜引起混合或相互扩散，由此改变膜厚或者降低电学性能。
图1A示出了叠层栅结构的截面结构的透射电子显微镜(TEM) 图像，在该叠层栅结构中包括氧化硅(Si02)的隧道绝缘膜、包括非 晶的氮化硅(SiN)的电荷存储层、以及包括非晶的铝酸镧(LaAlO) 的阻挡绝缘膜被顺序堆叠在硅衬底上。图1B示出了在约900。C下对该
7叠层栅结构执行了高温热处理之后的截面TEM图像。图1A和图1B表明，高温热处理减小了作为电荷存储层的SiN膜的膜厚，并且通过铝酸镧和氮化硅的混合或相互扩散而形成了非晶的反应层。此外，图1B示出了铝酸镧的上部被晶化，因此膜厚是不一致的。另外，在由该叠层栅结构的静电容量所得到的电学性能中，有效氧化物厚度(EOT)通过高温热处理增大了约2nm。这揭示了，由高温热处理在电荷存储层与阻挡绝缘膜之间引起的相互反应使得 膜结构不一致并且降低了电学性能。为了解决上述问题，本申请的发明人使用预期具有比非晶的膜更 高的热稳定性的晶化的高k绝缘材料作为电荷存储层，由此提高包括 电荷存储层和阻挡绝缘膜的叠层膜的耐热性。另外，因为晶化的高k 绝缘材料的介电常数通常高于在非晶状态中的介电常数，所以EOT 可以被进一步减小。下面将基于上述发现详细地说明本发明的实施 例。下面将参考
本发明的实施例。请注意，在下面的说明中， 相同的附图标记表示具有相同功能和配置的元件，并且只在必要时才进行重复的说明。(第一实施例)图2是示出了根据本发明第一实施例的存储单元晶体管(非易失 性存储元件)的结构的截面图。p型衬底(p-sub) 11为，例如，p型半导体衬底、具有p型阱 的半导体衬底或者具有p型半导体层的绝缘体上硅(SOI)衬底。使 用硅(Si)或者例如SiGe、 GaAs或ZnSe的化合物半导体作为半导 体衬底11。彼此隔开的源区12和漏区13被形成在半导体衬底11中。源区 12和漏区13中的每一个都是通过在半导体衬底11中掺杂高浓度的 n+型杂质(例如，磷P、砷AsI或锑[Sb)而形成的n+型扩散区。包括氧化硅的约4 nm厚的隧道绝缘膜(隧穿层)14被形成在源 区12与漏区13之间的半导体衬底ll上(即，在沟道区上)。包括8晶化的铝酸铪的约10 nm厚的电荷存储层(电荷俘获层)15被形成在 隧道绝缘膜14上。
包括铝酸镧的约10-20 nm厚的阻挡绝缘膜(阻挡(blocking) 层)16被形成在电荷存储层15上。控制栅电极17被形成在阻挡绝缘 膜16上。通过顺序堆叠氮化钽层17A和鵠层17B而形成控制栅电极 17。
下面将详细说明形成本实施例的存储单元晶体管的各个层的材料。
作为隧道绝缘膜14,可以使用氧化硅(Si02)、氮化硅(SiN)、 氧氮化硅(SiON)或者这些化合物的叠层膜。
被用于电荷存储层15的高k绝缘材料的实例是含有铪(Hf)、 铝(Al)、锆(Zr)、钛(Ti)和稀土金属中的至少一种的氧化物、 氮化物或氧氮化物。该电荷存储层15的全部或者部分被晶化。
被用作阻挡绝缘膜16的高k绝缘材料的实例是含有至少 一种稀 土金属的氧化物、氧氮化物、硅酸盐或铝酸盐。阻挡绝缘膜16可以 被全部或者部分地晶化，并且也可以为非晶的。阻挡绝缘膜16优选 是被晶化的，因为这会使耐热性提高。
请注意，上述稀土金属包括La (镧)、Ce (铈)、Pr (镨)、 Nd (钕)、Pm (钷)、Sm (钐)、Eu (铕)、Gd (轧)、Tb (铽)、 Dy (镝)、Ho (钬)、Er (铒)、Tm (铥)、Yb (镱)、Lu (镥)、 Sc (钪)和Y (钇)。
作为控制栅电极17A，可以广泛地使用p+型多晶硅或者金属基 导电材料，该金属基导电材料是从包括金(Au)、铂(Pt)、钴(Co)、 铍(Be)、镍(Ni)、铑(Rh)、钯(Pd)、碲(Te)、铼(Re)、 钼(Mo )、铝(Al)、铪(Hf)、钽(Ta )、锰(Mn )、锌(Zn )、 锆(Zr)、锢(In )、铋(Bi)、钌(Ru )、鴒(W )、铱(Ir)、 铒(Er)、镧(La)、钛(Ti)和钇(Y)的组中选择的元素或者含 有这些元素中的一种或多种的硅化物、硼化物、氮化物或碳化物。作 为控制栅电极的金属基导电材料是特别有利的，因为与包括多晶硅的控制栅电极相比该材料不会引起耗尽(depletion)，并因此能够减小 EOT。作为堆叠在控制栅电极17A上的导电层17B，可以使用例如钨 (W)的金属或者例如硅化鴒、硅化镍或硅化钴等的低阻全硅化物。本实施例的存储单元晶体管是使用绝缘体作为电荷存储层15的 所谓的金属氧化物氮化物氧化物半导体(MONOS )存储单元晶体管。 MONOS存储单元晶体管在电荷存储层15中俘获并存储电荷(电子)。 俘获电荷的能力能够用电荷陷阱密度来表示。电荷陷阱密度越高，能 够被俘获的电荷的量就越大。电子经过隧道绝缘膜被从沟道区注入到电荷存储层15中或者从 电荷存储层15释放到沟道区。被注入到电荷存储层中的电子被电荷 存储层15的陷阱俘获。这些被陷阱俘获的电子不能容易地从陷阱中 逃逸，并且稳定。因为存储单元晶体管的阈值电压根据电荷存储层15 中的电荷量而改变，所以通过根据阈值电压的电平区别数据"O"和数 据"l"而将数据存储在存储单元晶体管中。下面将说明对具有上述配置的本实施例的存储单元晶体管的耐 热性提高效果的实验检验的结果。图3示出了在约900'C下执行热处 理之后叠层栅结构的截面TEM图像，在该叠层栅结构中作为电荷存 储层15的晶化的铝酸铪(HfAlO)和作为阻挡绝缘膜16的非晶的铝 酸镧(LaAlO)被顺序淀积在包括SK)2的隧道绝缘膜14上。铝酸铪 (HfAlO )通过原子层淀积(ALD )而被淀积在包括Si02的隧道绝缘 膜14上，并且在淀积铝酸镧之前通过在约900'C下的高温热处理而被 晶化。如图3所示可知，铝酸铪(HfAlO)维持晶化的状态，并且膜 厚几乎不改变。另外，铝酸镧(LaAlO)被晶化且铝酸铪与铝酸镧之 间没有相互扩散。在晶化的铝酸铪被用作电荷存储层(晶化的电荷存储层)以及作 为比较实例的非晶的氮化硅被用作电荷存储层(非晶的电荷存储层) 的情况下，从存储单元晶体管的电学性能来检查热处理之前和之后的 EOT变化率(％)。图4示出了结果。如图4所示，非晶的电荷存储层的EOT变化率为21%,而晶化的电荷存储层的EOT变化率为 1.0%,因此，晶化的电荷存储层的使用抑制了由高温热处理在电荷存 储层与阻挡绝缘膜之间所引起的相互反应。这抑制了由热处理所引起 的EOT改变，并且使得可以形成具有高热稳定性的存储单元晶体管。此外，因为上述的高k绝缘材料被用作阻挡绝缘膜16,所以能 增大村底11与控制栅电极17之间的静电容量。因此，能够降低要被 施加到控制栅电极17的操作电压。更具体地，通过增大阻挡绝缘膜16的静电容量能够增大要被施 加到隧道绝缘膜14的电场。这使得可以用低电压有效地将电荷注入 电荷存储层15中或者从该电荷存储层15中释放。如在先所述的，当电荷存储层15为非晶的时，该非晶的电荷存 储层15与含有稀土金属的阻挡绝缘膜16引起混合或相互扩散，由此 改变膜厚或降低电学性能。然而，在本实施例中，在阻挡绝缘膜16 ;故淀积之前电荷存储层15被晶化。这使得可以在后面的热处理工艺 中防止阻挡绝缘膜16的膜厚的改变或者电学性能的降低。下面将参考
制造本实施例的存储单元晶体管的方法的实例。如图5所示，通过使用例如热氧化法在p型半导体村底ll上形 成包括氧化硅的约4 nm厚的隧道绝缘膜14。随后，通过使用例如ALD 在隧道绝缘膜14上淀积包括铝酸铪的约10 nm厚的电荷存储层15。 然后通过在约卯O'C下对样品热处理而使铝酸铪晶化。然后，如图6所示，通过使用例如ALD在电荷存储层15上淀积 包括铝酸镧的约10 — 20 nm厚的阻挡绝缘膜16。通过使用賊射之类的 方法在阻挡绝缘膜16上顺序淀积氮化钽层17A和鴒层17B，从而形 成控制栅电极17。为了形成具有期望的平面形状的叠层栅结构，通过 光刻法在控制栅电极17上形成抗蚀剂层18。然后，如图7所示，抗 蚀剂层18被用作掩模以通过反应离子刻蚀法(RIE )来刻蚀该叠层栅 结构，由此暴露半导体衬底11的上表面。然后，如图8所示，通过在半导体衬底11中离子注入作为施主的砩(P)而在半导体衬底ll中形成杂质区12和13。在这之后，去 掉抗蚀剂层18。最后，通过在约卯O'C下对样品热处理而激活杂质区 来形成源区12和漏区13。这个热处理步骤还使阻挡绝缘膜16晶化。 以这种方式，形成了本实施例的存储单元晶体管。
在如上面详细描述的本实施例中，晶化的电荷存储层15的使用 使得可以抑制由高温热处理在电荷存储层15与阻挡绝缘膜16之间所 引起的相互反应。也就是说，在电荷存储层15被淀积在隧道绝缘膜 14上并通过热处理被晶化之后，阻挡绝缘膜16被淀积在电荷存储层 15上。因此，即使在执行用于激活杂质区的热处理时，也抑制了电荷 存储层15与阻挡绝缘膜16之间的相互反应。结果，因为抑制了 EOT 的增大，所以能够形成具有高热稳定性的存储单元晶体管。
同样，因为先前所述的高k绝缘材料被用于阻挡绝缘膜16，所 以能够增大衬底11与控制栅电极17之间的静电容量。这使得可以降 低要被施加到控制栅电极17的操作电压。此外，因为抑制了电荷存 储层15与阻挡绝缘膜16之间的相互反应，所以可以防止阻挡绝缘膜 16的膜厚的改变和电学性能的降低。
另外，因为阻挡绝缘膜16也被晶化了，所以能够进一步提高存 储单元晶体管的耐热性。 (第二实施例)
在第二实施例中，在隧道绝缘膜与晶化的电荷存储层之间的界面 中形成了非晶的绝缘层。因为能够减小对隧道绝缘膜14的损害，所 以能减小隧道绝缘膜14的性能的降低，这使得可以改进存储单元晶 体管的性能。
图9是示出了根据本发明第二实施例的存储单元晶体管的配置 的截面图。
彼此隔开的源区12和漏区13被形成在半导体衬底11中。包括 氧化珪的约4nm厚的隧道绝缘膜14被形成在源区12与漏区13之间 的半导体衬底li上(即，在沟道区上)。通过堆叠包括氮化硅的约5
nm厚的第一绝缘层15A以及包括晶化的铝酸铪的约10 nm厚的高k
12第二绝缘层15B来在隧道绝缘膜14上形成电荷存储层15。
电荷存储层15的第一绝缘层15A为非晶状态并且包括例如氮化 硅。电荷存储层15的第二绝缘层15B使用与第一实施例中所公开的 电荷存^l^层15的材料相同的材料。
包括铝酸镧的约10 - 20 urn厚的阻挡绝缘膜16被形成在电荷存 储层15上。阻挡绝缘膜16可以被全部或部分地晶化，并且也可以是 非晶的。阻挡绝缘膜16优选是晶化的，因为耐热性提高。
控制栅电极17被形成在阻挡绝缘膜16上。通过顺序堆叠氮化钽 层17A和硅化鴒层17B而形成了控制栅电极17。
电荷存储层15的第一绝缘层15A具有作为电荷存储层的功能， 也具有作为势垒层(barrier layer )的功能。与在隧道绝缘膜14上直 接形成铝酸铪15B时相比在隧道绝缘膜14与铝酸铪15B之间形成势 垒层15A时能够进一步减小对隧道绝缘膜14的损害。这使得可以减 小隧道绝缘膜14的性能降低以及减小存储单元晶体管的性能降低。
下面将参考
制造本实施例的存储单元晶体管的方法的实例。
如图10所示，通过使用例如热氧化法在p型半导体村底11上形 成包括氧化硅的约4nm厚的隧道绝缘膜14。随后，通过使用例如化 学气相淀积法(CVD)在隧道绝缘膜14上淀积包括氮化硅的约5nm 厚的第一绝缘层15A。接着，通过使用例如ALD在第一绝缘层15A 上淀积包括铝酸铪的约10nm厚的高k第二绝缘层15B。然后通过在 约卯(TC下对样品热处理来使第二绝缘层15B晶化。
然后，如图ll所示，通过使用例如ALD在电荷存储层15上淀 积包括铝酸镧的约10-20nm厚的阻挡绝缘膜16。接着，通过使用溅 射法之类的方法在阻挡绝缘膜16上淀积氮化4a层17A。通过使用例 如CVD法在氮化钽层17A上淀积多晶硅层17B。然后通过使用 W(CO)6作为源气体的CVD在多晶硅层17B上淀积钨膜(未示出)。 在随后的热处理步骤中多晶硅层17B变成硅化鴒。
然后如图12所示，通过光刻法和RIE法将叠层栅结构图形化。
13随后，通过在半导体衬底ll中离子注入作为施主的磷(P)而在半导
体衬底11中形成杂质区12和13。最后，通过用在约卯0'C下对样品热处理而激活杂质区来形成源区12和漏区13。这个热处理步骤还使阻挡绝缘膜16晶化。以这种方式，形成了本实施例的存储单元晶体管。
在如上面详细描述的本实施例中，可以防止包括例如铝酸铪的高k第二绝缘层15B通过高温热处理扩散到隧道绝缘膜14。因为能够减小隧道绝缘膜14的性能的降低，所以能减小从电荷存储层15到半导体衬底ll的漏电流。结果，能减小存储单元晶体管的性能的降低。
此外，晶化的第二绝缘层15B的使用使得可以抑制由高温热处
理在电荷存储层15与阻挡绝缘膜16之间所引起的相互反应。其它效果与第一实施例的那些相同。
(第三实施例)
在第三实施例中，形成电荷存储层使得非晶的绝缘层含有晶化的颗粒状的高k绝缘层。通过在与阻挡绝缘膜的界面中形成晶化的颗粒状的高k绝缘层来抑制电荷存储层与阻挡绝缘膜之间的相互反应。
图13是示出了根据本发明第三实施例的存储单元晶体管的配置的截面图。
彼此隔开的源区12和漏区13被形成在半导体衬底11中。包括氧化硅的约4nm厚的隧道绝缘膜14被形成在源区12与漏区13之间的半导体衬底ll上(即，在沟道区上)。在隧道绝缘膜14上形成约10 nm厚的电荷存储层15。在电荷存储层15中，包括晶化的氧化钛的直径约为2 - 5 nm的多个点15B (颗粒状的高k绝缘层15B )被形成在包括氮化硅的绝缘层15A中。点15B被形成在与(后面要描述的)阻挡绝缘膜16的界面附近。
电荷存储层15的绝缘层15A为非晶状态并且使用了例如氮化硅。电荷存储层15的颗粒状的绝缘层15B使用与第一实施例中所公开的电荷存储层15的材料相同的材料。
包括铝酸镧的约10-20 nm厚的阻挡绝缘膜16被形成在电荷存储层15上。控制栅电极17被形成在阻挡绝缘膜16上。通过顺序堆叠碳化钽层i7A和鴒层17B形成了控制栅电极17。
在具有上述配置的存储单元晶体管中，包括晶化的氧化钛的多个点15B被形成在与阻挡绝缘膜16的界面附近，从而能抑制电荷存储层15与阻挡绝缘膜16之间的相互反应。
下面将参考
制造本实施例的存储单元晶体管的方法的实例。
如图14所示，通过使用例如热氧化法在p型半导体衬底11上形成包括氧化硅的约4 nm厚的隧道绝缘膜14。随后，通过使用例如CVD法在隧道绝缘膜14上淀积包括氮化硅的约10 nm厚的绝缘层15A。然后，通过使用例如ALD法在绝缘层15A上淀积约5 nm厚的薄氧化钛膜。然后，通过在约90(TC下对样品热处理来在绝缘层15A中形成包括晶化的氧化钛的直径约为2-5nm的多个点15B。
然后，如图15所示，通过使用例如ALD在电荷存储层15上淀积包括铝酸镧的约10-20 nm厚的阻挡绝缘膜16。通过使用'减射法之类的方法顺序淀积碳化钽层17A和钨层17B来在阻挡绝缘膜16上形成控制栅电极17。
然后，如图16所示，通过光刻法和RIE法将叠层栅结构图形化。随后，通过在半导体衬底ll中离子注入作为施主的磷(P)而在半导体衬底11中形成杂质区12和13。最后，通过在约900'C下对样品热处理而激活杂质区来形成源区12和漏区13。这个热处理步骤还使阻挡绝缘膜16晶化。以这种方式，形成了本实施例的存储单元晶体管。
在如上兩详细描述的本实施例中，晶化的多个点15B被形成在与阻挡绝缘膜16的界面附近。因此，能够抑制电荷存储层15与阻挡绝缘膜16之间的相互反应。
此外，因为包括氮化硅的绝缘层15A被形成在隧道绝缘膜14上，所以能够减小高温热处理对隧道绝缘膜14造成的损害。结果，能够减小隧道绝缘膜14的性能的降低。其它效果与第一实施例的那些相同。
15请注意，上述实施例中的每一个都是通过采用增强型结构来说明
的，在所述结构中，源区/漏区是n型的而沟道区是p型的。然而，本发明不限于此，并且使用其中源区/漏区是n型而沟道也是n型的耗尽型结构也是可以的。此外，本发明不限于体(bulk)半导体衬底，也可以使用绝缘体上硅(SOI)衬底。
此外，虽然每一个实施例都使用了硅衬底作为半导体衬底的实例，但是将本发明应用于任何半导体衬底和任何晶体管结构也是可能的。实例为多晶硅衬底、鳍形衬底和叠层型的MONOS等。另外，上述实施例的存储单元晶体管能够被应用于例如NAND、 NOR、 AND、分裂位线NOR (DINOR) 、 NANO或ORNAND型等的存储单元P车列。
本领域技术人员将很容易想到另外的优点和修改。因此，本发明
实施例的。因此，在不脱离如由所附的权利要求及其等同物所限定的总的发明概念的精神或范围的情况下可以进行各种修改。
1权利要求
1.一种非易失性存储元件，包括半导体区；源区和漏区，相互隔开地设置在所述半导体区中；隧道绝缘膜，设置在所述源区与所述漏区之间的所述半导体区上；电荷存储层，设置在所述隧道绝缘膜上；阻挡绝缘膜，设置在所述电荷存储层上；以及控制栅电极，设置在所述阻挡绝缘膜上，其中所述电荷存储层包括含有从包括Hf、Al、Zr、Ti和稀土金属的组中选择的至少一种材料、并且被全部或者部分地晶化的氧化物、氮化物或氧氮化物，并且所述阻挡绝缘膜包括含有至少一种稀土金属的氧化物、氧氮化物、硅酸盐或铝酸盐。
2. 根据权利要求l的元件，其中所述阻挡绝缘膜被全部或部分地晶化。
3. 根据权利要求l的元件，其中所述电荷存储层包括第一绝缘层， 所述第 一绝缘层设置在与所述隧道绝缘膜的界面上并且是非晶的。
4. 根据权利要求3的元件，其中所述第一绝缘层包括氮化硅。
5. —种非易失性存储元件，包括 半导体区；源区和漏区，相互隔开地设置在所述半导体区中； 隧道绝缘膜，设置在所述源区与所述漏区之间的半导体区上； 电荷存储层，包括设置在所述隧道绝缘膜上的非晶的第一绝缘 层，以及颗粒状地形成在所述第一绝缘层中并且晶化的第二绝缘层； 阻挡绝缘膜，设置在所述电荷存储层上；以及 控制栅电极，设置在所述阻挡绝缘膜上，其中所述第二绝缘层包括含有从包括Hf、 Al、 Zr、 Ti和稀土金属的组中选择的至少一种材料、并且被全部或者部分地晶化的氧化 物、氮化物或氧氮化物，并且所述阻挡绝缘膜包括含有至少一种稀土金属的氧化物、氧氮化 物、硅酸盐或铝酸盐。
6. 根据权利要求5的元件，其中所述第二绝缘层设置在与所述阻 挡绝缘膜的界面上。
7. 根据权利要求5的元件，其中所述第一绝缘层包括氮化硅。
8. —种制造非易失性存储元件的方法，包括以下步骤 在半导体区上形成隧道绝缘膜； 在所述隧道绝缘膜上形成电荷存储层； 通过执行第一热处理来晶化所述电荷存储层； 在所述电荷存储层上形成阻挡绝缘膜； 在所述阻挡绝缘膜上形成控制栅电极；通过在所述半导体区中掺入杂质而在所述半导体区中形成杂质 区；以及通过执行第二热处理来激活所述杂质区。
9. 根据权利要求8的方法，其中所述第二热处理使所述阻挡绝缘 膜晶化。
10. 根据权利要求8的方法，其中所述电荷存储层包括含有从包 括Hf、 Al、 Zr、 Ti和稀土金属的组中选择的至少一种材料、并且被全 部或者部分地晶化的氧化物、氮化物或氧氮化物。
11. 根据权利要求8的方法，其中所述阻挡绝缘膜包括含有至少 一种稀土金属的氧化物、氧氮化物、硅酸盐或铝酸盐。
12. 根据权利要求8的方法，进一步包括以下步骤在形成所述 隧道绝缘膜之后，形成非晶的第一绝缘层。
13. 根据权利要求12的方法，其中所述第一绝缘层包括氮化硅。
全文摘要
提供一种非易失性存储元件及其制造方法。该非易失性存储元件包括半导体区；相互隔开地设置在所述半导体区中的源区和漏区；设置在源区与漏区之间的半导体区上的隧道绝缘膜；设置在所述隧道绝缘膜上的电荷存储层；设置在所述电荷存储层上的阻挡绝缘膜；以及设置在所述阻挡绝缘膜上的控制栅电极。所述电荷存储层包括含有从包括Hf、Al、Zr、Ti和稀土金属的组中选择的至少一种材料、并且被全部或者部分地晶化的氧化物、氮化物或氧氮化物。所述阻挡绝缘膜包括含有至少一种稀土金属的氧化物、氧氮化物、硅酸盐或铝酸盐。
文档编号H01L21/70GK101515600SQ20091000822
公开日2009年8月26日 申请日期2009年2月19日 优先权日2008年2月19日
发明者有吉惠子, 村冈浩一, 菊地祥子, 高岛章 申请人:株式会社东芝