专利名称：Mos晶体管的制作方法
技术领域：
本发明涉及半导体器件的制作领域，尤其涉及一种MOS晶体管的制作方法。
背景技术：
随着半导体器件向高密度和小尺寸发展，金属-氧化物-半导体(M0Q器件是主 要的驱动力，驱动电流和热载流子注入是设计中最为重要的两个参数。传统设计通过控制 栅氧化层、沟道区域、阱区域、源/漏延伸区的掺杂形状、袋形注入(pocket implant)区以 及源/漏极注入形状和热预算等等来获得预料的性能。在现有制作MOS晶体管的工艺参考图1至图4，如图1所示，在半导体衬底100上 形成栅介电层102，所述形成栅介电层102的方法为热氧化法或化学气相沉积法；用化学气 相沉积法在栅介电层102上沉积多晶硅层104 ；用旋涂法在多晶硅层104上形成光刻胶层 106，经过光刻工艺，定义出栅极图形。如图2所示，以光刻胶层106为掩膜，沿栅极图形，用干法刻蚀法刻蚀多晶硅层104 和栅介电层102至露出半导体衬底100，形成栅极104a，所述栅极10 与栅介电层102构 成栅极结构。接着，采用灰化法去除光刻胶层。参考图3，以栅极结构为掩膜，在栅极结构两侧的半导体衬底100中进行源/漏延 伸区注入离子，形成源/漏极延伸区108。在栅极结构两侧、半导体衬底100中进行袋形注 入(Pocket implant)，所述袋形注入一般采用角度介于25度至30度的离子注入，形成袋 形注入区110，其中在注入时机台旋转采用四个象限分别注入四分之一的剂量。所述袋形 注入区110的深度界于源/漏延伸区108与后续待形成的源/漏极之间，所述袋形注入区 110的导电类型与源/漏延伸区108或源/漏极的导电类型相反。如图4所示，在栅极结构两侧形成侧墙112，所述侧墙112可以为氧化硅、氮化硅、 氮氧化硅中一种或者它们组合构成。在栅极结构两侧、半导体衬底100中进行源/漏极离 子注入，形成源/漏极114。最后，将半导体衬底100进行退火，使注入的各种离子扩散均 勻。现有技术中袋形注入主要用于防止源/漏极穿通以及进行阈值电压(Vt)调节；但 是现有技术的袋形注入存在以下问题1、由于大角度袋形离子注入，会导致栅极结构阴影 效应，且袋形注入的离子角度变化会导致后续源/漏极离子注入不对称；2、在袋形注入时 采用四个象限大角度分别注入四分之一剂量，此方法会限制机台产能，同时注入的剂量也 难以控制均勻。
发明内容
本发明解决的问题是提供一种MOS晶体管的形成方法，防止制作成本过高。为解决上述问题，本发明一种MOS晶体管的制作方法，包括在半导体上依次形成 栅介质层与栅极，所述栅介质层与栅极构成栅极结构；在栅极结构两侧的半导体衬底中进 行袋形注入，形成袋形注入区，所述袋形注入角度小于等于7度；在半导体衬底上及栅极结构周围形成第一侧墙层；通过第一侧墙层，向栅极结构两侧的半导体衬底中注入离子，形成 源/漏极延伸区；在第一侧墙层上形成第二侧墙层后，刻蚀第二侧墙层和第一侧墙层，在栅 极结构两侧形成侧墙；向栅极结构和侧墙两侧的半导体衬底中注入离子，形成源/漏极；将 半导体衬底进行退火。可选的，所述袋形注入的角度为0度或7度。可选的，所述袋形注入区的深度界于碳离子掺杂区与源/漏极之间，袋形注入区 的导电类型与源/漏延伸区或源/漏极的导电类型相反。可选的，所述MOS晶体管的源/漏极延伸区和源/漏极导电类型为η型，注入离子 是η型离子，则袋形注入区导电类型为P型，注入离子是P型离子。可选的，所述MOS晶体管的源/漏极延伸区和源/漏极导电类型为P型，注入离子 是P型离子，则袋形注入区导电类型为η型，注入离子是η型离子。可选的，所述η型离子为磷离子或砷离子，ρ型离子为硼离子。可选的，所述袋形注入为一次性离子注入。可选的，所述第一侧墙层的材料为氧化硅或正硅酸乙酯和氮化硅组合。可选的，所述第二侧墙层的材料为氧化硅或正硅酸乙酯。与现有技术相比，本发明具有以下优点在形成源/漏极延伸区之前形成袋形注 入区，其作用为减小因尖角而造成放电失效。采用小于等于7度的角度进行袋形离子注入， 避免了大角度注入而导致的栅极阴影效应。另外，袋形注入采用一次性注入，而非传统的四象限分别注入四分之一离子剂量， 节省了旋转的时间，提高产能。且避免了四象限注入离子剂量难以控制的问题，使器件性能 更加稳定。
图1至图4是现有技术在制作MOS晶体管的示意图；图5是本发明制作MOS晶体管的具体实施方式
流程图；图6至图11是本发明制作MOS晶体管的实施例示意图。
具体实施例方式现有技术在制作MOS晶体管过程中在进行袋形注入时，会由于大角度袋形离子注 入，而导致栅极结构阴影效应，且袋形注入的离子角度变化会导致后续源/漏极离子注入 不对称；通常，在袋形注入时采用四个象限大角度分别注入四分之一剂量，此方法会限制机 台产能，同时注入的剂量也难以控制均勻。本发明针对上述工艺缺陷进行了改进，具体制作MOS晶体管的工艺如图5所示， 执行步骤S101，在半导体上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构； 执行步骤S102，在栅极结构两侧的半导体衬底中进行袋形注入，形成袋形注入区，所述袋形 注入角度小于等于7度；执行步骤S103，在半导体衬底上及栅极结构周围形成第一侧墙层； 执行步骤S104，通过第一侧墙层，向栅极结构两侧的半导体衬底中注入离子，形成源/漏极 延伸区；执行步骤S105，在第一侧墙层上形成第二侧墙层后，刻蚀第二侧墙层和第一侧墙 层，在栅极结构两侧形成侧墙；执行步骤S106，向栅极结构和侧墙两侧的半导体衬底中注入离子，形成源/漏极；执行步骤S 107，将半导体衬底进行退火。本发明在形成源/漏极延伸区之前形成袋形注入区，其作用为减小因尖角而造成 放电失效。采用小于等于7度的角度进行袋形离子注入，避免了大角度注入而导致的栅极 阴影效应。下面结合附图对本发明的具体实施方式
做详细的说明。图6至图11是本发明制作MOS晶体管的实施例示意图。参考图6，提供半导体衬 底200，所述半导体衬底200可以为硅、III-V族或者II-VI族化合物半导体、或者绝缘体上 硅(SOI)。在半导体衬底中形成隔离结构201，所述隔离结构201为浅沟槽隔离(STI)结构 或者局部氧化硅(LOCOS)隔离结构。所述半导体衬底200中还形成有各种阱(well)结构 与衬底表面的栅极沟道层。一般来说，形成阱(well)结构的离子掺杂导电类型与栅极沟道 层离子掺杂导电类型相同，浓度较栅极沟道层低；离子注入的深度范围较广，同时需达到大 于隔离结构的深度。继续参考图6，在半导体衬底200上形成栅介电层202，所述栅介电层202的材料 可以是含硅的氧化物，具体可以是二氧化硅或氧化硅-氮化硅-氧化硅(0N0)。如果是二氧 化硅，形成的方法为热氧化法；如果是ONO结构，是先用热氧化法形成第一层氧化硅，用化 学气相沉积法形成氮化硅，然后再用化学气相沉积法形成第二层氧化硅。再参考图6，用化学气相沉积法在栅介电层202上沉积多晶硅层204 ；在多晶硅层 204上形成光刻胶层(未图示)，通过曝光显影工艺后，将光罩上的图形转移至光刻胶层上， 形成栅极图形；以光刻胶层为掩膜，沿栅极图形，用干法刻蚀法刻蚀多晶硅层204和栅介电 层202，形成栅极20 ，所述栅极20 与栅介电层202构成栅极结构。用灰化法或湿法刻 蚀法去除光刻胶层参考图7，在半导体衬底200上用旋涂法形成光刻胶层208，经过光刻工艺后，在光 刻胶层208上定义出袋形注入区图形；以光刻胶层208和栅极结构为掩膜，沿袋形注入区图 形，向栅极结构两侧的半导体衬底200中进行一次性袋形离子注入(Pocket implant) 206, 形成袋形注入区205。所述袋形离子注入206与半导体衬底200垂直方向的角度为0度或7度，所述袋 形注入区205的深度界于后续待形成的源/漏延伸区与源/漏极之间，所述袋形注入区205 的导电类型与后续待形成的源/漏延伸区或源/漏极的导电类型相反。本实施例中，采用0度或7度的离子角度进行袋形离子注入，避免了大角度注入而 导致的栅极阴影效应。另外，袋形注入采用一次性注入，而非传统的四象限分别注入四分之一离子剂量， 节省了旋转的时间，提高产能。且避免了四象限注入离子剂量难以控制的问题，使器件性能 更加稳定。如图8所示，去除光刻胶层208后，在半导体衬底200上及栅极结构周围形成第一 侧墙层210，所述第一侧墙层210的材料为氧化硅或正硅酸乙酯与氮化硅组合。当第一侧墙 层210的材料为正硅酸乙酯与氮化硅组合时，其工艺如下先用低压化学气相沉积法在半 导体衬底200上及栅极结构周围形成厚度为130埃 180埃的正硅酸乙酯膜，然后用化学 气相沉积法在正硅酸乙酯膜上形成厚度为280埃 320埃的氮化硅膜。本实施例中，第一侧墙层210的作用为在后续形成源/漏极延伸区的过程中形成浅结，同时使袋形离子注入与源/漏极延伸区离子注入分开。继续参考图8，用旋涂法在第一侧墙层210上形成光刻胶层211，经过曝光显影工 艺后，定义出源/漏极延伸区图形。以光刻胶层211、栅极结构及第一侧墙层为掩膜，沿源/ 漏极延伸区图形，向栅极结构两侧的半导体衬底200中进行源/漏极延伸区离子注入209， 形成源/漏极延伸区212。本实施例中，在形成PMOS晶体管区域，向半导体衬底200内注入的是ρ型离子，所 述P型离子可以是硼离子。在形成NMOS晶体管区域，向半导体衬底200内注入的是η型离 子，所述η型离子可以是磷离子或砷离子。如图9所示，去除光刻胶层211后，用低压化学气相沉积法上在第一侧墙层210上 形成厚度为800埃 1200埃的第二侧墙层214，所述第二侧墙层214的材料为氧化硅或正
硅酸乙酯。参考图10，采用干法刻蚀的回蚀(etch-back)方法刻蚀第二侧墙层214和第一侧 墙层210，在栅极结构两侧形成侧墙214a。继续参考图10，在半导体衬底200上旋涂光刻胶层216，经过光刻工艺后，定义出 源/漏极图形；以光刻胶层216、栅极结构及侧墙21 为掩膜，沿源/漏极图形，向栅极结 构两侧的半导体衬底200中进行离子注入，形成源/漏极218。本实施例中，在形成PMOS晶体管区域，向半导体衬底200中注入的是ρ型离子，如
硼离子等。本实施例中，在形成NMOS晶体管区域，向半导体衬底200中注入的是η型离子，如 磷离子或砷离子等。如图11所示，用灰化法或湿法刻蚀法去除光刻胶层216。最后，对半导体衬底200进行退火处理，使注入的离子扩散均勻。虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术 人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应 当以权利要求所限定的范围为准。
权利要求
1.一种MOS晶体管的制作方法，其特征在于，包括在半导体上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；在栅极结构两侧的半导体衬底中进行袋形注入，形成袋形注入区，所述袋形注入角度 小于等于7度；在半导体衬底上及栅极结构周围形成第一侧墙层；通过第一侧墙层，向栅极结构两侧的半导体衬底中注入离子，形成源/漏极延伸区；在第一侧墙层上形成第二侧墙层后，刻蚀第二侧墙层和第一侧墙层，在栅极结构两侧 形成侧墙；向栅极结构和侧墙两侧的半导体衬底中注入离子，形成源/漏极；将半导体衬底进行退火。
2.根据权利要求1所述MOS晶体管的制作方法，其特征在于，所述袋形注入的角度为0 度或7度。
3.根据权利要求2所述MOS晶体管的制作方法，其特征在于，所述袋形注入区的深度界 于碳离子掺杂区与源/漏极之间，袋形注入区的导电类型与源/漏延伸区或源/漏极的导 电类型相反。
4.根据权利要求3所述MOS晶体管的制作方法，其特征在于，所述MOS晶体管的源/ 漏极延伸区和源/漏极导电类型为η型，注入离子是η型离子，则袋形注入区导电类型为P 型，注入离子是P型离子。
5.根据权利要求3所述MOS晶体管的制作方法，其特征在于，所述MOS晶体管的源/ 漏极延伸区和源/漏极导电类型为P型，注入离子是P型离子，则袋形注入区导电类型为η 型，注入离子是η型离子。
6.根据权利要求4或5所述MOS晶体管的制作方法，其特征在于，所述η型离子为磷离 子或砷离子，P型离子为硼离子。
7.根据权利要求2所述MOS晶体管的制作方法，其特征在于，所述袋形注入为一次性离 子注入。
8.根据权利要求1所述MOS晶体管的制作方法，其特征在于，所述第一侧墙层的材料为 氧化硅或正硅酸乙酯和氮化硅组合。
9.根据权利要求1所述MOS晶体管的制作方法，其特征在于，所述第二侧墙层的材料为 氧化硅或正硅酸乙酯。
全文摘要
一种MOS晶体管的制作方法，包括在半导体上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；在栅极结构两侧的半导体衬底中进行袋形注入，形成袋形注入区，所述袋形注入角度小于等于7度；在半导体衬底上及栅极结构周围形成第一侧墙层；通过第一侧墙层，向栅极结构两侧的半导体衬底中注入离子，形成源/漏极延伸区；在第一侧墙层上形成第二侧墙层后，刻蚀第二侧墙层和第一侧墙层，在栅极结构两侧形成侧墙；向栅极结构和侧墙两侧的半导体衬底中注入离子，形成源/漏极；将半导体衬底进行退火。本发明避免了大角度注入而导致的栅极阴影效应，使器件性能更加稳定。
文档编号H01L21/336GK102087981SQ20091025136
公开日2011年6月8日 申请日期2009年12月3日 优先权日2009年12月3日
发明者桂林春, 王乐, 祝孔维, 赵志勇 申请人:无锡华润上华半导体有限公司, 无锡华润上华科技有限公司