专利名称：半导体装置及其制造方法
技术领域：
本发明涉及半导体装置的制造，且特别涉及以含氟混合物钝化半导体基材的方法 及以此方法制造的装置。
背景技术：
半导体集成电路(IC)产业已经历过快速的成长。IC材料和设计的技术进步使得 IC的生产世代不停地推新，每个世代都较前个世代有更小及更复杂的电路。然而，这些进步 也增加了制造IC工艺的复杂性，因此IC工艺也需要有同样的进展才能实现更先进的集成 电路IC工艺。在IC革新的过程中，功能密度(亦即每个芯片区域上互连装置的数量)已 普遍地增加，然而几何尺寸(亦即在工艺中所能创造的最小元件或线)也越来越小。例如， 持续微小化的IC装置也使得超薄栅极氧化物的可靠度及功能性的问题日趋严重。因此，在 基材/氧化物界面处降低界面缺陷密度(Dit)以增加载子流动性及降低漏电流，及降低等 效电容厚度(CET)以增加尺寸，是现今IC工艺所非常需要的。因此，虽然现有的半导体制造方法一般均可满足其最初设计目的，但并非在各方 面都完全令人满意。
发明内容
为克服现有技术缺陷，本发明提供一种半导体装置的制造方法，包括提供一基 材；以氢氟酸及醇类的混合物钝化(passivating)该基材的一表面，形成一氟钝化表面 (fluorine-passivated surface)；形成一栅极介电层于该氟钝化表面上；以及形成一金属 栅极电极于该栅极介电层上。本发明还提供一种半导体装置，包括一包含氟钝化表面的基材；一界面层，位于 该氟钝化表面上，该界面层的厚度小于约Inm;—栅极介电层，位于该界面层上，且该栅极 介电层的介电常数高于该界面层；以及一金属栅极电极，位于该栅极介电层上。本发明的优点是在无需牺牲栅极氧化层的整体厚度或介电常数的前提下降低漏 电流。为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施 例，并配合所附附图，作详细说明如下。
图1显示为依照本发明一实施例的半导体装置的制造方法的流程图。图2A 图2J显示为依照图1的方法制造半导体装置于各种阶段的剖面图。图3显示为依照本发明一实施例的用以氟钝化半导体装置表面的系统的示意图。并且，上述附图中的附图标记说明如下200 半导体装置201 基材202a、202b 浅沟槽隔离元件
204 氟钝化表面206 界面层208 栅极介电层210 栅极电极层 220 栅极堆叠230 轻掺杂源/漏极区232 栅极间隔物234 重掺杂源/漏极区240 层间介电层250 表面清洁工艺260 氟钝化工艺300 半导体装置表面氟钝化系统302 载气供应器304a、304b 质流控制器306 氢氟酸蒸气产生器308 醇类蒸气产生器310 混合器312 喷洒腔室
具体实施例方式本发明接下来将会提供许多不同的实施例以实施本发明中不同的特征。各特定实 施例中的组成及配置将会在以下作描述以简化本发明。这些为实施例并非用于限定本发 明。例如，一第一元件形成于一第二元件“上方”、“之上”、“之下”或“上”可包含实施例中 的该第一元件与第二元件直接接触，或也可包含该第一元件与第二元件之间更有其他额外 元件使该第一元件与第二元件无直接接触。此外，在本说明书的各种例子中可能会出现重 复的元件符号以便简化描述，但这不代表在各个实施例及/或图示之间有何特定的关连。图1显示为一半导体装置的制造方法100的流程图。图2A至图2J显示为半导 体装置于各种制造阶段的概略剖面图。图3显示为用以氟钝化半导体装置的基材的系统 300。此半导体装置可包含集成电路(IC)芯片、系统单芯片(SoC)或前述的部分，其包含 各种无源及有源微电子装置，例如电阻、电容、电感、二极管、金属氧化物半导体场效应晶体 管(MOSFET)、互补式金属氧化物半导体晶体管(CMOS)、双极性结晶体管(BJT)、侧向扩散 金属氧化物半导体晶体管(LDMOS)、高功率金属氧化物半导体晶体管、鳍式场效应晶体管 (FinFET)或其他型态的晶体管。可知的是，图2A至图2J已经简化以便于使本发明的概念 易于明了。因此，值得注意的是，可于图1的方法100中、之前或之后加入额外的工艺，且其 他某些工艺在此仅作简短描述。参见图1，方法100起始于步骤102，其为提供一基材，例如在喷洒腔室中提供一基 材。接着，进行步骤104，其为清洁基材表面以移除颗粒及/或污染物。这些颗粒及/或污 染物可包含有机及/或金属材料。接着，步骤106为由含氟及醇类的混合物对基材的清洁 表面作钝化(passivated)，以在基材上形成氟钝化表面。接着，如步骤108所示，形成栅极 介电层于氟钝化表面上。可选择性地进行步骤107，其为于氟钝化表面及栅极介电层之间选 择性地形成界面层(例如薄氧化层)。接着，如步骤110所示，形成金属栅极电极于栅极介 电层上。参见图2A至图2J，并同时参照图1，依图1的方法100制造半导体装置200。半导 体装置200具有基材201。基材201为掺杂P型杂质(例如硼)的硅基材(P型基材)。或 者，基材201可为其他合适半导体材料。例如，基材201可为掺杂N型杂质(例如磷或砷) 的硅基材(N型基材)。或者，基材201可由其他合适的元素半导体例如钻石或锗；化合物半导体例如碳化硅、锗化硅、砷化铟或磷化铟；或其他合金半导体例如碳化锗锡、磷化砷镓 或磷化铟镓制成。此外，基材201可包含外延层、可为应变(strained)以增进效能，且可包 含绝缘层上覆硅结构。浅沟槽隔离元件202a、202b也可形成于基材201中。浅沟槽隔离元件202a、202b 可由在基材中蚀刻出凹陷(或沟槽)，再由介电材料填满凹陷来形成。在一实施例中，浅沟 槽隔离元件202a、202b的介电材料包含氧化硅。在另一实施例中，浅沟槽隔离元件202a、 202b的介电材料包含氮化硅、氮氧化硅、氟掺杂玻璃(FSG)及/或习知的低介电常数介电材 料。参见 图2k,对基材201的顶部表面进行表面清洁250 (如图中向下箭头所示)以移 除颗粒及/或污染物。这些颗粒及/或污染物可包有机及/或金属材料。清洁工艺可包含 各种传统化学品及技术，且在一实施例中，可包含使用氢氟酸、氢氧化铵、过氧化氢、盐酸、 硫酸及/或臭氧。在一实施例中，可使用湿式沉浸(wet dip)或液体、蒸气及/或加热环境 的形式的化学品来清洁基材表面。在另一实施例中，可使用标准RCA、SPM、SCl及/或SC2 化学品及工艺来清洁基材表面。随后，如图2B所示，对基材201的清洁表面进行氟钝化206 (向下箭头)以在主体 (bulk)基材201及浅沟槽隔离元件202a、202b上的氟钝化表面204，如图2C所示。在本实施例中，基材201是由包含氟及醇类(例如异丙醇、甲醇或氨气)的混合物 作钝化。在一实施例中，此混合物包含由例如载气(例如氮气)所携带供应的含水氢氟酸 蒸气及异丙醇蒸气。在另一实施例中，钝化混合物包含介于约10至SOwt%的含水氢氟酸 蒸气，例如包含约49wt%的氢氟酸。在另一实施例中，钝化混合物包含重量比约0. 5/1至 10/1的氢氟酸蒸气及异丙醇蒸气，例如重量比约为3/1。在又一实施例中，混合物包含不同 形式的氢氟酸及醇类，例如氢氟酸及异丙醇的液体或水溶液。在更另一实施例中，混合物可 包含氢氟酸及氨气(NH3)。也可使用其他基本上不会与硅发生反应的载气，例如氩气。在另 一实施中，氟钝化表面204可包含碳、氧、氟及硅原子，且可调整氟钝化工艺以形成含氟原 子浓度大于2%及/或碳与氧残余物的原子浓度降至最低的氟钝化表面204。氟钝化工艺 可通过钝化混合物中氢氟酸及醇类的含量来作调整。在一实施例中，氟钝化260可在介于室温至约100°C及介于常压至约300torr的环 境下进行，且不需高温注入、退火、UV光或等离子体工艺，因而可避免由上述工艺所造成的 界面缺陷。在其他实施例中，氟钝化260可在介于室温及约100°C之间及介于约Imtorr至 IOtorr的环境下进行，且接着在50至200°C下进行烘烤工艺。随后，如图2D所示，可选择性地形成界面层206于氟钝化表面204上。在一实施例 中，界面层206可由原子层沉积(ALD)工艺形成，并包含氧化硅(Si02)。在另一实施例中， 界面层206可在低于1000°C的氧气环境下成长，在更另一实施例中，为低于850°C。界面层 206的厚度小于约lnm，且在一实施例中，其厚度可介于约0. 3nm至Inm之间。接着，如图2E所示，在界面层206上形成介电层208。然而，如前述，界面层206为 选择性地形成，介电层208可直接形成在氟钝化表面204上，其间无界面层206存在。在一 实施例中，介电层208由原子层沉积(ALD)工艺形成，且其包含高介电常数材料。高介电常 数材料为介电常数高于氧化硅的材料，亦即介电常数大于约4。在一实施例中，介电层208 包含氧化铪(HfO2)，其介电常数在约18至40之间。介电层208的厚度大于界面层206的厚度，且在一实施例中，介电层208的厚度在约Inm至3nm之间。在另一实施例中，介电层 208 可包含 A10、HfO, ZrO, ZrO2, ZrSiO, Y0、Y2O3> LaO、La2O5, GdO、Gd2O5, TiO、TiO2, TiSiO、 TaO, Ta2O5, TaSiO、HfErO, HfLaO, HfYO, HfGdO, HfAlO、HfZrO, HfTiO, HfTaO, HfSiO、SrTiO, ZrSiON、HfZrTiO, HfZrSiON、HfZrLaO 及 HfZrAlO 等。现在参见图2F，栅极电极层210形成于栅极介电层208上。栅极电极层210以多 晶硅为主体，且可包含金属材料，例如氮化钛、氮化钽、碳化钽、氮硅化钽、氮化钨、铝化钛、 钨、铝、铜或前述的组合。金属栅极电极210可由化学气相沉积(CVD)、物理气相沉积(PVD) 或其他合适技术形成。在前栅极工艺中，栅极电极层210的一小部分为金属层。 参见图2G，使用习知的光学光刻工艺来图案化氟钝化表面204、界面层206、栅极 介电层208及栅极电极层210，以形成半导体装置200的栅极结构220 (也称为栅极堆叠)。 在此步骤中，也移除了浅沟槽隔离元件上202a、202b的氟钝化表面204。在蚀刻工艺或图案 化工艺中，如有氟钝化表面存在，可帮助减少浅沟槽隔离结构中介电材料的损失。在另一实 施例中，在后栅极工艺中，形成具有氟钝化表面的栅极堆叠(栅极替换工艺)。参见图2H，在形成栅极结构220后，可在201基材位于栅极结构220两侧的部分形 成轻掺杂源/漏极区域(LDD) 230。轻掺杂源/漏极区域可由习知的离子注入工艺或扩散工 艺形成。可使用N型杂质，例如磷或砷，来形成如NMOS装置的半导体装置200 ；及可使用P 型杂质，例如硼，来形成如PMOS装置的半导体装置200。接着，如图21所示，可使用习知的沉积工艺及蚀刻工艺(例如非等向性蚀刻)于 栅极结构220的两侧形成栅极间隔物232。栅极间隔物232包含合适的介电材料，例如氮 化硅、氧化硅、碳化硅、氮氧化硅或前述的组合。随后，可由习知的离子注入工艺或扩散工艺 在基材201位于栅极间隔物232两侧的部分形成重掺杂源极/漏极区域234(也称为有源 区)。可使用N型杂质，例如磷或砷，来形成如NMOS装置的半导体装置200 ；及可使用P型 杂质，例如硼，来形成如PMOS装置的半导体装置200。有源区234为对齐着栅极间隔物232。接着，如图2J所示，形成层间介电层(ILD) 240于基材及栅极结构上。层间介电层 240可由化学气相沉积(CVD)、高密度等离子体化学气相沉积、旋转涂布、溅镀或其他合适 方法形成。在一实施例中，层间介电层240包含氧化硅。或者，层间介电层240可包含氮氧 化硅、氮化硅或低介电常数材料。虽然在此未显示，但亦可在半导体装置上进行一或多道退火工艺以活化有源区。 这些退火工艺可具有相对较高的温度(例如温度大于约700°C )，且可在对层间介电层240 进行化学机械研磨(CMP)工艺之前或之后进行。较佳的是，栅极介电层可承受退火工艺的 高温而不结晶化，因此可减少潜在的栅极漏电流。因此，图2A至图2J举例了“前栅极工艺”的各种制造间段。可进行额外的工艺来 完成半导体装置200，例如形成内连线结构及习知的其他后段结构。为了简化，在此未多加 描述这些工艺。如前述，可知的是栅极电极层210可使用于“前栅极”工艺，或栅极电极层210也 可用于作为“后栅极”工艺的虚置栅极电极。例如，当形成如图2F至图2J的多晶硅栅极电 极210，可对图2J的层间介电层240进行化学机械研磨(CMP)工艺以暴露栅极结构220的 顶部表面。在进行化学机械研磨工艺后，栅极结构220的顶部表面与两侧的层间介电层240 的顶部表面实质上共平面。虽然在此未显示，但亦可对半导体装置进行一或多道退火工艺以活化有源区234。这些退火工艺可具有相对较高的温度(例如大于约700°C)，且可在化 学机械研磨工艺之前或之后进行。如前述，栅极介电层能承受如此高温的退火温度而不结 晶化，因此减少了潜在的栅极漏电流。随后，移除栅极电极210，因而在栅极电极210原先所 在之处形成沟槽。栅极电极210可由习知的湿式蚀刻或干式蚀刻工艺移除，且半导体装置 的其他膜层实质上仍未受蚀刻。既然在后栅极工艺中会将多晶硅栅极电极210移除，此多 晶硅栅极电极也可称为“虚置栅极”。最后，形成金属层于沟槽中及栅极介电层208上可知的是，可进行额外的工艺以完成半导体装置200的制造。例如，这些额外工 艺可包含沉积保护层、形成接触点及形成内连线结构(例如导线、通孔、金属层及层间介电 层，以提供内部电性连接至包含形成金属栅极的装置)。为了简化，在此未多加描述这些工 艺。基材201的氟钝化表面204提供了许多优点，可知的是，不同实施例可提供不同的 优点，且不是全部的实施例皆需提供特定的优点。本发明氟钝化工艺所提供的优点之一，为 具有较低的界面缺陷密度，而提升了栅极氧化层的绝缘能力及功能性，以增加载子流动性 及装置可靠度。如前述，可避免使用高温注入/掺杂及退火工艺，因而可减少界面缺陷密度 (Dit)、维持栅极氧化层的介电常数、且亦可减少制造装置时的热预算。本发明氟钝化工艺 所提供的另一优点为减少栅极氧化层的等效电容厚度(CET)以改进IC装置制造的尺度。如 前述，选择性形成的界面层的厚度小于lnm，在本实施例中，介于0. 3nm至Inm之间，且介电 层208的厚度介于约Inm至3nm之间。此外，更可观察到氟钝化的基材表面也可使栅极氧 化层(例如高介电常数氧化物)有效的以原子层沉积形成在氟钝化表面上。因此，本发明达到了降低栅极漏电流及同时减少栅极氧化层206、208的整体厚 度，也无需作可能会降低介电常数的掺杂。因此，本发明的优点是在无需牺牲栅极氧化层的 整体厚度或介电常数的前提下降低漏电流。参见图3，在一实施例中，用于氟钝化半导体装置的基材的系统300，包含载气供 应器302、两个质流控制器304a、304b，其以可操作方式连接(operable coupled)至载气供 应器302、氢氟酸蒸气产生器306，其以可操作方式连接至质流控制器304a、醇类蒸气产生 器308，其以可操作方式连接至质流控制器304b、混合器310，其以可操作方式连接至氢氟 酸蒸气产生器306及醇类蒸气产生器308、及喷洒腔室312，其可以操作连接至混合器310。 由质流控制器304a、304b控制所需载气(例如氮气)的量，并由载气供应器302各自供应 至氢氟酸蒸气产生器306及醇类蒸气产生器308，以供应所需氢氟酸蒸气及醇类蒸气的量 至混合器310。接着，混合器310提供氢氟酸蒸气及醇类蒸气的氟钝化混合物至喷洒腔室 312，并在此处以室温常压下使用混合物来钝化半导体装置的基材表面。氟钝化工艺可通过 质流控制器304a、304b来调整，以提供在氟钝化表面所需的氟浓度及/或使钝化表面的碳 及氧的浓度降至最低。在一实施例中，氢氟酸蒸气的流速为每分钟IL氮气中有约500至10000ml的氢氟 酸蒸气流至混合器310中，及异丙醇的流速为每分钟IL的氮气中有约1000至10000ml的 异丙醇蒸气流至混合器310中。接着，在喷洒腔室中312中，在室温常压下以钝化混合物处 理基材表面10至200秒。在另一实施例中，在每分钟IL的氮气中有约6ml的氢氟酸蒸气 及2ml的异丙醇提供至混合器310中。接着，在喷洒腔室中312中，在室温常压下以钝化混 合物处理基材表面10至200秒。
虽然本发明已以数个较佳实施例公开如上，然 而其并非用以限定本发明，任何本 领域普通技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发 明的保护范围当视随附的权利要求所界定的范围为准。
权利要求
1.一种半导体装置的制造方法，包括 提供一基材；以氢氟酸及醇类的混合物钝化该基材的一表面，形成一氟钝化表面； 形成一栅极介电层于该氟钝化表面上；以及 形成一金属栅极电极于该栅极介电层上。
2.如权利要求1所述的半导体装置的制造方法，其中该混合物包含10%至80wt%的含水氢氟酸蒸气。
3.如权利要求1所述的半导体装置的制造方法，其中该醇类为异丙醇或甲醇。
4.如权利要求1所述的半导体装置的制造方法，其中钝化该基材的该表面包含在室温 常压下以氢氟酸蒸气及醇类蒸气对该基材的该表面作处理。
5.如权利要求1所述的半导体装置的制造方法，其中该氟钝化表面包含原子浓度大于 2%的氟。
6.如权利要求1所述的半导体装置的制造方法，其中该栅极介电层由原子层沉积形成 约Inm至3nm的厚度，且具有高于氧化硅的介电常数。
7.如权利要求1所述的半导体装置的制造方法，还包含在钝化该基材的该表面之前，以氢氟酸、氢氧化铵、过氧化氢、盐酸、硫酸或臭氧清洁该 基材的该表面。
8.如权利要求1所述的半导体装置的制造方法，还包含在形成该栅极介电层之前，形成一界面层于该氟钝化表面上，该界面层的厚度小于约 lnm，且具有氧化硅的介电常数。
9.一种半导体装置，包括 一包含氟钝化表面的基材；一界面层，位于该氟钝化表面上，该界面层的厚度小于约Inm ； 一栅极介电层，位于该界面层上，且该栅极介电层的介电常数高于该界面层；以及 一金属栅极电极，位于该栅极介电层上。
10.如权利要求9所述的半导体装置，其中该氟钝化表面包含原子浓度大于2%的氟。
11.如权利要求9所述的半导体装置，其中该栅极介电层的厚度介于约Inm至3nm。
全文摘要
本发明提供半导体装置及其制造方法，具体地，提供制造IC装置的氟钝化方法及装置。在一实施例中，一种半导体装置的制造方法，包含提供一基材及以氢氟酸及醇类的混合物钝化此基材的一表面，以形成一氟钝化表面。此方法还包含形成一栅极介电层于此氟钝化表面上，及接着形成一金属栅极电极于此栅极介电层上。另外，本发明也揭示以此方法制造的半导体装置。本发明的优点是在无需牺牲栅极氧化层的整体厚度或介电常数的前提下降低漏电流。
文档编号H01L29/78GK102129979SQ20101018340
公开日2011年7月20日 申请日期2010年5月18日 优先权日2010年1月14日
发明者姚亮吉, 官大明, 许俊豪 申请人:台湾积体电路制造股份有限公司