专利名称：一种改善绝缘衬底上纳米阵列结构器件制作的方法
技术领域：
本发明涉及半导体工艺领域，尤其涉及半导体纳米阵列结构器件(如太阳能电池、LED、光电探测器、激光器等)的制作工艺。
背景技术：
随着半导体技术的不断发展，工艺加工水平的不断提高，纳米尺度的器件受到普 遍的重视，包括以纳米阵列结构为基础的太阳能电池、LED、光电探测器、激光器等。与薄膜器件相比，纳米阵列结构的器件有许多优点。采用纳米阵列结构，能增大器 件的表面积，释放应力，减少晶格失配、终止位错。此外，对于LED，采用纳米阵列结构，能有 效提高出光效率，从而提高光输出功率；而对于太阳能电池、光电探测器等，利用纳米阵列 结构能减少反射，增强光吸收，提高效率或响应度。半导体表面常见的纳米阵列结构包括纳米点、纳米柱、纳米孔阵列等，可通过自下 而上(如直接生长)或者自上而下(如光刻、刻蚀)的方式形成。有多种方法可形成刻蚀 所需的微结构掩模，如在半导体薄膜表面旋涂纳米球、金属退火、光刻、阳极氧化、化学腐蚀 等。基于以上形成的纳米阵列结构，可制作纳米阵列结构半导体器件。目前传统的垂直排列纳米阵列结构器件的制作工艺包括(a)制作微结构掩模 层，刻蚀形成绝缘衬底204之上的纳米阵列结构205，其中该纳米阵列结构205包括顶层的 ρ型(n型)半导体201、中间的有源层202及底层的η型(ρ型)半导体203 ； (b)对纳米阵 列结构进行填充，使其平面化；(c)淀积及刻蚀电流扩展层；(d)台面刻蚀，暴露出η区(或 P区)；(e)淀积金属，制作η/ρ电极。按此工艺，在样品的整个表面刻蚀了纳米阵列结构，然 后通过台面刻蚀刻出η(或P)电极区。由于表面纳米阵列结构的存在，干法刻蚀后η(或P) 电极区表面存在尖峰状凸起(如图1、图2a至图2c所示)。这些凸起一方面不利于后续的 金属电极的淀积，降低了附着力；另一方面，若器件的制作工艺流程中还有晶片键合、镀Ag 镜等后续工艺，表面凸起的存在将不利于这些工艺的进行。
发明内容
本发明的目的在于提供一种改善绝缘衬底上纳米阵列结构器件制作的方法，消 除传统工艺在台面刻蚀后下台面电极区的表面粗糙。本发明的上述目的，实现的技术方案是一种改善绝缘衬底上纳米阵列结构器件制作的方法，其特征在于包括步骤(1)、 对绝缘衬底上的半导体器件光刻并进行第一次台面刻蚀，形成一阶梯状的样品结构；(2)、 在阶梯上方的台面制作微结构掩模层；(3)、进行第二次台面刻蚀，同时刻蚀形成纳米阵列 结构。进一步地，前述一种改善绝缘衬底上纳米阵列结构器件制作的方法，其中步骤(1) 为在绝缘衬底上的半导体器件样品表面旋涂光刻胶，光刻，得到台面刻蚀的掩模；并以光刻 胶为掩模进行第一次台面刻蚀。根据具体的半导体器件材料，可以采用干法或者湿法刻蚀。
进一步地，前述一种改善绝缘衬底上纳米阵列结构器件制作的方法，其中微结构 掩模层仅制于上台面，其可选的形式至少包括纳米球、纳米柱或纳米孔阵列之一。进一步地，前述一种改善绝缘衬底上纳米阵列结构器件制作的方法，其中第二次 台面刻蚀的深度与纳米阵列结构的深度相一致，而两次台面刻蚀深度之和大于半导体器件 表面P型层或n型层和有源层的厚度之和，以使半导体器件露出n型层或p型层。进一步地，前述一种改善绝缘衬底上纳米阵列结构器件制作的方法，其中绝缘衬 底至少包括玻璃、蓝宝石和S0I硅片；而且绝缘衬底上的半导体器件至少包括可选的太阳 能电池、发光二极管、光电探测器和激光器之一。实施本发明的技术方案，相较于传统工艺其显著的优点在于本发明通过两步刻蚀来形成n区(或p区)的台面，由于仅在上台面制作微结构 掩模，可以避免刻蚀过程中下台面的电极区产生粗糙的尖峰状凸起，方法简单快捷，普适性 强。通过电极区粗糙度的改善，可以增强后续淀积的金属电极的附着，使之不易剥落，提高 器件的可靠性，同时也便于后续其它工艺(如键合等)的进行。
图1是传统工艺制作的纳米阵列结构器件的台面示意图；图2a是绝缘衬底上外延生长的半导体器件结构示意图；图2b是典型的纳米阵列结构示意图；图2c为纳米阵列结构的放大示意图；图3是由本发明方法制得的纳米阵列结构器件的台面示意图。
具体实施例方式为使本发明一种改善绝缘衬底上纳米阵列结构器件制作的方法更易于理解其实 质性特点及其所具的实用性，下面便结合附图对本发明若干具体实施例作进一步的详细说 明。但以下关于实施例的描述及说明对本发明保护范围不构成任何限制。在蓝宝石衬底204上外延生长InGaN/GaN LED结构，其中有源层202为i-InGaN 多量子阱；当然该蓝宝石衬底204之上的半导体器件还可选包括太阳能电池、光电探测器 和激光器等。本发明提供的改善绝缘衬底上纳米阵列结构器件制作的方法，制作工艺包括 以下主要步骤(1)光刻，第一次台面刻蚀；在100°C干燥20分钟，去除样品表面吸附的水汽；在4000转/分的转速下涂胶；热 板上100°c前烘90秒，使胶中大部分溶剂挥发；用硬接触模式曝光3秒；在显影液(2. 38% TMAH)中显影20秒，得到厚度约为1.2i!m的光刻胶掩模。将样品转移到ICP刻蚀真空室，抽真空并通入工艺气体，该工艺气体包含有Cl2和 BC13，其中Cl2的流量为10 80sccm，BC13的流量为10 25sccm，气压保持在7 lOmTorr， 稳定30秒钟后采用500 1000W/150 300W的上/下电极功率进行GaN/InGaN的刻蚀， 然后用等离子体去胶机或丙酮溶液去胶。(2)在上台面制作微结构掩模层；将衬底放入等离子体增强化学气相淀积(PECVD)真空室，使衬底升温至300 350°C并保持稳定，同时去除衬底中残留的水汽。抽真空并通入工艺气体，该工艺气体包含 有SiH4、N20和N2，其中，SiH4的流量为4sccm，N20的流量为710sccm，N2的流量为180sccm，气 压保持在2Torr，稳定30秒钟后采用20W的射频功率起辉，在衬底上开始淀积厚度为300nm
的二氧化硅薄膜。光刻，用等离子体去胶机去除光刻胶底膜，然后将样品放入电子束蒸发设备，淀积 8 15nm的Ni，剥离去胶。850°C下退火40 60秒，在GaN上台面形成直径约100 300nm 的Ni球。接着以Ni球为掩模，进行Si02的反应离子刻蚀。抽真空并通入工艺气体，该工艺 气体包含有SF6，CHF3和He，气压保持在1. 85Torr，稳定30秒钟后采用200W的射频功率进 行二氧化硅的刻蚀，整个刻蚀过程衬底温度约20°C。刻蚀3分钟，在上台面形成300nm的 Si02纳米柱，下台面的Si02被完全刻蚀。(3)第二次台面刻蚀，同时制作纳米阵列结构。以Ni球和Si02为掩模，进行InGaN/GaN的第二次台面刻蚀，条件类似步骤⑴，然 后用B0E去除Si02和Ni球，得到GaN纳米柱阵列。此次刻蚀后上台面形成InGaN/GaN纳 米阵列结构，下台面形成平整的n(p)型半导体203表面，如图3所示。第二次台面刻蚀的 深度即所需要的纳米阵列结构的深度，两次刻蚀深度之和应大于表面P(n)型半导体201层 和有源层的厚度之和，使之暴露出n(p)型半导体203，以制作金属电极。以上仅是本发明众多具体应用范例中的颇具代表性的一个实施例，对本发明的保 护范围不构成任何限制。凡采用等同变换或是等效替换而形成的技术方案，均落在本发明 权利保护范围之内。
权利要求
一种改善绝缘衬底上纳米阵列结构器件制作的方法，其特征在于包括步骤(1)、对绝缘衬底上的半导体器件光刻并进行第一次台面刻蚀，形成一阶梯状的样品结构；(2)、在阶梯上方的台面制作微结构掩模层；(3)、进行第二次台面刻蚀，同时刻蚀形成纳米阵列结构。
2.根据权利要求1所述的一种改善绝缘衬底上纳米阵列结构器件制作的方法，其特征 在于所述微结构掩模层仅制于上台面。
3.根据权利要求1或2所述的一种改善绝缘衬底上纳米阵列结构器件制作的方法，其 特征在于所述微结构掩模层形式至少包括纳米球、纳米柱或纳米孔阵列之一。
4.根据权利要求1所述的一种改善绝缘衬底上纳米阵列结构器件制作的方法，其特征 在于所述第二次台面刻蚀的深度与纳米阵列结构的深度相一致，而两次台面刻蚀深度之 和大于半导体器件表面P型层或η型层和有源层的厚度之和，以使半导体器件露出η型层 或P型层。
5.根据权利要求1所述的一种改善绝缘衬底上纳米阵列结构器件制作的方法，其特征 在于所述绝缘衬底至少包括玻璃、蓝宝石和SOI硅片。
6.根据权利要求1所述的一种改善绝缘衬底上纳米阵列结构器件制作的方法，其特征 在于所述绝缘衬底上的半导体器件至少包括太阳能电池、发光二极管、光电探测器和激光器。
全文摘要
本发明揭示了一种改善绝缘衬底上纳米阵列结构器件制作的方法，其特征在于包括步骤先对绝缘衬底上的半导体器件光刻并进行第一次台面刻蚀，形成一阶梯状的样品结构；再在阶梯上方的台面制作微结构掩模层；继而进行第二次台面刻蚀，同时刻蚀形成纳米阵列结构。本发明通过两步刻蚀来形成n区(或p区)的台面，由于仅在相对偏高的上台面制作微结构掩模，可以避免刻蚀过程中下台面的电极区产生粗糙的尖峰状凸起，方法简单快捷，普适性强。通过电极区粗糙度的改善，可以增强后续淀积的金属电极的附着，使之不易剥落，提高器件的可靠性，同时也便于后续其它工艺(如键合等)的进行。
文档编号H01S5/00GK101863452SQ201010196480
公开日2010年10月20日 申请日期2010年6月10日 优先权日2010年6月10日
发明者唐龙娟, 杨辉, 郑新和 申请人:中国科学院苏州纳米技术与纳米仿生研究所