专利名称：一种制备悬空应变材料的方法
技术领域：
本发明涉及一种制备悬空应变材料的方法，属于微电子与固体电子学领域。
背景技术：
传统的应变材料制备是首先提供一层衬底材料，接着在衬底材料表面外延不同晶 格常数的材料1，然后进行退火工艺，使得外延层1中的应力得以释放，最后在释放的外延 层上重新外延另一种晶体材料2，如果外延层2的晶格常数大于衬底材料，得到的应变材料 就具有张应力；如果外延层2的晶格常数小于衬底材料，得到的应变材料就具有压应力。然 而，由于受到衬底材料的束缚，在外延层1应力释放的过程中，晶体中产生的穿透位错密度 很高，从而进一步影响应变外延层2中材料的晶体质量。当前，绝缘体上应变硅材料一般分成两种，一种是应变硅材料直接结合到硅衬底 的绝缘层上，形成sSi/Si02/Si的三明治结构(sSOI)；另一种是应变硅和绝缘层之间还有 一层SiGe层，形成sSi/SiGe/Si02/Si的四层结构(SGOI)。sSOI中张应力的存在有利于提 高电子迁移率，但是对空穴迁移率的提升作用并不明显，而SGOI作为一种双沟道材料，由 于应变硅层中的张应力和SiGe层中的压应力的共同作用，材料中的电子和空穴迁移率同 时得到提高。本专利设计一种制备悬空应变材料的制备方法，制备出的悬空应变材料应力无释 放，晶体质量好。随着半导体技术的发展，单纯依靠硅材料已经无法制备出足够高速，低功耗的晶 体管。制备更小尺寸、更高性能的器件一直是半导体工业发展的目标和方向，从90nm工艺 开始，应变硅(sSi)技术和绝缘体上硅(SOI)技术成为推动摩尔定律的两大利器。现在结 合了应变硅和SOI技术的绝缘体上应变硅技术受到了业界科技人员的日益重视，它被认为 是下一代CMOS工艺的优选衬底材料之一。本发明拟从使应变材料悬空的思维，提供一种制备悬空应变材料的方法，使所制 得的应变材料从根本上避免了上述由于外延层1在应力释放中受衬底材料晶格常数的影 响，从而进一步提高应变层材料的质量。
发明内容
本发明的目的在于提供一种制备悬空应变材料的制备，使制备出的悬空材料不存 在应力释放，也就是说制备出悬空应变材料应力无释放，从而使晶体质量提高。具体地说， 本发明提供的制备方法，包括以下各步骤1、提供一层半导体衬底材料，要求具有各向异性腐蚀特性，例如硅、锗或SOI (绝 缘体上硅)等；2、在步骤1所述的半导体材料上外延生长一层晶格常数比衬底材料大的晶体材 料，要求生长的晶体材料层的厚度在临界厚度之内，以保证生长的晶体材料内没有位错产 生，例如生长的SihGex锗硅材料中的锗含量χ的质量百分含量为小于或等于25%，厚度不超过200nm ；3、在衬底材料底部上涂光刻胶，曝光刻蚀出如图示的图形4、对衬底材料进行湿法刻蚀，放入到KOH或TMAH等溶液，刻蚀到锗硅晶体材料处
自动停止5、将所得材料进行退火工艺，使晶体材料中应力完全释放，退火温度 300-1000°C，退火时间10-60分钟；6、接着在图形上淀积一晶体层，如果沉积的晶格常数大于晶体材料的晶格常数， 则沉积晶体层中的应力为压应力，反之为张应力；7、腐蚀移除晶体材料，可得到悬空的应变材料。由此可见，本发明提供的制备悬空应变材料的方法，只使用湿法刻蚀和常用外延 生长方法，使制备出的悬空应变层避免了起先生长的外延层1在应力释放中受衬底材料晶 格常数的影响，从而进一步提高了后来重新外延的另一种晶体材料的质量。
图1为本发明提供的制备悬空应变材料的工艺流程；图中a)半导体衬底材料；b)在衬底材料11上外延生长锗硅材料12 ；c)曝光刻 蚀；d)退火，使锗硅材料12的应力完全释放；e)在锗硅材料上外延沉积晶体层13 ；f)腐蚀 移除锗硅材料，使晶体层13成悬空结构。
具体实施例方式下面通过具体实施例的描述，以进一步说明本发明，但本发明决非仅局限于实施 例。本实施例提供一种制备悬空应变材料的制备方法，制备出的悬空应变材料应力无 释放，晶体质量好。具体步骤是1、先选取一层半导体衬底材料11，要求具有各向异性腐蚀特性，例如硅、锗、SOI 等(图la)；2、在半导体材料上外延生长一层晶格常数比衬底材料大的晶体材料12，要求生长 的晶体材料12在临界厚度之内，以保证12材料内没有位错产生，例如常用的晶体材料12 为结构通式为SihGex的锗硅材料，12材料为锗质量百分含量为25%的硅锗材料，厚度不超 过 200nm(图 lb)；3、在衬底材料11材料底部上涂光刻胶，曝光刻蚀出如图Ic的图形；4、对衬底材料11进行湿法刻蚀，放入到KOH或TMAH等溶液，刻蚀到晶体材料12 处自动停止；5、将所得材料进行退火工艺，使材料12应力完全释放。退火温度300-1000°C，时 间为10-60分钟；6、在步骤5所得的图形上淀积外延晶体层13，如果外延晶体层13的晶格常数大于 锗硅晶体层12的晶格常数，则外延晶体层13层中的应力为压应力，反之为张应力；7、腐蚀移除晶体材料12，从而得到悬空的应变材料13。
权利要求
一种制备悬空应变材料的方法，其特征在于制备的步骤是a)提供一层具有各向异性腐蚀特性的半导体衬底材料；b)在步骤a所述的半导体材料上外延生长一层晶格常数比衬底材料大的晶体材料，外延的晶体材料层的厚度控制在临界厚度之内，以使外延的晶体材料内没有位错产生；c)在衬底材料底部上涂光刻胶，曝光刻蚀出所需的图形；d)对衬底材料进行湿法刻蚀，放入到KOH或TMAH溶液中，刻蚀到外延的晶体材料处自动停止；e)将步骤d所得材料进行退火工艺，使外延晶体材料中应力完全释放；退火温度为300 1000℃；f)退火后在图形上外延淀积晶体层，使晶体层受压应力或张应力；g)腐蚀移除晶体材料，从而制得悬空的应变材料。
2.按权利要求1所述的方法，其特征在于步骤a所述的半导体衬底材料为硅、锗或SOI。
3.按权利要求1所述的方法，其特征在于步骤b外延的晶体材料层为锗硅，结构通式为 SihGex，其中χ的质量百分数为小于25%。
4.按权利要求3所述的方法，其特征在于锗硅晶体材料层的临界厚度小于200nm。
5.按权利要求1所述的方法，其特征在于步骤e退火时间为10-60分钟。
6.按权利要求1所述的方法，其特征在于步骤f中退火后外延淀积的晶体材料的晶格 常数大于晶体材料的晶格常数，则外延沉积的晶体层中的应力为压应力，反之为张应力。
全文摘要
本发明涉及一种制备悬空应变材料的方法，其特征在于制备的步骤是a)提供一层具有各向异性腐蚀特性的半导体衬底材料；b)在步骤a所述的半导体材料上外延生长一层晶格常数比衬底材料大的晶体材料，外延的晶体材料层的厚度控制在临界厚度之内；c)接着在衬底材料底部上涂光刻胶，曝光刻蚀出所需的图形；d)对衬底材料进行湿法刻蚀，放入到KOH或TMAH溶液中，刻蚀到外延的晶体材料处自动停止；e)将步骤d所得材料进行退火工艺，使外延晶体材料中应力完全释放；退火温度为300-1000℃；f)退火后在图形上外延淀积晶体层，使晶体层受压应力或张应力；g)腐蚀移除晶体材料，从而制得悬空的应变材料，制备出的悬空材料中不存在应力释放，也即制备出的悬空材料无应力释放。
文档编号H01L21/20GK101958238SQ20101022319
公开日2011年1月26日 申请日期2010年7月9日 优先权日2010年7月9日
发明者张波, 张苗, 武爱民, 王曦, 薛忠营, 魏星 申请人:中国科学院上海微系统与信息技术研究所;上海新傲科技股份有限公司