专利名称：半导体器件结构及其制造方法
技术领域：
本发明涉及半导体制造领域，尤其涉及一种具有高精度栅电极线切口的半导体器件结构及其制造方法。
背景技术：
随着半导体技术的发展，半导体器件的尺寸不断减小，集成电路的集成度不断提高，因而对半导体器件结构的制造工艺要求也越来越高。在栅电极的形成工艺中，随着器件之间的间隔(Pitch)越来越小，尤其是在45nm技术代及以下，栅电极的刻蚀工艺已经成为半导体界需要共同努力的一个重要方向。现有技术中常常采用双掩膜光刻技术来实现栅电极的刻蚀。图Ia和图Ib所示为现有技术中一种栅电极的形成方法。其中，100为在半导体衬底上形成的有源区。具体地，首选在形成了有源区以及其他必要处理后的整个半导体衬底上形成一栅电极材料层， 接着在栅电极材料层上涂覆光刻胶，并将光刻胶图案化为将要形成的栅电极线的形状，接着以图案化后的光刻胶为掩膜刻蚀栅电极材料层以形成图Ia所示的栅电极线200 ；然后如图Ib所示应用第二次掩膜板进行第二次光刻以形成栅电极线切口 300 ；接着在后续的工艺中，需要在栅电极外侧形成侧墙，因此在栅电极切口 300中填充了侧墙的绝缘材料，从而能够将栅电极之间进行电隔离。但是，在上述工艺中，第二次光刻中形成的栅电极之间的切口很小，形成侧墙时， 绝缘材料难以填充到切口中，在后续工艺中(例如进行离子注入等工艺)很容易造成栅电极之间的短路。并且在这种掩膜光刻技术中，精确度要求极高，从而增加了 OPC(Optical Proximity Correction，光学临近效应校正)的难度；45nm技术代及以下的工艺中这种方法已经难以满足栅极掩膜成像及刻蚀精度的要求。因此有必要提出一种更为先进的栅电极形成技术来解决上述问题。
发明内容
本发明的目的旨在至少解决上述技术问题，特别是提出一种具有高精度的栅电极线切口的半导体器件结构及其制造方法。为达到上述目的，根据本发明的一个方面，提出了一种半导体器件结构的制造方法，包括以下步骤提供半导体衬底；在半导体衬底上形成栅电极线；在栅电极线外侧形成侧墙；在栅电极线两侧的半导体衬底上形成源/漏区；在栅电极线或源/漏区上形成接触孔；其中，在侧墙形成后至半导体器件结构的前道工艺完成之前，将栅电极线进行切割以形成电隔离的栅电极。优选地，将栅电极线进行切割的方法可以包括采用反应离子刻蚀或激光切割刻蚀对栅电极线进行切割。优选地，如果半导体衬底上形成有浅沟槽隔离，则将栅电极线进行切割时切割的位置位于浅沟槽隔离的上方。本发明的一个实施例优选的栅电极线切割的时间为，在半导体衬底上形成层间介质层之前。在这个实施例中，在切割栅电极线之后则形成接触孔，具体的步骤可以包括在整个半导体器件结构上形成层间介质层，其中，层间介质层将所隔离的栅电极之间进行填充；接着刻蚀层间介质层以在栅极或源/漏区上形成接触孔。在本发明的另一个实施例中，还可以采用分别形成上、下接触孔的方法，包括首先形成第一层间介质层；刻蚀第一层间介质层以在源/漏区上形成下接触孔；然后形成第二层间介质层；刻蚀第二层间介质层以在栅电极线或源/漏区上形成上接触孔；其中，在源 /漏区上的下接触孔与上接触孔对齐，从而形成完整的接触孔。在形成下接触孔之后进行栅电极线的切割。在本发明的一个实施例中，在形成源/漏区后，该方法还包括进行替代栅工艺，包括将栅电极线去除以在侧墙内壁形成开口，接着在开口内形成替代栅电极线。或者，在本发明的一个实施例中，在形成侧墙后，即进行栅电极线的切割以形成隔离的栅电极；在这个方法中也可以进行替代栅工艺，包括在形成源/漏区后，将栅电极去除以在侧墙内壁形成开口以及在开口内形成替代栅电极。根据本发明的另一方面，提出了一种半导体器件结构，包括半导体衬底；至少两个栅电极，形成于所述半导体衬底上并沿栅宽的方向排列；侧墙，仅形成于所述栅电极的两侧，且沿栅宽的方向上，所述侧墙的端部与所述栅电极的端部相齐；源/漏区，形成于所述半导体衬底上且位于所述栅电极的两侧；其中，沿栅宽的方向上，相邻的栅电极之间填充有介质材料以形成栅电极之间的电隔离。优选地，平行于栅宽方向上，相邻栅电极之间的距离为1 lOnm。优选地，在侧墙的材料与介质材料相同的情况下，半导体器件结构还包括在介质材料与侧墙之间形成的界面层。例如侧墙的材料与介质材料可以包括氮化物、氧化物或含碳氧化物，界面层可以包括SiO2。优选地，界面层的厚度小于或等于lnm。优选地，在侧墙的材料与介质材料不同的情况下，介质材料可以包括Si02、SiOF、SiCOH、SiO、SiCO、SiCON、Si0N、PSG、BPSG 中的任一种或多种的组合。本发明实施例的半导体器件结构及其制造方法，即在光刻形成栅电极线之后不立即切割栅电极线以隔离栅电极，而是在栅电极线的侧墙形成以后以及半导体器件结构的前道工艺完成之前再切割栅电极线以形成电隔离栅电极线切口。利用该方法制造的半导体器件结构，具备明显提升的栅电极线切口精度以及优化的栅电极侧墙剖面形状。由于是在侧墙形成之后的工艺中才进行栅电极线的切割，因此在后续工艺中能够在很大程度上避免栅电极之间的短路，并且切口可以更小。本发明实施例的栅电极线切割可以采用反应离子刻蚀或激光切割刻蚀，从而无需采用要求很高的0PC，简化了工艺流程。本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，本发明的附图是示意性的，因此并没有按比例绘制。其中图la、lb为现有技术中一种栅电极刻蚀方法示意图；图2-10b为根据本发明实施例的半导体器件结构的制造方法的流程中各步骤对应的结构剖面图；图11-12为本发明另一实施例的半导体器件结构的制造方法的流程中各步骤对应的结构剖面图。
具体实施例方式下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之 “上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。图2-10b示出了根据本发明的实施例制造半导体器件结构流程中各步骤对应的结构剖面图。以下将结合图2-10b对本发明的实施例半导体器件结构的制造方法以及得到的半导体器件结构进行详细说明。首先，如图2所示，提供半导体衬底1000。衬底1000可以包括任何适合的半导体衬底材料，具体可以是但不限于硅、锗、锗化硅、SOI (绝缘体上硅)、碳化硅、砷化镓或者任何ΙΙΙ/ν族化合物半导体等。根据现有技术公知的设计要求(例如P型衬底或者η型衬底)，半导体衬底1000可以包括各种掺杂配置。此外，半导体衬底1000可以可选地包括外延层，可以被应力改变以增强性能。如图2所示，假设在半导体衬底1000上已经形成有有源区1001。如图3所示，可以在半导体衬底1000上淀积栅介质层1002，栅介质层1002可以是普通的SiO2,或者是高k栅介质材料，例如是Hf02、HfSiO、HfSiON、HfTaO, HfTiO, HfZrO, A1203、Lei203、&02、LaAW等中的任一种或多种的组合，可以根据需要选择。如图3所示，接着在栅介质层1002上形成栅电极材料层1003，可以采用常规的导电材料沉积方法，如PVD (Kiysical Vapor D印osition (物理气相淀积)，包括蒸发、溅射、电子束等)、CVD (Chemical Vapor D印osition，化学气相淀积)、电镀或其他合适的方法。栅电极材料层1003可以是单独的一层多晶硅，或者是由下面一层金属材料和上面一层多晶硅材料组成。其中，金属材料可以是Ti、Co、Ni、Al、W或合金等。对于本发明来说，栅电极材料的组成不影响本发明的实现。接着在栅电极材料层1003上涂覆光刻胶，并根据要形成的栅电极线的图案，对光刻胶进行图案化。以图案化后的光刻胶为掩膜，对栅电极材料层1003进行刻蚀，从而形成如图4所示的栅电极线1004。进一步地将留在栅电极线1004上的光刻胶去除。在常规的方法中，此时，需要进一步将栅电极线如图Ib所示进行横向刻蚀，但本发明的实施例不这么做。接着，在栅电极线的两侧进行轻掺杂以形成源/漏延伸区，或者进一步采用晕环注入形成Halo区。这些工艺为常规技术，为了简便起见，在附图中没有示出。然后，如图5所示，在栅极线1004的两侧形成侧墙1005。具体的方法可以是，在整个半导体器件结构上淀积一层10 40nm厚的Si3N4，接着采用RIE (反应离子刻蚀)对该 Si3N4进行处理，直至形成侧墙1005。最终刻蚀形成的侧墙形状可以与图5和图6所示不同，附图中仅是作为示意。其中侧墙的材料还可以是Si02、Si0N等，以及其它的低k介质材料等，例如可以是SiOF、SiCOH、SiO、SiCO、SiCON等材料。侧墙可以有不止一层。接着在栅电极线的两侧进行重掺杂以及快速退火激活杂质以形成源/漏区1007。图6为沿图5中AA，方向上的剖视图。为了减小接触电阻可以在栅电极线1004以及源/漏区1007上形成金属硅化物接触。具体地，先在整个半导体器件结构上淀积一层金属Ni、Cu或W，接着退火以形成金属硅化物接触。金属硅化物接触未在附图中示出。在本发明的实施例中，此时，可以进行替代栅工艺处理。即，如图7所示，可以去除栅电极线1004，以在侧墙1005内壁之间形成开口 1008，接着可以在开口 1008内重新淀积栅电极金属。或者，可以进一步将栅介质层1002也去除，并重新淀积一层替代栅介质层和替代栅电极金属。优选地，在形成金属硅化物接触之后进行栅电极线1004的切割。切割的方法是， 采用RIE或激光切割刻蚀对栅电极线1004进行切割以形成栅电极线的隔离。如图8所示， 这时可以在栅电极线1004上形成平行切口 1007，平行切口的宽度可以为1 lOnm，也可以完全根据需要确定切口的宽度。为了方便阅读，图8中只示出了三个切口，但在实际工艺中完全可以根据需要进行刻蚀，形成有需要的任意多个切口。通过这次切割，则形成了电隔离的栅电极1009。优选地，切割的位置位于半导体衬底上的STI (浅沟槽隔离)的上方，向下切至浅沟槽隔离的顶部。可选地，对于本发明的实施例，还可以在形成金属硅化物之前进行栅电极线的切割。切割之后，再形成金属硅化物。由于切割的位置位于STI上，因此淀积的金属不会同下方的STI内的氧化物反应，因此这些金属可以在后续工艺中选择性去除。在常规的工艺中，是在图4的栅电极线形成之后进行栅电极线的切割，但是在后续其他的工艺中，例如在侧墙的形成中，由于切口较小，侧墙的绝缘材料很不容易填充进去，很可能在后续的其他工艺中造成栅电极之间的短路。例如，在进行源/漏区的离子注入或者形成金属硅化物时，很可能导致栅电极之间短路。但是在本发明中，在金属硅化物形成之后进行栅极线的切割，在后续的工艺中将填充绝缘介质，能够有效防止相邻的栅电极之间短路。即使将切口切得很小，也能够有效达到栅电极之间的电隔离要求。本方法避免了高精度的掩膜和OPC的要求，简化了工艺。接着，在整个半导体衬底上淀积层间介质层(ILD)，层间介质层的材料可以包括SiO2, Si3N4, SiOF, SiCOH, SiO、SiCO, SiCON、SiON、PSG、BPSG 中的任一种或多种的组合。如图9所示，形成层间介质层的介质材料1008在覆盖整个半导体器件结构的同时也将平行切口 1007进行填充，从而将栅电极1009进行隔离。如图10a、10b为图9中的侧墙与介质材料之间的接触界面放大示意图。如图IOa 所示，如果侧墙1005的材料与后面填充的介质材料1008相同，则工艺过程中在介质材料 1008与栅电极线1004及其侧墙1005之间会形成界面层1010。例如，侧墙的材料是Si3N4，介质材料也是Si3N4，则会在介质材料与侧墙之间形成界面层1010，在这种情况下界面层1010 为 SiO20然后在层间介质层内形成接触孔，并在接触孔中形成金属塞以完成半导体器件结构的前端工艺制造。至此就完成了根据本发明一个实施例得到的半导体器件结构。如图9所示，该半导体器件结构包括半导体衬底1000 ；至少两个栅电极1009，形成于半导体衬底1000上并沿栅宽的方向排列；侧墙1005，仅形成于栅电极1009的两侧，且沿栅宽的方向上，侧墙1005 的端部与栅电极1009的端部相齐；源/漏区，形成于半导体衬底1000上且位于栅电极1009 的两侧；其中，沿栅宽的方向上，相邻的栅电极1009之间填充有介质材料1008以形成栅电极1009之间的电隔离。优选地，平行于栅宽方向上，相邻栅电极之间的距离为1 10nm。以上所述中，沿图9中AA’的方向为平行于栅长的方向，则与AA’垂直的方向为平行于栅宽的方向。如图IOa所示，优选地，在侧墙1005的材料与介质材料1008相同的情况下，半导体器件结构还包括在介质材料1008与侧墙1005之间形成的界面层1010。例如侧墙1005 的材料与介质材料1008可以包括氮化物、氧化物或含碳氧化物，界面层可以包括Si02。优选地，界面层的厚度小于或等于lnm。优选地，在侧墙1005的材料与介质材料1008不同的情况下，形成介质材料1008 与栅电极和侧墙1005之间的界面如图IOb所示，介质材料可以包括Si02、SiOF, SiCOH、 SiO、SiCO、SiCON、SiON、PSG、BPSG中的任一种或多种的组合。在本发明的实施例半导体器件结构中，平行于栅宽的方向上，栅电极之间为平行切口，切口之间填充有介质材料，能够有效地将栅电极之间进行隔离，实现更好的器件性能。本发明实施例采用的栅电极线切割的方法能够大大减小导致光刻、刻蚀或OPC变得复杂的临近效应，使得栅电极更容易刻蚀，栅电极的宽度更容易控制。对于半导体工艺流程标准来说，本发明实施例采用的方法使得设计标准简化，能够进一步减小芯片尺寸。本发明的实施例还有利于45nm及以下的高k金属栅工艺。本发明实施例中栅电极线切割的方法也可以有效应用于有源区的图案化。图11-12为根据本发明的另一实施例制造半导体器件结构的方法中各步骤对应的结构剖面图。在形成如图6所示的结构之后，或者也可以在进行替代栅工艺之后，将接触孔分为下接触孔和上接触孔分别形成，并且在形成下接触孔之后进行栅电极线的切割。以下将结合图11-12详细说明根据本发明的实施例制造半导体器件结构的具体的步骤。如图11所示，在整个半导体器件结构上淀积层间介质层1011，可选地可将层间介质层1011磨平至栅电极线1004的顶部露出，例如可以采用CMP(化学机械抛光)。然后在层间介质层1011上形成下接触孔1012，并在其中填充导电材料，例如W等金属。再将整个半导体器件结构进行磨平处理，至栅电极线1004的顶部露出。这时，可如图8所示，进行栅电极线1004的切割，形成栅电极1009以及将栅电极 1009之间进行电隔离的平行切口 1007。如图12所示，在整个半导体器件结构上再淀积层间介质层1013，则此时层间介质层的介质材料能够将平行切口 1007进行填充。然后刻蚀层间介质层1013以在栅电极1009 上、以及下接触孔1012上形成上接触孔1014。可见，本发明的实施例，能够兼容替代栅技术，也能够兼容双接触孔形成方法。在双接触孔形成方法中，能够有效地防止栅电极之间短路，提高半导体器件的质量和性能。尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，应该知道本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
权利要求
1.一种半导体器件结构的制造方法，包括 提供半导体衬底；在所述半导体衬底上形成栅电极线； 在所述栅电极线外侧形成侧墙； 在所述栅电极线两侧的半导体衬底上形成源/漏区； 在所述栅电极线或源/漏区上形成接触孔；其中，在所述侧墙形成后至所述半导体器件结构的前道工艺完成之前，将所述栅电极线进行切割以形成电隔离的栅电极。
2.根据权利要求1所述的方法，将所述栅电极线进行切割包括采用反应离子刻蚀或激光切割刻蚀对所述栅电极线进行切割。
3.根据权利要求1所述的方法，如果所述半导体衬底上形成有浅沟槽隔离，则将所述栅电极线进行切割时切割的位置位于所述浅沟槽隔离的上方。
4.根据权利要求1所述的方法，相邻的所述栅电极之间的距离为1 lOnm。
5.根据权利要求1至4中任一项所述的方法，其中，在所述半导体衬底上形成层间介质层之前进行栅电极线的切割以形成电隔离的栅电极。
6.根据权利要求5所述的方法，所述形成接触孔包括在所述半导体衬底上形成层间介质层，其中，层间介质层将所述隔离的栅电极之间进行填充；以及刻蚀所述层间介质层以在所述栅电极或源/漏区上形成所述接触孔。
7.根据权利要求1至4中任一项所述的方法，其中，所述形成接触孔包括 形成第一层间介质层；刻蚀所述第一层间介质层以在所述源/漏区上形成下接触孔； 形成第二层间介质层；刻蚀所述第二层间介质层以在所述栅电极线或源/漏区上形成上接触孔； 其中，在所述源/漏区上，所述下接触孔与上接触孔对齐。
8.根据权利要求7所述的方法，其中，在形成下接触孔之后进行栅电极线的切割。
9.根据权利要求1至4中任一项所述的方法，其中，在形成源/漏区后，所述方法还包括将所述栅电极线去除以在所述侧墙内壁形成开口； 在所述开口内形成替代栅电极线。
10.根据权利要求1至4中任一项所述的方法，其中，在形成侧墙后，将栅电极线进行切割以形成电隔离的栅电极；所述方法还包括将所述栅电极去除以在所述侧墙内壁形成开口；以及在所述开口内形成替代栅电极。
11.一种半导体器件结构，包括 半导体衬底；至少两个栅电极，形成于所述半导体衬底上并沿栅宽的方向排列； 侧墙，仅形成于所述栅电极的两侧，且沿栅宽的方向上，所述侧墙的端部与所述栅电极的端部相齐；源/漏区，形成于所述半导体衬底上且位于所述栅电极的两侧； 其中，沿栅宽的方向上，相邻的栅电极之间填充有介质材料以形成栅电极之间的电隔1 O
12.根据权利要求11所述的半导体器件结构，其中在沿栅宽的方向上，相邻的所述栅电极之间的距离为1 10nm。
13.根据权利要求11所述的半导体器件结构，其中，在所述侧墙的材料与所述介质材料相同的情况下，所述半导体器件结构还包括在所述介质材料与所述侧墙之间形成的界面层。
14.根据权利要求13所述的半导体器件结构，其中，所述侧墙的材料与所述介质材料包括氮化物、氧化物或含碳氧化物，所述界面层包括Si02。
15.根据权利要求13所述的半导体器件结构，其中，所述界面层的厚度小于或等于Inm0
16.根据权利要求11至15中任一项所述的半导体器件结构，其中，在所述侧墙的材料与所述介质材料不同的情况下，所述介质材料包括Si02、SiOF, SiCOH、SiO、SiCO、SiCON、 SiON、PSG、BPSG中的任一种或多种的组合。
全文摘要
本发明提出一种半导体器件结构及其制造方法，涉及半导体制造领域。该方法包括提供半导体衬底；在所述半导体衬底上形成栅电极线；在所述栅电极线外侧形成侧墙；在所述栅电极线两侧的半导体衬底上形成源/漏区；在所述栅电极线或源/漏区上形成接触孔；其中，在所述侧墙形成后至所述半导体器件结构的前道工艺完成之前，将所述栅电极线进行切割以形成电隔离的栅电极。本发明的实施例适用于集成电路制造。
文档编号H01L21/8234GK102332431SQ20101023077
公开日2012年1月25日 申请日期2010年7月13日 优先权日2010年7月13日
发明者梁擎擎, 钟汇才 申请人:中国科学院微电子研究所