专利名称：半导体装置及制造方法
技术领域：
本发明涉及一种半导体装置，特别是涉及一种使用衬垫层以防止金属导线受到伤 害半导体装置及制造方法。
背景技术：
在集成电路中的半导体装置的金属导线尺寸设计缩小至次微米范围后，例如铝铜 于约0.1微米，在制造过程中要保护金属导线(ML)的侧壁就变得十分困难。一种解决的方 法是在蚀刻金属导线工艺时使用大量的可形成聚合体的气体以保护金属导线(ML)的侧壁 不会受到伤害。然而，这种方式会使金属导线形成较宽的底部，且会影响到金属导线与接触 窗之间重叠的情形。相反地，为了留出金属导线与接触窗之间避免重叠的距离，使用有限的 可形成聚合体的气体无法有效地保护金属导线(ML)的侧壁免受蚀刻的伤害。
图1A-1C是传统方式使用有限的可形成聚合体的气体制造一半导体装置导线的 剖面示意图。在图IA中，堆叠结构1包括一氧化层10，一氮化钛/钛底阻障层20，一铝铜 导电层30，一氮化钛/钛顶阻障层40，一 TEOS层50，一底抗反射层60及一光阻层70。此 处，光阻层70已被图案化。
在图IB中，(图IA中)此堆叠结构1被蚀刻及处理，因此将TEOS层50图案化。 因此，(图IA中)此堆叠结构1被处理以形成被蚀刻的堆叠结构2。
在图IC中，(图IB中)的此被蚀刻的堆叠结构2被干蚀刻及处理，因此形成金属 导线结构3。此处，金属导线结构3包含多条金属导线，其由形成于氧化层12表面的多个沟 渠14所分隔，因此形成多个氮化钛/钛底阻障层22，铝铜导电层32，铝铜导电层32与氮化 钛/钛顶阻障层间的区域36，氮化钛/钛顶阻障层42，及TEOS覆盖层52。
如图IC中所示，在最后蚀刻过程中使用有限的可形成聚合体的气体，会在蚀刻氮 化钛/钛底阻障层20 (图IC中)时在铝铜导电层32较低部分处形成凹洞34。造成铝铜导 电层32被严重地损害。因此，每一铝铜导电层32在与相对应的氮化钛/钛底阻障层22的 界面上的结构较弱。
由此可见，上述现有的使用有限的可形成聚合体的气体制造半导体装置导线的方 法及所制造的半导体装置在产品结构、方法与使用上，显然仍存在有不便与缺陷，而亟待加 以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久 以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够 解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的半导体装置 及制造方法，以防止蚀刻过程中在导线上形成凹洞，并且可以留出金属导线与接触窗之间 避免重叠的距离，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。发明内容
本发明提供的实施例揭露了一种半导体装置及制造方法，所要解决的技术问题是 使其通过使用衬垫层来防止铝铜金属导线受到伤害，非常适于实用。
本发明采用以下技术方案。依据本发明提出的一种半导体装置制造方法，其包括 以下步骤提供一多层堆叠结构，该多层堆叠结构包含一绝缘基底层、一底阻障层、一导电 层及一顶阻障层；蚀刻该多层堆叠结构以提供多条金属导线；形成一衬垫层于被蚀刻的多 层堆叠结构的侧壁；以及移除一部分的衬垫层以形成自该绝缘基底层延伸的多条金属导线 结构。
本发明还可采用以下技术措施。
前述的半导体装置制造方法，其中形成该衬垫层的步骤包含沉积一厚度介于100 到200埃之间的氮化钛。
前述的半导体装置制造方法，其中蚀刻该多层堆叠结构的步骤包含在导电层与上 方覆盖的该顶阻障层之间的一界面形成一侧削区域。
前述的半导体装置制造方法，其中所述的金属导线的侧壁是倾斜的。本发明另外 再采用以下技术方案。依据本发明提出的一种半导体装置，其包括多个导线结构自一绝缘 基底层延伸，且每一该导线结构包含一底阻障层于该绝缘基底层之上、一导电层与一顶阻 障层，该导电层位于该底阻障层与该顶阻障层之间；以及一衬垫层位于该多个导线结构的 至少一部分的侧壁。
本发明还可采用以下技术措施。
前述的半导体装置，其中所述的衬垫层包含一厚度介于100到200埃之间的氮化钛。
前述的半导体装置，其中所述的衬垫层包含一第一厚度部分与一第二厚度部分， 该第一厚度部分位于一导线结构的该导电层与其上方的覆盖的该顶阻障层之间的一界面 的一侧削区域之上，该第二厚度部分，大致与介于该底阻障层与该导电层之间的一界面相 邻，其中所述的第一厚度部分的厚度是大于该第二厚度部分的厚度。
前述的半导体装置，其中该些导线结构的侧壁是倾斜的。
本发明另外还采用以下技术方案来实现。依据本发明提出的一种半导体装置，其 包括多个导线结构自一绝缘基底层延伸，且每一该导线结构包含一底阻障层、一导电层及 一顶阻障层，其中该多个导线结构是彼此电性隔离的；其中每一该导线结构中的该导电层 有倾斜侧面，而与该顶阻障层之间的一界面产生一侧削区域；以及一衬垫层形成于该侧削 区域。
本发明还可采用以下技术措施。
前述的半导体装置，其中所述的衬垫层包含一厚度介于100到200埃之间的氮化钛。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发 明的主要技术内容如下
为达到上述目的，本发明提供了一种半导体装置制造方法，包括提供一多层堆叠 结构，该多层堆叠结构包含一绝缘基底层、一底阻障层、一顶阻障层、及一介于该底阻障层 与顶阻障层之间的金属导电层，蚀刻该多层堆叠结构以形成多条金属导线，每一金属导线 自该底阻障层延伸且具有自所蚀刻的顶阻障层形成的一覆盖的顶阻障层，其中该底阻障层 是被部分蚀刻以在每一相邻金属导线间形成一连接区域，形成一衬垫层于被蚀刻的多层堆 叠结构上及裸露其间的连接区域，以及蚀刻该衬垫层且移除裸露的连接区域以形成多条金属导线结构。
另外，为达到上述目的，本发明还提供了一种半导体装置制造方法，包括完全蚀刻 通过一顶阻障层及一导电层而没有完全蚀刻位于该导电层下方的一底阻障层以形成自该 底阻障层延伸的多条金属导线，形成一衬垫层以完全覆盖该些金属导线且部分覆盖位于该 些金属导线之间的该底阻障层部分，在形成该衬垫层后，完全蚀刻通过该底阻障层以形成 多个底阻障层，其中该多个底阻障层中的每一个与该多条金属导线是一一对应。
借由上述技术方案，本发明半导体装置及制造方法至少具有下列优点及有益效 果本发明可以提供改善的结构强度以防止蚀刻时在金属导线形成凹洞，并且可以有效地 留出金属导线与接触窗之间避免重叠的距离。
综上所述，本发明是有关于一种半导体装置及制造方法，该制造方法，包括提供一 多层堆叠结构，该多层堆叠结构包含一绝缘基底层、一底阻障层、一顶阻障层、及一介于该 底阻障层与顶阻障层之间的导电层，蚀刻该多层堆叠结构以提供多条金属导线，每一该金 属导线自该底阻障层延伸且具有自所蚀刻的顶阻障层形成的一覆盖的顶阻障层，其中该底 阻障层是被部分蚀刻以在每一相邻金属导线间形成一连接区域，形成一衬垫层于被蚀刻的 多层堆叠结构上及裸露出连接区域，以及蚀刻该衬垫层且移除裸露的连接区域以形成多条 金属导线结构。本发明还提供了一种半导体装置。本发明在技术上有显著的进步，具有明 显的积极效果，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段， 而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够 更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
图1A-1C是传统方式使用有限的可形成聚合体的气体制造一半导体装置金属导 线的剖面示意图。
图2A-2D是本发明较佳实施例制造一半导体装置金属导线的一例示工艺方法的 剖面示意图。
区域
10、12 氧化层 20、22 氮化钛 34 凹洞钛底阻障层40、42:氮化钛/钛顶阻障层100 多层堆叠结构120、122 氮化钛/钛底阻障层126 底阻障层130,132 铝铜导电层140、142 氮化钛/钛预阻障层160 衬垫层164:衬垫层的较低部分 168a:第一厚度部分(较薄)14 沟渠30,32 铝铜导电层 36:导电层与氮化钛钛预阻障层间的50,52 =TEOS层 110,112 氧化层 124 连接区域 128 沟渠134 导线的第一蚀刻侧壁 150、152 =TEOS层 162 侧削区域 166 椎形侧壁结构 168b:第二厚度部分(较厚)具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合 附图及较佳实施例，对依据本发明提出的半导体装置及制造方法其具体实施方式
、方法、步 骤、特征及其功效，详细说明如后。
有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实 施例的详细说明中将可清楚呈现。通过具体实施方式
的说明，当可对本发明为达成预定目 的所采取的技术手段及功效获得一更加深入且具体的了解，然而所附图式仅是提供参考与 说明之用，并非用来对本发明加以限制。
现在请参阅图2A-2D所示，是本发明较佳实施例制造一半导体装置导线的一例示 工艺方法的剖面示意图。在图2A中，堆叠结构100包括一基底氧化层110，一氮化钛/钛底 阻障层120，一铝铜导电层130，一氮化钛/钛顶阻障层140，及一图案化的TEOS层150。
在图2B中，此堆叠结构100被蚀刻以形成暂时的导线结构200。举例而言，在等 离子体蚀刻工艺时使用有限的可形成聚合体的气体以产生导线结构200。此处，在此等离 子体蚀刻工艺时可以使用包括一个低的偏压功率约0-60瓦，BCl3气体流量约0-30SCCm，及 包含CHF3气体流量约0-20sCCm、N2气体流量约0-20sCCm的高分子气体流。因此，此暂时的 导线结构200包含定义出多条金属导线的多个沟渠，这些金属导线包括较低处的基底氧化 层112，图案化的氮化钛/钛底阻障层122，多个铝铜导电层132，图案化的氮化钛/钛顶阻 障层142，及多个TEOS覆盖层152。此处，显示蚀刻工艺后的结果，氮化钛/钛底阻障层120 只有部分被蚀刻以形成多个裸露的连接区域124于相邻的金属导线之间。此外，铝铜导电 层132的第一蚀刻端点部分的蚀刻侧壁134宽度是与蚀刻后氮化钛/钛底阻障层120的蚀 刻侧壁126宽度大致相当，而铝铜导电层132的第二蚀刻端点部分的蚀刻侧壁134被侧削 而相对于图案化的氮化钛/钛顶阻障层142和TEOS覆盖层152具有一侧削区域162。
在图2C中，一衬垫层160例如氮化钛，沉积于导线结构200之上。举例而言，氮化 钛具有一厚度范围介于100到200埃之间，且可以完整地覆盖TEOS覆盖层152、图案化的氮 化钛/钛顶阻障层142、铝铜导电层132和氮化钛/钛底阻障层120的一部分。如图所示， 衬垫层160覆盖侧削区域162且包括一终结于连接区域124的衬垫层的较低部分164。因 此，衬垫层160仅会使氮化钛/钛底阻障层122的连接区域IM裸露出来。
在图2D中，一干等离子体蚀刻被进行以形成导线结构300。此处，此蚀刻移除了 (图2C中)连接区域IM及一部分的基底氧化层112，以在金属导线之间提供沟渠128，因 此形成多个氮化钛/钛底阻障层126。此外，(图2C中)的衬垫层160被图案化以在沿着 铝铜导电层132的侧壁134提供一个倾斜的侧壁结构166。更进一步，此(图2C中)衬垫 层160的倾斜的椎形侧壁结构166在靠近侧削区域162提供一第一厚度部分168a及在靠 近铝铜导电层132和氮化钛/钛底阻障层126的界面提供一第二厚度部分168b。举例而 言，第一厚度部分168a与较小宽度的氮化钛/钛顶阻障层142大致对齐，而第二厚度部分 168b与较大宽度的氮化钛/钛底阻障层1 大致对齐。在某些状况下，或许期待第二厚度 部分168b大致为零，即，倾斜的椎形侧壁结构166终结于较大宽度的氮化钛/钛底阻障层 126。
其结果是，铝铜导电层132可以在其基底部分不形成凹洞。因此，此铝铜导电层132可以提供改善的结构强度以防止在最后蚀刻氮化钛/钛底阻障层120时形成凹洞，并且 可以有效地留出金属线与接触窗之间避免重叠的距离。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制， 虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术 人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修 饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质 对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种半导体装置制造方法，其特征在于其包括以下步骤提供一多层堆叠结构，该多层堆叠结构包含一绝缘基底层、一底阻障层、一导电层及一 顶阻障层；蚀刻该多层堆叠结构以提供多条金属导线；形成一衬垫层于被蚀刻的多层堆叠结构的侧壁；以及移除一部分的衬垫层以形成自该绝缘基底层延伸的多条金属导线结构。
2.根据权利要求1所述的半导体装置制造方法，其特征在于其中形成该衬垫层的步骤 包含沉积一厚度介于100到200埃之间的氮化钛。
3.根据权利要求1所述的半导体装置制造方法，其特征在于其中蚀刻该多层堆叠结构 的步骤包含在导电层与上方覆盖的该顶阻障层之间的一界面形成一侧削区域。
4.根据权利要求1所述的半导体装置制造方法，其特征在于其中所述的金属导线的侧 壁是倾斜的。
5.一种半导体装置，其特征在于其包括多个导线结构自一绝缘基底层延伸，且每一该导线结构包含一底阻障层于该绝缘基底 层之上、一导电层与一顶阻障层，该导电层位于该底阻障层与该顶阻障层之间；以及一衬垫层位于该多个导线结构的至少一部分的侧壁。
6.根据权利要求5所述的半导体装置，其特征在于其中所述的衬垫层包含一厚度介于 100到200埃之间的氮化钛。
7.根据权利要求5所述的半导体装置，其特征在于其中所述的衬垫层包含一第一厚 度部分与一第二厚度部分，该第一厚度部分位于一导线结构的该导电层与其上方的覆盖的 该顶阻障层之间的一界面的一侧削区域之上，该第二厚度部分，大致与介于该底阻障层与 该导电层之间的一界面相邻，其中所述的第一厚度部分的厚度是大于该第二厚度部分的厚 度。
8.根据权利要求5所述的半导体装置，其特征在于其中该些导线结构的侧壁是倾斜的。
9.一种半导体装置，其特征在于其包括多个导线结构自一绝缘基底层延伸，且每一该导线结构包含一底阻障层、一导电层及 一顶阻障层，其中该多个导线结构是彼此电性隔离的；其中每一该导线结构中的该导电层有倾斜侧面，而与该顶阻障层之间的一界面产生一 侧削区域；以及一衬垫层形成于该侧削区域。
10.根据权利要求9所述的半导体装置，其特征在于其中所述的衬垫层包含一厚度介 于100到200埃之间的氮化钛。
全文摘要
本发明是有关于一种半导体装置及制造方法。该制造方法，使用衬垫层以防止金属导线受到伤害，包括提供一多层堆叠结构，该多层堆叠结构包含一绝缘基底层、一底阻障层、一顶阻障层、及一介于底阻障层与顶阻障层之间的导电层，蚀刻该多层堆叠结构以提供多条金属导线，每一金属导线自底阻障层延伸且具有自所蚀刻的顶阻障层形成的一覆盖的顶阻障层，其中底阻障层被部分蚀刻以在每一相邻导电线间形成一连接区域，形成一衬垫层于被蚀刻的多层堆叠结构上及裸露出连接区域，及蚀刻衬垫层且移除裸露的连接区域以形成多条导线。本发明还提供了一种以衬垫层防止金属导线受到伤害的半导体装置。藉此，本发明可以通过使用衬垫层来防止金属导线受到伤害。
文档编号H01L23/52GK102034740SQ201010238249
公开日2011年4月27日 申请日期2010年7月26日 优先权日2009年9月30日
发明者余旭昇, 李鸿志, 韦国樑 申请人:旺宏电子股份有限公司