专利名称：Mosfet制造方法及mosfet的制作方法
技术领域：
本发明涉及半导体制造领域，尤其涉及一种MOSFET制造方法以及一种M0SFET。
背景技术：
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度。更大的数据存储量以及更多的功能，半导体晶片朝向更高的元件密度、高集成度方向发展，对其物理结构和制造工艺的要求也越来高。以 MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor，金属氧化物半导体场效应管)为例，现有的制造工艺通常包括以下几个步骤在半导体晶片的外延层表面上依次形成栅氧化层和多晶硅层；依次通过涂布光刻胶、在光刻胶上刻印栅区图形结构、多晶硅栅刻蚀、去除光刻胶等步骤在多晶硅表面形成栅区图形；采用离子注入和杂质推阱，形成体区；在体区中形成源区；生长介质层；在介质层中形成通向栅区、源区的接触孔； 进行金属连接线的局部互连完成金属化。如图1所示，为由现有制造工艺得到的一种常见的MOSFET的局部结构示意图，具体包括外延层101，多晶硅栅102，栅氧化层103，源区104 和体区105。通过对图1所示的MOSFET的局部结构示意图的研究，发明人发现该MOSFET中， 在其栅区的边缘位置，多晶硅栅102和源区104之间通常会存在空隙106，而理想情况下，空隙106应是栅氧化层。空隙106在后续气相淀积制程中，充当介质薄膜，气相淀积形成的介质氧化物填充空隙106区域，由于介质氧化物的导电强度要远弱于由热氧化形成的栅氧化物，因此栅区边缘的栅氧化层很可能会发生栅氧击穿现象，使MOSFET报废。
发明内容
为解决上述技术问题，本发明的目的在于提供一种MOSFET的制造方法和一种 MOSFET,以解决MOSFET栅区边缘的栅氧化层发生栅氧击穿现象的问题，从而提高MOSFET的使用寿命。为实现上述目的，本发明提供了如下技术方案一种MOSFET制造方法，包括在外延层表面上形成栅氧化层和多晶硅栅；在外延层表面内形成源区；进行源区氧化，在源区表面上多晶硅栅和源区之间的空隙中，形成氧化物。优选的，在外延层表面内形成源区之后，进行源区氧化之前，还包括将半导体晶片进行退火。优选的，源区表面上形成的氧化物厚度为栅氧化层厚度的1至3倍。优选的，半导体晶片进行退火时的温度为800 900摄氏度，退火持续时间为14 16分钟。优选的，采用热氧化生长工艺进行源区氧化，持续时间为14 16分钟。优选的，在源区形成之前，还包括在所述多晶硅栅两侧，通过离子注入和杂质推阱，形成体区；
所述源区形成于所述体区内。优选的，在形成栅氧化层和多晶硅层之前，还包括在半导体晶片的外延层表面上形成氧化物保护层；通过光刻工艺在氧化物保护层形成导电保护区域图形；在导电保护区域离子注入、杂质推阱，形成阱区；去除氧化物保护层。优选的，在去除氧化物保护层之后，还包括氧化半导体晶片的外延层表面；在外延层表面上的氧化物中光刻形成有源区图形；腐蚀去除外延层表面上的氧化物。优选的，在形成源区之后，还包括在半导体晶片外延层表面上形成介质层；在介质层中分别形成通向栅区、源区的接触孔；在所述接触孔进行金属化，得到栅极、源极；在半导体晶片衬底背面形成漏极。本发明还提供了一种M0SFET，包括外延层、形成于外延层表面内的源区、形成于外延层表面上的栅氧化层和多晶硅栅；在所述MOSFET的源区表面上，多晶硅栅和源区之间的空隙中，设置有采用热氧化生长工艺形成的氧化层。优选的，所述氧化层的厚度为栅氧化层厚度的1 3倍。本发明实施例所提供的技术方案的技术效果在于，MOSFET中，源区表面形成的氧化物填充了多晶硅栅边缘和源区之间的间隙，同时增加了栅区边缘的栅氧化层的厚度，因此，能够减小栅区边缘的栅氧化层被击穿的可能性，提高使MOSFET的使用寿命。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术中的MOSFET的局部结构示意图；图2为本发明实施例一提供的MOSFET的局部结构示意图；图3为本发明实施例二提供的MOSFET的局部结构示意图。
具体实施方式
现有的MOSFET中，其栅区的边缘位置，多晶硅栅和源区之间通常会存在空隙，而理想情况下，该空隙应是栅氧化层。该空隙通常是在栅氧化层腐蚀过程中形成的，在后续气相淀积制程中，该空隙中会形成介质氧化物，由于介质氧化物的导电强度要远弱于由热氧化形成的栅氧化物，因此在布满介质氧化物的空隙区域很可能会发生栅氧击穿现象，使 MOSFET 报废。为此本发明实施例提供了一种MOSFET制造方法，在源区形成之后，介质层形成之前，包括将半导体晶片进行退火；进行源区氧化，在源区表面上，包括多晶硅栅和源区之间的空隙中，形成氧化物。本发明实施例还提供了一种M0SFET，所述MOSFET的源区表面上，多晶硅栅和源区之间的空隙中，设置有采用热氧化生长工艺形成的氧化层。以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例， 而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。实施例一本实施例提供了一种MOSFET制造方法，该方法在源区形成之后，介质层形成之前，包括在外延层表面上形成栅氧化层和多晶硅栅；在外延层表面内形成源区；进行源区氧化，在源区表面上多晶硅栅和源区之间的空隙中，形成氧化物。需要说明的是，本实施例中的外延层可为在半导体晶片上形成的N— N+型结构， 外延层的厚度可按照器件的具体应用要求确定，外延层可以位于半导体晶片的正面或背面。本步骤中，形成栅氧化层的具体方法可以为采用热氧化工艺在半导体晶片衬底的外延层表面上形成栅氧化层，本实施例中的栅氧化层至少包括氧化硅，其厚度可以为 20 50埃。形成多晶硅层的具体方法可以为将包括栅氧化层的半导体晶片转入低压化学气相淀积设备，并在设备的工艺腔中通入硅烷，硅烷分解后，多晶硅淀积在栅氧化层表面， 其中多晶硅层的厚度约为5000埃。在多晶硅淀积完成后，还可以进行多晶硅掺杂操作。在光刻胶层中，通过曝光和显影工序后形成栅区图形，并以光刻胶层为掩模，通过腐蚀工艺去除栅区图形外部的栅氧化层和多晶硅层，形成栅区。本步骤中，具体可以通过各项同性等离子体刻蚀多晶硅栅，也可以由湿法化学腐蚀工艺完成。如图2所示，为本实施例提供的源区氧化后的MOSFET的局部结构示意图，其中， 201为外延层，202为多晶硅栅，203为栅氧化层，204为源区，205为体区，207为源区表面上形成的氧化物。本实施例中，所述外延层201可以为N— N+型掺杂结构，所述源区204为可以为N+型掺杂，所述体区205可以为P-型掺杂。半导体晶片在退火炉中进行退火时的具体参数可以为温度为800 900摄氏度， 退火持续时间为14 16分钟，在退火过程中，还可以向退火炉中通入氮气，采用氮气退火工艺。一种较佳的退火方式为，退火时温度控制在850摄氏度，持续时间为15分钟。一般情况下，栅氧化层是采用热氧化生长工艺形成的，因此为了使源区形成的氧化物的电性与栅氧化层接近，本实施例中，采用热氧化生长工艺进行源区氧化，具体可以为向氧化反应腔中通过氢气和氧气，持续时间可以为14 16分钟，较佳的为15分钟。本实施例所提供的技术方案中，源区表面上形成的氧化物的厚度一般为栅氧化层的1 3倍，其厚度还可以通过控制源区的杂质掺杂浓度来控制。本实施例中，源区表面形成的氧化物填充了多晶硅栅边缘和源区之间的间隙，同时增加了栅区边缘的栅氧化层的厚度，因此，能够减小栅区边缘的栅氧化层被击穿的可能性，提高使MOSFET的使用寿命。实施例二本实施例提供了一种具体的MOSFET制造方法，在实施例一提供的方法的基础上， 本实施例中，在源区形成之前还可以包括在所述多晶硅栅两侧，通过离子注入和杂质推阱，形成体区；所述源区形成于所述体区内。以多晶硅栅为掩模，在所述多晶硅栅两侧，进行离子注入，并杂质推阱，形成体区。 后续步骤中，源区是通过在体区中注入杂质形成的。本实施例中，在形成栅氧化层和多晶硅层之前，还可以在半导体晶片中形成用于保护器件实现器件隔离的导电保护区域，其实现方式可以包括在半导体晶片衬底的外延层表面上形成氧化物保护层；通过光刻工艺在氧化物保护层形成导电保护区域图形；在导电保护区域离子注入、杂质推阱，形成阱区；去除氧化物保护层。其中，氧化物保护层可以在高温工艺腔中通入氧气，与硅发生氧化反应得到，主要作为氧化物屏蔽层，控制离子注入过程中，杂质注入范围和深度，并保护外延层表面免受沾污，防止在离子注入过程中，对硅片过度损伤。此外，为了在一个半导体晶片内分别定义多个有源区，在上述去除氧化物保护层之后，形成栅氧层和多晶硅层之前，还可以包括步骤41，氧化半导体晶片衬底的外延层表面；步骤42，在外延层表面的氧化物中光刻形成有源区图形；步骤43，腐蚀去除外延层表面的氧化物。
通过上述步骤可以实现在半导体晶片内形成多个有源区，进而形成多个半导体器件。本发明实施例所提供的方法，在形成源区之后，还可以包括步骤51，在半导体晶片衬底的外延层表面上形成介质层；步骤52，在介质层中分别形成通向栅区、源区的接触孔；步骤53，进行金属化，得到栅极、源极；步骤M，在半导体晶片衬底背面形成漏极。具体可参见图3所示的MOSFET局部结构示意图，其中，201为半导体晶片的外延层，202为多晶硅栅刻蚀后形成的栅区，203为栅氧化层，205为体区，204为源区，207为源区表面的氧化物，210为漏区，208为介质层，209为填充有金属材质的通孔。具体的，所述外延层201为可以为N— N+型掺杂结构，所述源区204为可以为N+
6型掺杂，所述体区205可以为P—型掺杂，并由以下方式形成以栅区图形为掩模，注入硼离子，并进行杂质推阱，形成P—型掺杂的体区。实施例三相应于上述方法实施例，本实施例还提供了一种MOSFET。所述M0SFET，包括外延层、形成于外延层表面内的源区、形成于外延层表面上的栅氧化层和多晶硅栅；在所述MOSFET的源区表面上，多晶硅栅和源区之间的空隙中，设置有采用热氧化生长工艺形成的氧化层。较佳的，所述氧化层的厚度可以为栅氧化层厚度的1 3倍。由于本实施例是应用上述方法实施例得到器件结构实施例，其相似之处可以相互参见，不再赘述。本发明实施例中，源区表面形成的氧化物填充了多晶硅栅边缘和源区之间的间隙，同时增加了栅区边缘的栅氧化层的厚度，因此，能够减小栅区边缘的栅氧化层被击穿的可能性，提高使MOSFET的使用寿命。本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
权利要求
1.一种MOSFET制造方法，其特征在于 在外延层表面上形成栅氧化层和多晶硅栅； 在外延层表面内形成源区；进行源区氧化，在源区表面上多晶硅栅和源区之间的空隙中，形成氧化物。
2.根据权利要求1所述的方法，其特征在于，在外延层表面内形成源区之后，进行源区氧化之前，还包括将半导体晶片进行退火。
3.根据权利要求2所述的方法，其特征在于半导体晶片进行退火时的温度为800 900摄氏度，退火持续时间为14 16分钟。
4.根据权利要求1所述的方法，其特征在于采用热氧化生长工艺进行源区氧化，持续时间为14 16分钟，源区表面上形成的氧化物厚度为栅氧化层厚度的1至3倍。
5.根据权利要求1所述的方法，其特征在于 在源区形成之前，还包括在所述多晶硅栅两侧，通过离子注入和杂质推阱，形成体区； 所述源区形成于所述体区内。
6.根据权利要求1所述的方法，其特征在于，在形成栅氧化层和多晶硅层之前，还包括在半导体晶片的外延层表面上形成氧化物保护层； 通过光刻工艺在氧化物保护层形成导电保护区域图形； 在导电保护区域离子注入、杂质推阱，形成阱区； 去除氧化物保护层。
7.根据权利要求6所述的方法，其特征在于，在去除氧化物保护层之后，还包括 氧化半导体晶片的外延层表面；在外延层表面上的氧化物中光刻形成有源区图形； 腐蚀去除外延层表面上的氧化物。
8.根据权利要求1所述的方法，其特征在于，在形成源区之后，还包括 在半导体晶片外延层表面上形成介质层；在介质层中分别形成通向栅区、源区的接触孔； 在所述接触孔进行金属化，得到栅极、源极； 在半导体晶片衬底背面形成漏极。
9.一种M0SFET，包括外延层、形成于外延层表面内的源区、形成于外延层表面上的栅氧化层和多晶硅栅，其特征在于在所述MOSFET的源区表面上，多晶硅栅和源区之间的空隙中，设置有采用热氧化生长工艺形成的氧化层。
10.根据权利要求9所述的M0SFET，其特征在于 所述氧化层的厚度为栅氧化层厚度的1 3倍。
全文摘要
本发明实施例公开了一种MOSFET制造方法及一种MOSFET，该方法包括在外延层表面上形成栅氧化层和多晶硅栅；在外延层表面内形成源区；进行源区氧化，在源区表面上多晶硅栅和源区之间的空隙中，形成氧化物。本发明实施例还提供了一种MOSFET，包括外延层、形成于外延层表面内的源区、形成于外延层表面上的栅氧化层和多晶硅栅，在所述MOSFET的源区表面上，多晶硅栅和源区之间的空隙中，设置有采用热氧化生长工艺形成的氧化层。本发明实施例中，源区表面形成的氧化物填充了多晶硅栅边缘和源区之间的间隙，同时增加了栅区边缘的栅氧化层的厚度，因此，能够减小栅区边缘的栅氧化层被击穿的可能性。
文档编号H01L21/336GK102479713SQ20101056408
公开日2012年5月30日 申请日期2010年11月29日 优先权日2010年11月29日
发明者阿里耶夫·阿里伽日·马高米道维奇 申请人:无锡华润上华半导体有限公司, 无锡华润上华科技有限公司