专利名称：相变存储器底电极结构的制备方法
技术领域：
本发明涉及半导体集成电路制备技术领域，尤其涉及一种相变存储器底电极结构的制备方法。
背景技术：
相变随机存储器(PCRAM，Phase Change Random Access Memory)由于具有驱动电压低、功耗小、读写速度快、存储密度高、与CMOS标准工艺兼容性好、非挥发性等突出特点， 而成为世界各大公司、研究机构关注的焦点。自2003年起，国际半导体工业协会一直认为相变存储器最有可能取代SRAM、DRAM、FLASH等当今主流产品而成为下一代非挥发性半导体存储器。相变随机存储器的基本结构包括多个相变存储单元或相变存储单元阵列，所述相变存储单元一般包括底电极、顶电极以及夹在所述底电极与顶电极之间的相变材料，其中， 底电极又被称为加热电极，基本原理是利用电脉冲信号作用于底电极上，使相变材料在非晶态与多晶态之间发生可逆相变，通过分辨非晶态高电阻值与多晶态低电阻值，实现“0”和 “1”状态的存储，从而完成信息的写入、擦除和读出操作。典型的电流相变存储器使用硫族化合物，例如锗-锑-碲(GeSbTe，或GST，最常见为Gejbje》合金。要想实现相变存储器的产业化，相变存储器就必须往高速、高密度、低压、低功耗方向发展，以取代现有的存储技术。而相变存储器最核心的部分就是相变材料发生相变、实现存储功能的区域，也就是与加热电极(底电极)接触的面积大小，因为其直接决定相变存储器的驱动电压、功耗以及集成度。因此，为了降低相变存储器的驱动电压和功耗，提高其集成度，采取的办法是减小底电极与相变材料的接触面积，因而底电极通常做成了柱状结构。柱状结构底电极的制备是相变存储器的一项关键工艺，目前柱状结构底电极通常采用氮化钛作为底电极材料，且通过侧墙技术制备柱状结构的氮化钛。请参考图1、图2、图3A至图3G，以及图4A至图4E，其中，图1为现有的制备相变存储器底电极结构的方法步骤流程图，图2为制备有接触孔阵列后的半导体衬底的俯视图， 图3A至图3G为各步骤对应的图2沿A-A方向的剖面图，图4A至图4E各步骤对应的图2 沿B-B方向的剖面图，结合图1、图2、图3A至图3G，以及图4A至图4E所示，现有的制备相变存储器底电极结构的方法包括如下步骤S101、提供一半导体衬底，其中，所述半导体衬底上已制备MOS器件阵列以及接触孔阵列，所述接触孔阵列中的每个接触孔101分别与所述MOS器件阵列中的一个 MOS器件的有源区相连接；具体地，所述接触孔阵列位于层间电介质(ILD，Inter-Layer Dielectric) 100中，且所述接触孔101内填充有导电材料，如图2所示(图中的接触孔阵列只示意了两行两列)；所述每个MOS器件之间利用浅沟槽进行隔离(STI，Shallow Trench Isolation)；S102、依次沉积氮化硅层102及第一氧化硅层103，所述氮化硅层102及第一氧化硅层103覆盖所述接触孔101，如图3A所示；
S103、上光阻，并对所述光阻进行光刻，在所述光阻中形成底电极接触沟槽图形；S104、以所述被图形化的光阻为掩膜，对所述第一氧化硅层103及氮化硅层102进行刻蚀，在所述第一氧化硅层103及氮化硅层102中形成底电极接触沟槽104，所述底电极接触沟槽104与所述接触孔101的一部分相连；S105、去除剩余的光阻，如图;3B所示；S106、沉积氮化钛105，所述氮化钛105覆盖所述第一氧化硅层103、底电极接触沟槽的底部及侧壁；S107、在所述氮化钛105上沉积第二氧化硅层106，如图3C所示；S108、沿所述接触孔阵列的列方向对所述第二氧化硅层106及氮化钛105进行第一次刻蚀，保留所述第一氧化硅层103上及所述接触孔101上的氮化钛105，去除其它的氮化钛，使所述氮化钛分隔成多列；具体地，在所述第二氧化硅层106上依次沉积底部抗反射层(BARC) 107以及低温氧化物层108，在所述低温氧化物层108上上光阻109，并对所述光阻109进行光刻，形成图形化的光阻，如图3D所示，并且为了保护底电极接触沟槽侧壁上的氮化钛不被刻蚀，光刻后的光阻的尺寸大于所述接触孔101的尺寸；之后以所述图形化的光阻109为掩膜，对所述第二氧化硅层106及氮化钛105进行第一次刻蚀，保留所述第一氧化硅层103上及所述接触孔101上的氮化钛105，去除其它的氮化钛，使所述氮化钛分隔成多列；并去除所述光阻、低温氧化物层以及底部抗反射层(BARC)，如图3E所示；第一次刻蚀完成后沿图2B-B方向的剖面图，即沿所述接触孔阵列的列方向的器件剖面图如图4A所示， 所述氮化钛105位于所述层间电介质100与所述接触孔101上；S109、沿所述接触孔阵列的行方向对所述氮化钛105进行第二次刻蚀，保留所述接触孔101上的氮化钛105，去除所述层间电介质100上的氮化钛，将所述氮化钛分隔成多行；具体地，在所述氮化钛105上上光阻110，并对所述光阻110进行光刻，形成图形化的光阻，如图4B所示；之后以所述图形化的光阻110为掩膜，对所述氮化钛105进行第二次刻蚀，保留所述接触孔101上的氮化钛105，去除所述层间电介质100上的氮化钛，将所述氮化钛分隔成多行，如图4C所示；S110、沉积氧化层111，所述氧化层111填满所述底电极接触沟槽；沉积氧化层111 后的沿所述接触孔阵列的行方向的器件剖面图如图3F所示，沿所述接触孔阵列的列方向的器件剖面图如图4D所示；Sl 11、对所述氧化层111及氮化钛105进行CMP，直至去除所述第一氧化硅层103 上的氮化钛，形成柱状结构的氮化钛；CMP后的沿所述接触孔阵列的行方向的器件剖面图如图3G所示，沿所述接触孔阵列的列方向的器件剖面图如图4E所示。然而，现有技术中的第一次刻蚀(列方向刻蚀)与第二次刻蚀(行方向刻蚀)均采用的是各向同性刻蚀，由于第二次刻蚀的氮化钛沿行方向的厚度非常薄，因此不易控制， 给工艺带来了难度，同时也增加了工艺成本；并且由于第一次刻蚀时，光刻后的光阻的尺寸大于所述接触孔101的尺寸，因此底电极接触沟槽底部的氮化钛不能被完全刻蚀掉。因此，有必要对现有的制备相变存储器底电极结构的方法进行改进。
发明内容
本发明的目的在于提供一种相变存储器底电极结构的制备方法，以有效地形成柱状结构的底电极结构。 为解决上述问题，本发明提出一种相变存储器底电极结构的制备方法，该方法包括如下步骤 提供一半导体衬底，其中，所述半导体衬底上已制备MOS器件阵列以及接触孔阵列，所述接触孔阵列中的每个接触孔分别与所述MOS器件阵列中的一个MOS器件的有源区相连接，所述接触孔制备在层间介质层中；依次沉积氮化硅层及氧化硅层，所述氮化硅层及氧化硅层覆盖所述接触孔；对所述氧化硅层及氮化硅层进行刻蚀，在所述氧化硅层及氮化硅层中形成底电极接触沟槽，所述底电极接触沟槽与所述接触孔的一部分相连；沉积氮化钛，所述氮化钛覆盖所述氧化硅层、底电极接触沟槽的底部及侧壁；在所述氮化钛上沉积氧化层，所述氧化层填满所述底电极接触沟槽；对所述氧化层及氮化钛进行CMP，直至去除所述氧化硅层上的氮化钛；上光阻，并对所述光阻进行光刻，光刻后的光阻位于所述接触孔的上方，并覆盖所述接触孔，且光刻后的光阻沿所述接触孔阵列的列方向的尺寸大于所述接触孔的尺寸，沿行方向的尺寸等于所述接触孔的尺寸；以所述光刻后的光阻为掩膜，先以低选择比的刻蚀气体对所述氧化层与所述氮化钛进行刻蚀，直至刻蚀至所述氮化钛；再以高选择比的刻蚀气体将所述氮化钛刻蚀掉；去除剩余的光阻；沉积填充物，填满刻蚀后的孔隙，并对所述填充物进行回蚀，直至回蚀至所述氧化硅层。可选的，所述底电极接触沟槽侧壁上的氮化钛的高度为500 2500埃。可选的，所述氧化层为掺氟的硅玻璃、高密度等离子氧化硅、正硅酸乙酯中的任一种。可选的，所述低选择比的刻蚀气体为CF4、Ar、N2以及仏的混合气体。可选的，所述低选择比的刻蚀气体的混合体积比为CF4 Ar N2 O2 = 1 1. 5 0. 1 0. 1 2 1. 5 0. 2 0. 2。可选的，所述高选择比的刻蚀气体的刻蚀选择比为8 1 10 1。可选的，所述高选择比的刻蚀气体为BCl3与Cl2的混合气体。可选的，所述高选择比的刻蚀气体的混合体积比为BCl3 Cl2 = 1 1 2 1。可选的，所述填充物为无定形碳。可选的，所述回蚀的刻蚀气体为&或C02。本发明由于采用上述的技术方案，使之与现有技术相比，具有以下的优点和积极效果1)本发明提供的方法对氮化钛的列方向与行方向进行同时刻蚀，从而使工艺易于控制；2)本发明提供的方法先采用低选择比的刻蚀气体对所述氮化钛进行刻蚀，再采用高选择比的刻蚀气体对所述氮化钛进行过刻蚀，从而避免了在对氮化钛进行过刻蚀的过程中，过多地造损失层间介质层。
图1为现有的制备相变存储器底电极结构的方法步骤流程图；图2为制备有接触孔阵列后的半导体衬底的俯视图；图3A至图3G为各步骤对应的图2沿A-A方向的剖面图；图4A至图4E各步骤对应的图2沿B-B方向的剖面图；图5为本发明实施例提供的相变存储器底电极结构的制备方法的步骤流程图；图6为本发明实施例提供的制备有接触孔阵列后的半导体衬底的俯视图；图7A至图7G为各步骤对应的图6沿A-A方向的剖面图；图8A至图8E各步骤对应的图6沿B-B方向的剖面图。
具体实施例方式以下结合附图和具体实施例对本发明提出的相变存储器底电极结构的制备方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。本发明的核心思想在于，提供一种相变存储器底电极结构的制备方法，该方法先通过CMP去除底电极接触沟槽上方的氮化钛；再分别利用低选择比的刻蚀气体及高选择比的刻蚀气体对所述氮化钛同时进行行方向及列方向刻蚀，形成柱状结构的氮化钛底电极结构；最后再沉积填充物，填充刻蚀后的空隙，并对所述填充物进行回蚀，使器件顶部保持平整；从而使得工艺易于控制，且不会造成层间介质层过多地损失。请参考图5，图6、图7A至图7G，以及图8A至图8E，其中，图5为本发明实施例提供的相变存储器底电极结构的制备方法的步骤流程图，图6为本发明实施例提供的制备有接触孔阵列后的半导体衬底的俯视图，图7A至图7G为各步骤对应的图6沿A-A方向的剖面图，图8A至图8E各步骤对应的图6沿B-B方向的剖面图，结合图5、图6、图7A至图7G， 以及图8A至图8E所示，本发明实施例提供的相变存储器底电极结构的制备方法包括如下步骤S201、提供一半导体衬底，其中，所述半导体衬底上已制备MOS器件阵列以及接触孔阵列，所述接触孔阵列中的每个接触孔201分别与所述MOS器件阵列中的一个MOS器件的有源区相连接，所述接触孔201制备在层间介质层200中，如图6所示(图中的接触孔阵列只示意了两行两列)；具体地，所述接触孔201内填充有导电材料，所述每个MOS器件之间利用浅沟槽进行隔离(STI, Shallow Trench Isolation)；S202、依次沉积氮化硅层202及氧化硅层203，所述氮化硅层202及氧化硅层203 覆盖所述接触孔201 ；S203、对所述氧化硅层203及氮化硅层202进行刻蚀，在所述氧化硅层203及氮化硅层202中形成底电极接触沟槽204，所述底电极接触沟槽204与所述接触孔201的一部分相连，如图7A所示；S204、沉积氮化钛205，所述氮化钛205覆盖所述氧化硅层203、底电极接触沟槽 204的底部及侧壁；S205、在所述氮化钛205上沉积氧化层206，所述氧化层206填满所述底电极接触沟槽，如图7B所示；S206、对所述氧化层206及氮化钛205进行CMP，直至去除所述氧化硅层203上的氮化钛；CMP后图6沿C-C方向的剖面图，即沿所述接触孔阵列的列方向的器件剖面图如图 7C所示；CMP后图6沿D-D方向的剖面图，即沿所述接触孔阵列的行方向的器件剖面图如图 8A所示；S207、上光阻207，并对所述光阻207进行光刻，光刻后的光阻207位于所述接触孔 201的上方，并覆盖所述接触孔201，且光刻后的光阻207沿所述接触孔阵列的列方向的尺寸大于所述接触孔201的尺寸，如图7D所示，这是为了保护底电极接触沟槽侧壁上的氮化钛不被刻蚀掉；沿行方向的尺寸等于所述接触孔201的尺寸，如图8B所示；S208、以所述光刻后的光阻207为掩膜，先以低选择比的刻蚀气体对所述氧化层 206与所述氮化钛205进行刻蚀，直至刻蚀至所述氮化钛205，再以高选择比的刻蚀气体对所述氮化钛205及层间介质层200进行刻蚀，直至将所述氮化钛205刻蚀完；之所以以高选择比的气体对所述氮化钛205及层间介质层200进行刻蚀，是为了防止在对层间介质层200 上的底电极接触沟槽底部的氮化钛205进行刻蚀时，过多对层间介质层200造成损失；S209、去除剩余的光阻；去除剩余的光阻后的器件剖面图如图7E及8C所示；S210、沉积填充物208，填满刻蚀后的孔隙，如图7F及8D所示，并对所述填充物 208进行回蚀，直至回蚀至所述氧化硅层203，如图7G及图8E所示。进一步地，所述底电极接触沟槽204侧壁上的氮化钛205的高度为500 2500埃。进一步地，所述氧化层206为掺氟的硅玻璃(FSG)、高密度等离子氧化硅(HDP)、正硅酸乙酯(TEOS)中的任一种。进一步地，所述低选择比的刻蚀气体为CF4、Ar、N2以及仏的混合气体；具体地，所述低选择比的刻蚀气体对所述氧化层206的刻蚀速率与对所述氮化钛205的刻蚀速率相差不大，从而能以几乎相同的速率对所述氧化层206及所述氮化钛205进行刻蚀。进一步地， 所述低选择比的刻蚀气体的混合体积比为CF4 Ar N2 & = 1 1.5 0. 1 0. 1 2 1. 5 0. 2 0. 2。进一步地，所述高选择比的刻蚀气体的刻蚀选择比为8 1 10 1;具体地，所述高选择比的刻蚀气体对氮化钛205的刻蚀速率与对层间介质层200的刻蚀速率的比为 8 1 10 1。进一步地，所述高选择比的刻蚀气体为BCl3与Cl2的混合气体。进一步地，所述高选择比的刻蚀气体的混合体积比为BCl3 Cl2= 1 1 2 1。进一步地，所述填充物为无定形碳。进一步地，所述回蚀的刻蚀气体为&或CO2。综上所述，本发明提供了一种相变存储器底电极结构的制备方法，该方法先通过 CMP去除底电极接触沟槽上方的氮化钛；再分别利用低选择比的刻蚀气体及高选择比的刻蚀气体对所述氮化钛同时进行行方向及列方向刻蚀，形成柱状结构的氮化钛底电极结构； 最后再沉积填充物，填充刻蚀后的空隙，并对所述填充物进行回蚀，使器件顶部保持平整； 从而使得工艺易于控制，且不会造成层间介质层过多地损失。显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
权利要求
1.一种相变存储器底电极结构的制备方法，其特征在于，包括如下步骤提供一半导体衬底，其中，所述半导体衬底上已制备MOS器件阵列以及接触孔阵列，所述接触孔阵列中的每个接触孔分别与所述MOS器件阵列中的一个MOS器件的有源区相连接，所述接触孔制备在层间介质层中；依次沉积氮化硅层及氧化硅层，所述氮化硅层及氧化硅层覆盖所述接触孔； 对所述氧化硅层及氮化硅层进行刻蚀，在所述氧化硅层及氮化硅层中形成底电极接触沟槽，所述底电极接触沟槽与所述接触孔的一部分相连；沉积氮化钛，所述氮化钛覆盖所述氧化硅层、底电极接触沟槽的底部及侧壁； 在所述氮化钛上沉积氧化层，所述氧化层填满所述底电极接触沟槽； 对所述氧化层及氮化钛进行CMP，直至去除所述氧化硅层上的氮化钛； 上光阻，并对所述光阻进行光刻，光刻后的光阻位于所述接触孔的上方，并覆盖所述接触孔，且光刻后的光阻沿所述接触孔阵列的列方向的尺寸大于所述接触孔的尺寸，沿行方向的尺寸等于所述接触孔的尺寸；以所述光刻后的光阻为掩膜，先以低选择比的刻蚀气体对所述氧化层与所述氮化钛进行刻蚀，直至刻蚀至所述氮化钛；再以高选择比的刻蚀气体将所述氮化钛刻蚀掉； 去除剩余的光阻；沉积填充物，填满刻蚀后的孔隙，并对所述填充物进行回蚀，直至回蚀至所述氧化硅层。
2.如权利要求1所述的相变存储器底电极结构的制备方法，其特征在于，所述底电极接触沟槽侧壁上的氮化钛的高度为500 2500埃。
3.如权利要求1所述的相变存储器底电极结构的制备方法，其特征在于，所述氧化层为掺氟的硅玻璃、高密度等离子氧化硅、正硅酸乙酯中的任一种。
4.如权利要求1所述的相变存储器底电极结构的制备方法，其特征在于，所述低选择比的刻蚀气体为CF4、Ar、N2以及&的混合气体。
5.如权利要求4所述的相变存储器底电极结构的制备方法，其特征在于，所述低选择比的刻蚀气体的混合体积比为CF4 Ar N2 & = 1 1. 5 0. 1 0. 1 2 1. 5 0. 2 0. 2。
6.如权利要求1所述的相变存储器底电极结构的制备方法，其特征在于，所述高选择比的刻蚀气体的刻蚀选择比为8 1 10 1。
7.如权利要求6所述的相变存储器底电极结构的制备方法，其特征在于，所述高选择比的刻蚀气体为BCl3与Cl2的混合气体。
8.如权利要求7所述的相变存储器底电极结构的制备方法，其特征在于，所述高选择比的刻蚀气体的混合体积比为BCl3 Cl2 = 1 1 2 1。
9.如权利要求1所述的相变存储器底电极结构的制备方法，其特征在于，所述填充物为无定形碳。
10.如权利要求9所述的相变存储器底电极结构的制备方法，其特征在于，所述回蚀的刻蚀气体为A或co2。
全文摘要
本发明公开了一种相变存储器底电极结构的制备方法，该方法先通过CMP去除底电极接触沟槽上方的氮化钛；再分别利用低选择比的刻蚀气体及高选择比的刻蚀气体对所述氮化钛同时进行行方向及列方向刻蚀，形成柱状结构的氮化钛底电极结构；最后再沉积填充物，填充刻蚀后的空隙，并对所述填充物进行回蚀，使器件顶部保持平整；从而使得工艺易于控制，且不会造成层间介质层过多地损失。
文档编号H01L45/00GK102544363SQ201010620210
公开日2012年7月4日 申请日期2010年12月29日 优先权日2010年12月29日
发明者张海洋, 李凡, 胡敏达 申请人:中芯国际集成电路制造(上海)有限公司