半导体元件及其制造方法

专利名称：半导体元件及其制造方法
技术领域：
本发明涉及半导体元件及其制造方法，尤其是涉及在基板上形成有半导体元件层 的半导体元件以及其制造方法。
背景技术：
历来众所周知作为在基板上形成有半导体元件层的半导体元件有发光二极管元 件或半导体激光元件等。此已在例如特开平11-21479号公报上公开。在上述特开平11-214798号公报上公开了在氮化物类半导体基板上形成有多个 氮化物类半导体层的氮化物类半导体激光元件。具体讲，在上述特开平11-214798号公报 上公开的氮化物类半导体激光元件上，在η型GaN基板上顺序形成η型氮化物类半导体层、 由氮化物类半导体形成的发光层、以及P型氮化物类半导体层。而且，在P型氮化物类半导 体层上形成作为电流通路部的脊(ridge)部的同时，在脊部上形成P侧电极。此外，在η型 GaN基板的背面形成η侧电极。在上述的基板背面上形成电极的半导体元件中，在基板背面存在错位时，在基板 背面存在错位的区域因流过电流产生泄漏电流。因此，在上述特开平11-214798号公报中， 通过由横方向生长制作η型GaN基板，降低η型GaN基板上存在的错位。作为具体的基板 制作方法，首先，在兰宝石基板上预定部分上形成掩模层后，以该掩模层作为选择生长掩模 层，在兰宝石基板上横方向生长η型GaN层。此时，η型GaN层在兰宝石基板上未形成掩模 层的部分上有选择地纵方向生长之后，逐渐地向横方向生长。这样一来，因为通过向横方向 生长η型GaN层，错位向横方向弯曲，所以抑制了错位向纵方向传播。据此，形成使到达上面 的错位减少的η型GaN层。其后，通过除去含有位于η型GaN层下方的掩模层的区域(兰 宝石基板等)，形成使错位减少的η型GaN基板。可是，在上述专利文献1的方法中，在未形成向纵方向进行生长的掩模层的区域 上，存在所谓形成错位集中部分的不合适情况。从具有这样的错位集中的区域的η型GaN 层制作η型GaN基板时，如果在η型GaN基板背面错位集中的区域上形成η侧电极，则发生 由于在η型GaN基板背面错位集中的区域上流过电流产生所谓泄漏电流的不合适情况。因 为在这种情况下元件在定电流驱动时光输出变得不稳定，所以存在所谓使元件工作稳定化 困难的问题点。

发明内容
本发明是为了解决上述这一课题而作的，本发明的一个目的是提供可能使元件工 作稳定化的半导体元件。本发明的另一目的是提供可能使元件工作稳定化的半导体元件制造方法。
为了达到上述目的，本发明的第1情况的半导体元件包含如下部件，即至少在背 面的一部分上具有错位集中的背面区域的基板、在基板的表面上形成的半导体元件层、在 错位集中的背面区域上形成的绝缘膜、和以与错位集中的背面区域以外的基板的背面区域 接触的方式形成的背面侧电极。在该第1情况的半导体元件中，如上述所示，在基板背面错位集中的区域形成绝 缘膜的同时，因为通过以与基板背面错位集中的区域以外的区域接触的方式形成背面侧电 极，复盖基板背面错位集中的区域，使其不从绝缘膜露出，所以可以容易地抑制起因于基板 背面错位集中的区域流过电流产生的泄漏电流。其结果，因为可以容易地使元件定电流驱 动时光输出稳定化，所以可以容易地使半导体元件工作稳定化。此外，因为可以降低错位集 中区域流过的电流，所以可以降低从错位集中区域来的不必要的发光。在上述第1情况的半导体元件中，半导体元件层优选至少在表面的一部分具有错 位集中的表面区域，还包含以与错位集中的表面区域以外的半导体元件层的表面的区域接 触的方式形成的表面侧电极。根据这种构成，可以抑制因半导体元件层表面错位集中区域 内流过电流而产生的泄漏电流。其结果，因为可以使元件定电流驱动时的光输出稳定化，所 以即使在半导体元件层表面也存在错位集中的区域，也可以使半导体的工作稳定化。此外， 因为可以降低错位集中的区域内流过的电流，所以可以降低来自错位集中区域的不必要的 发光。在上述第1情况的半导体元件中，基板也可以包含氮化物类半导体基板。根据这 样的构成，可以抑制在氮化物类半导体基板上泄漏电流的发生。根据本发明的第2情况的半导体元件，包含如下部件，即在基板表面上形成的、 在至少表面一部分上具有错位集中的表面区域的半导体元件层；在错位集中的表面区域上 形成的绝缘膜；以及以与错位集中的表面区域以外的半导体元件层的表面区域接触的方式 形成的表面侧电极。在该第2情况的半导体元件中，如上述所示，在半导体元件层表面上错位集中的 区域上形成绝缘膜的同时，通过以与半导体元件层表面错位集中的区域以外的区域接触 的方式形成表面侧电极，半导体元件层表面错位集中区域被复盖，以便不从绝缘膜露出，由 此，可以容易地抑制在半导体元件层表面错位集中的区域上因电流流过而产生的泄漏电 流。其结果，因为可以容易地使元件定电流驱动时的光输出稳定化，所以可以容易地使半导 体元件工作稳定化。此外，因为可以降低错位集中的区域流过的电流，所以可以降低来自错 位集中区域的不必要的发光。在上述第2情况的半导体元件中，基板优选至少在背面的一部分上具有错位集中 的背面区域，还包含以与错位集中的背面区域以外的基板的背面区域接触的方式形成的背 面侧电极。根据这样的构成，可以抑制因基板背面错位集中区域电流流过而产生的泄漏电 流。其结果，因为可以使元件定电流驱动时的光输出稳定化，所以即使在基板背面也存在错 位集中的区域的情况下，也可以使半导体元件工作稳定化。此外，因为可以降低错位集中的 区域上流过的电流，所以可以降低从错位集中的区域来的不必要的发光。在这种情况下，基板也可以包含氮化物类半导体基板。根据这样的构成，可以抑制 在氮化物类半导体基板上泄漏电流的产生。在这种情况下，背面侧电极的侧面优选设置在离开基板的侧面以预定间隔隔开的位置。根据这样的构成，例如，在背面侧电极上熔接焊料时，可以抑制焊料一直流到基板上 形成的半导体元件层的侧面端。据此，可以抑制半导体元件不良短路的发生。在这种情况下，优选还包含在错位集中的背面区域上形成的绝缘膜。根据这样的 构成，因为基板背面错位集中的区域被覆盖，以便不从绝缘膜露出，所以可以抑制因基板背 面错位集中的区域上电流流过而产生的泄漏电流。本发明第3情况的半导体元件包含在基板表面上形成的、至少在表面一部分上具 有错位集中的表面区域的半导体元件层；在比错位集中的表面区域更靠内侧的区域上形成 的凹部；以及以与错位集中的表面区域以外的半导体元件层的表面区域相接触的方式形成 的半导体侧电极。在根据该第3情况的半导体元件，如上述所示，在比半导体元件层表面错位集中 区域更靠内侧的区域上形成凹部的同时，通过以与半导体元件层表面错位集中的区域以外 的区域相接触的方式形成表面侧电极，可以抑制因半导体元件层表面错位集中的区域上电 流流过而产生的泄漏电流。其结果，因为可以使元件定电流驱动时的光输出稳定化，所以 可以使半导体元件工作稳定化。此外，在作为半导体元件的一例使用于发光元件中的情况 下，因为通过凹部将比半导体元件层表面错位集中区域更靠内侧的区域和半导体元件层表 面错位集中的区域分开，所以在比半导体元件层表面错位集中的区域更靠内侧的区域发生 的光可以抑制被半导体元件层表面错位集中区域吸收的光。据此，因为可以抑制被错位集 中的区域吸收的光在任意波长下再发光，所以可以抑制因这样的再发光而产生的色纯度变 差。在上述第3情况的半导体元件中，基板优选至少在背面的一部分上具有错位集中 的背面区域，还包含以与错位集中的背面区域以外的基板的背面区域相接触的方式形成的 背面侧电极。根据这样的构成，可以抑制因基板背面错位集中区域电流流过而产生的泄漏 电流。其结果，因为可以使元件定电流驱动时的光输出稳定化，所以即使在基板背面也存在 错位集中的区域的情况下，也可以使半导体元件工作稳定化。此外，因为可以降低错位集中 区域内流过的电流，所以可以降低从错位集中区域来的不必要的发光。在这种情况下，优选还包含在基板背面上前述错位集中的背面区域上形成的绝缘 膜。根据这样的构成，因为基板背面错位集中的区域被覆盖，以便不从绝缘膜露出，所以可 以容易地抑制因基板背面错位集中的区域上电流流过而产生的泄漏电流。在这种情况下，基板也可以包含氮化物类半导体基板。根据这样的构成，可以抑制 在氮化物类半导体基板上泄漏电流的产生。本发明第4情况的半导体元件包含在基板表面上形成的、在至少表面的一部分上 具有错位集中的表面区域的半导体元件层；在错位集中的表面区域上形成的高电阻区域； 和以与错位集中的表面区域以外的半导体元件层的表面区域相接触的方式形成的表面侧 电极。在该第4情况的半导体元件中，如上述所示，在半导体元件层表面错位集中的区 域上形成高电阻区域的同时，通过以与半导体元件层表面的错位集中区域以外的区域相接 触的方式形成表面侧电极，半导体元件层表面错位集中的区域由于形成有高电阻区域电流 变得难以流过，所以可以抑制因半导体元件层表面错位集中的区域电流流过而产生泄漏电 流。其结果，因为可以容易地使元件的定电流驱动时的光输出稳定化，所以可以容易地使半导体元件工作稳定化。此外，因为可以降低错位集中的区域内流过的电流，所以可以降低从 错位集中的区域来的不必要的发光。在上述第4情况的半导体元件中，高电阻区域优选包含由导入杂质而形成的杂质 导入层。根据这样的构成，可以容易地在半导体元件层的表面错位集中的区域内形成高电 阻区域。在上述第4情况的半导体元件中，基板优选至少在背面的一部分上具有错位集中 的背面区域，还包含以与错位集中的背面区域以外的基板的背面区域相接触的方式形成的 背面侧电极，根据这样的构成，可以抑制因基板背面错位集中的区域电流流过而发生泄漏 电流。其结果，因为可以使元件定电流驱动时的光输出稳定化，所以即使在基板背面也存在 错位集中的区域的情况下，也可以使半导体元件工作稳定化。此外，因为可以降低错位集中 的区域内流过的电流，所以可以降低从错位集中的区域来的不必要的发光。在这种情况下，优选还包含在错位集中的背面区域上形成的绝缘膜。根据这样的 构成，因为基板背面错位集中的区域被覆盖，以便不从绝缘膜露出，所以可以容易地抑制因 基板背面错位集中的区域内电流流过而产生的泄漏电流。在上述第4情况的半导体元件中，基板也可以包含氮化物类半导体基板。根据这 样的构成，可以抑制在氮化物类半导体基板上产生泄漏电流。本发明的第5情况的半导体元件包含在基板表面上形成的、至少在表面一部分上 具有错位集中的表面区域，同时，还包含含有活性层的半导体元件层，；以与错位集中的表 面区域以外的半导体元件层的表面区域相接触的方式形成的表面侧电极，使错位集中的表 面区域上面除去预定厚度部分，且位于比活性层更下方。在本发明的第5情况的半导体元件中，如上述所示，通过对半导体元件层表面错 位集中的区域除去预定的厚度部分(以便使半导体元件层表面错位集中的区域上面位于 比活性层更下方)，在形成pn结区(以便夹持活性层)的情况下，因为除去了通过pn结区 而形成的错位集中的区域，所以可抑制因错位集中区域内电流流过而产生的泄漏电流。其 结果，因为可以容易地使元件定电流驱动时的光输出稳定化，所以可以容易地使半导体元 件工作稳定化。此外，因为可以降低错位集中的区域流过的电流，所以可以降低从错位集中 的区域来的不必要的发光。在上述第5情况的半导体元件中，活性层优选在错位集中的表面区域以外的半导 体元件层的表面区域形成。根据这样的构成，在形成pn结区(以便夹持活性层)的情况下， 可以容易地抑制因通过pn结区而形成错位集中区域而产生的泄漏电流。在这种情况下，优选为，半导体元件层包含在活性层下形成的第一导电型的第一 半导体层；第一半导体层包含具有位于比错位集中区域更靠内侧的第一厚度的第一区域、 和具有错位集中的区域且同时具有比第一厚度还小的第二厚度的第二区域；活性层具有比 第一半导体层的第一区域宽度还小的宽度。根据这样的构成，在形成Pn结区(以便夹持活 性层)的情况下，因为Pn结区比第一半导体层的第一区域还小，所以可以降低pn结电容。 据此，可以使半导体元件的响应速度高速化。本发明的第6情况的半导体元件包含含有具有第一厚度的第一区域、和至少表 面一部分上具有错位集中的表面区域且同时具有比第一厚度还小的第 厚度的第二区域 的基板；在第二区域以外的基板表面的第一区域上形成的半导体元件层；和以与半导体元件层表面相接触的方式形成的表面侧电极。在本发明的第6情况的半导体元件中，如上述所示，因为在具有基板表面错位集 中区域的第二区域以外的第一区域上形成半导体元件层的同时，通过与半导体元件层表面 相接触地形成表面侧电极，在半导体元件层上不形成错位集中的区域，所以可以抑制因在 错位集中的区域电流流过而产生的泄漏电流。其结果，因为可以容易地使元件定电流驱动 时的光输出稳定化，所以可以容易使半导体元件工作稳定化。此外，因为可以降低错位集中 区域内流过的电流，所以可以降低从错位集中区域来的不必要的发光。在上述第6情况的半导体元件中，半导体元件层优选包含第一导电型的第一半导 体层、在第一半导体层上形成的活性层、以及在活性层上形成的第2导电型的第2半导体 层。根据这样的构成，因为经活性层形成的第一半导体层和第2半导体之间的pn结区域不 形成错位集中的区域，所以可以容易地抑制因错位集中区域电流流过而产生泄漏电流。这种情况下，活性层优选具有比第一半导体层宽度还小的宽度。根据这样的构成， 因为经活性层形成的第一半导体层和第2半导体层之间的pn结区变小，所以可以减少由于 第一半导体层和第2半导体层产生的pn结电容。据此，可以使半导体元件的响应速度高速 化。在本发明的第7情况的半导体元件中，包含至少在表面的一部分上具有错位集中 的表面区域的基板；比错位集中的表面区域更靠内侧的基板的表面区域上形成的、具有比 错位集中的表面区域宽度还小的宽度的第一选择生长掩模；在形成有第一选择生长掩模的 区域以外的基板的表面区域上形成的半导体元件层；和以与位于比第一选择生长掩模更靠 内侧的半导体元件层表面相接触的方式形成的表面侧电极。在本发明第7情况的半导体元件中，如上述所示，在比基板表面上的错位集中区 域更靠内侧的区域上，通过形成具有比错位集中区域宽度还小的宽度的第一选择生长掩 模，在基板表面上使半导体元件层生长之际，因为在第一选择生长掩模上不生长半导体元 件层，所以在比基板表面上错位集中的区域更靠内侧的区域上形成的半导体元件层，和在 基板表面上错位集中的区域形成的半导体元件层之间形成凹部。因此，通过凹部可以分开 形成有错位集中区域的半导体元件层和未形成错位集中区域的半导体元件层。在这种情 况下，通过以与位于比第一选择生长掩模更靠内侧的半导体元件层的表面相接触的方式形 成表面侧电极，可以抑制因在半导体元件层表面错位集中区域内电流流过而产生的泄漏电 流。其结果，因为可以使元件定电流驱动时的光输出稳定化，所以可以使半导体元件工作稳 定化。此外，在作为半导体元件一例的发光元件中使用的情况下，通过凹部可以分开比半导 体元件层表面的错位集中的区域更靠内侧的区域，和半导体元件层表面错位集中的区域， 所以在比半导体元件层的表面错位集中的区域更靠内侧的区域产生的光可以抑制被半导 体元件层表面的错位集中的区域所吸收的光。据此，因为被错位集中的区域吸收的光可以 抑制在任意波长下再发光，所以可以抑制因这样的再发光而产生的色纯度变差。此外，在第 7情况中，因为通过减小第一选择生长掩模宽度，使达到第一选择生长掩模表面整体的原料 气体的总量变少，所以可以相应地减少从第一选择生长掩模表面向位于第一选择生长掩模 附近的生长中的半导体元件层的表面进行表面扩散的原料气体或其分解物的量。据此，因 为可以降低供给至位于第一选择生长掩模近旁的生长中半导体元件层表面的原料气体或 其分解物的量，所以可以抑制位于第一选择生长掩模近旁的半导体元件层厚度变大。其结
7果，可以抑制在第一选择生长掩模近旁位置和离第一选择生长掩模远的位置半导体元件层 的厚度变得不均勻。在上述第7情况的半导体元件中，优选还包含在比第一选择生长掩模更靠外侧的 区域上从第一选择生长掩模以预定间隔隔开形成的第二选择生长掩模。根据这样的构成， 例如通过在基板表面错位集中区域上形成第二选择生长掩模，因为在基板表面上生长半导 体元件层之际，在第二选择生长掩模上不生长半导体元件层，所以可以抑制在半导体元件 层上形成错位。这种情况下，优选在错位集中的表面区域上形成第二选择生长掩模。根据这样的 构成，可以容易地抑制在半导体元件层上形成错位。本发明的第8情况的半导体元件的制造方法，包含以下工序，即在至少背面的一 部分上具有错位集中的背面区域的基板的表面上形成半导体元件层的工序，和以与基板背 面相接触的方式形成背面侧电极的工序，和以在半导体元件层以及背面侧电极形成后，除 去错位集中的背面区域的工序。在该第8情况的半导体元件的制造方法中，如上述所示，在半导体元件层以及背 面侧电极形成后，通过除去错位集中区域，可以容易地抑制因在基板背面错位集中区域上 电流流过而产生的泄漏电流。其结果，因为可以容易地使元件定电流驱动时的光输出稳定 化，所以可以容易地制造工作稳定的半导体元件。此外，在作为半导体元件的一例在发光元 件中使用的情况下，在半导体元件层产生的光可以容易地抑制被基板背面错位集中的区域 吸收。据此，因为可以容易地抑制在错位集中区域所吸收的光在任意波长下再发光，所以可 以抑制因这样的再发光而产生的色纯度变差。在上述第8情况的半导体元件的制造方法中，除去错位集中的背面区域的工序优 选包含以实质上相同宽度除去从基板背面直到半导体元件层表面为止的工序。根据这样的 构成，可以容易地除去从基板背面延伸直到半导体元件层表面的贯通错位。在上述第8情况的半导体元件的制造方法中，基板也可以包含氮化物类半导体基 板。根据这样的构成，可以容易地形成可能抑制在氮化物半导体基板上泄漏电流的产生的 氮化物类半导体元件。


图1是示出本发明第1实施方式的氮化物类半导体激光元件(半导体元件)构造 的截面图。图2是示出图1所示的第1实施方式的氮化物类半导体激光元件发光层细节的放 大截面图。图3 图12是用于说明图1所示的第1实施方式的氮化物类半导体激光元件制 造过程的截面图。图13是示出本发明第2实施方式的氮化物类半导体激光元件(半导体元件)构 造的截面图。图14以及图15是用于说明图13所示的第2实施方式的氮化物类半导体激光元 件制造过程的截面图。图16是示出本发明第3实施方式的发光二极管元件(半导体元件)构造的截面图。图17 图21是用于说明图16所示的第3实施方式的发光二极管元件的制造过 程的截面图。图22是示出本发明第4实施方式的氮化物类半导体激光元件(半导体元件)构 造的截面图。图23 图26是用于说明图22所示的第4实施方式的氮化物类半导体激光元件 制造过程的截面图。图27是示出本发明第5实施方式的发光二极管元件(半导体元件)构造的截面 图。图28是用于说明图27所示的第5实施方式的发光二极管元件制造过程的截面 图。图29是示出本发明的第6实施方式的氮化物类半导体激光元件(半导体元件) 构造的截面图。图30是示出本发明的第7实施方式的氮化物类半导体激光元件(半导体元件) 构造的截面图。图31是示出图30所示的第7实施方式的第1变形例的氮化物类半导体激光元件 构造的截面图。图32是示出图30所示的第7实施方式的第2变形例的氮化物类半导体激光元件 构造的截面图。图33是示出本发明第8实施方式的氮化物类半导体激光元件(半导体元件)构 造的截面图。图34是示出本发明第9实施方式的氮化物类半导体激光元件(半导体元件)构 造的截面图。图35 图38是用于说明图34所示的第9实施方式的氮化物类半导体元件激光 元件制造过程的截面图。图39是示出本发明的第10实施方式的氮化物类半导体激光元件(半导体元件) 构造的截面图。图40 图45是用于说明图39所示的第10实施方式的氮化物类半导体激光元件 制造过程的截面图。图46是示出本发明第11实施方式的氮化物类半导体激光元件(半导体元件)构 造的截面图。图47以及图48是用于说明图46所示的第11实施例的氮化物类半导体激光元件 制造过程的截面图。图49是示出本发明第12实施方式的氮化物类半导体激光元件(半导体元件)构 造的截面图。图50是用于说明图49所示的第12实施方式的氮化物类半导体激光元件制造过 程的截面图。图51是示出本发明第13实施方式的氮化物类半导体激光元件(半导体元件)构 造的截面图。
图52 图55是用于说明图51所示的第13实施方式的氮化物类半导体激光元件 制造过程的平面图以及截面图。图56是示出本发明第14实施方式的氮化物类半导体激光元件(半导体元件)构 造的截面图。图57 图60是用于说明图56所示的第14实施方式的氮化物类半导体激光元件 制造过程的平面图以及截面图。图61是用于说明第14实施方式的变形例的氮化物类半导体激光元件制造过程的 平面图。图62是示出本发明第15实施方式的氮化物类半导体激光元件构造的平面图。图63是沿图62的500-500线的截面图。图64是示出图62以及图63所示的第15实施方式的氮化物类半导体激光元件发 光层细节的截面图。图65是示出图62以及图63所示的第15实施方式的氮化物类半导体激光元件的 半导体激光构造的斜视图。优选实施方式以下，基于

本发明的实施方式。(第1实施方式)首先，参照图1以及图2，说明第1实施方式的氮化物类半导体激光元件的构造。在第1实施方式的氮化物类半导体激光元件中，如图1所示，在具有约100 μ m 厚度的、且掺杂有具有5X IO18CnT3载流子浓度的氧的纤锌矿型构造的η型GaN基板1的 (0001)面上，形成具有约IOOnm厚度的、且由掺杂有具有约5Χ 1018cm_3的掺杂量的Si的 η型GaN构成的η型层2。在η型层2之上，形成具有约400nm厚度的、且由掺杂有具有约 5 X IO18CnT3掺杂量以及约5 X IO18CnT3载流子浓度的Si的η型Alatl5Gaa95N所构成的η型包 层3。η型GaN基板1是本发明的「基板」以及「氮化物类半导体基板」的一例，η型层2以 及η型包层3是本发明的「半导体元件层」的一例。在η型包层3上形成有发光层4。该发光层4，如图2所示，由η型载流子阻塞层4a、 η型光导层4b、多重量子阱(MQW)活性层4e、P型光导层4f、以及P型间隙层4g构成。η型 载流子阻塞层4a具有约5nm厚度，且由掺杂有具有约5 X IO18CnT3掺杂量以及约5 X 1018cm_3 载流子浓度的Si的η型Ala Aaa9N构成。η型光导层4b具有约IOOnm厚度，且由掺杂有具 有约5 X IO18CnT3掺杂量以及约5 X IO18CnT3载流子浓度的Si的η型GaN构成。此外，MQW活 性层4e交替地叠层具有约20nm厚度的不掺杂的Inatl5Gaa95N构成的4层障壁层4c，和具 有约3nm厚度的不掺杂的Inai5Gaa85N构成的3层阱层4d。此夕卜，P型光导层4f在具有约 IOOnm厚度的同时，由掺杂有具有约4X IO19CnT3的掺杂量以及约5X 1017cm_3载流子浓度的 Mg的P型GaN构成。P型间隙层4g在具有约20nm厚度的同时，由掺杂有具有约4X 1019cm_3 掺杂量以及约5 X IO17CnT3载流子浓度的Mg的P型AlaiGaa9N构成。发光层4是本发明的 「半导体元件层」的一例。而且，如图1所示，在发光层4上，形成具有凸部的同时，且掺杂有由具有约 4 X IO1W掺杂量以及约5 X IO17CnT3载流子浓度的Mg的P型Alatl5Gaa95N构成的P型包层 5。该P型包层5的凸部具有约1.5μπι宽度和约300nm高度。此外，P型包层5的凸部以外的平坦部具有约IOOnm厚度。而且，在P型包层5的凸部上，形成具有约IOnm厚度的、且由 掺杂有具有约4 X IO19CnT3掺杂量以及约5 X IO17CnT3载流子浓度的Mg的P型GaN构成的P 型接触层6。而且，通过P型包层5的凸部和P型接触层6构成向预定方向延伸的条状(细 长形)的脊部7。P型包层5以及P型接触层6是本发明的「半导体元件层」的一例。而且，在构成脊部7的P型接触层6上，从下层向上层形成由具有约5nm厚度的Pt 层、具有约IOOnm厚度的Pd层、以及具有约150nm厚度的Au层构成的P侧欧姆电极9。P 侧欧姆电极9是本发明的「表面侧电极」的一例。此外，在P型包层5的凸部以外的平坦部 表面上，形成由具有约250nm厚度的SiN构成的绝缘膜10，以便覆盖脊部7以及P侧欧姆 电极9的侧面。在绝缘膜10表面上从下层向上层形成由具有约IOOnm厚度Ti层、具有约 IOOnm厚度Pd层、和具有约3 μ m厚度Au层构成的P侧衬垫电极11，以便与P侧欧姆电极 9的上面相接触。在这里，在η型GaN基板1以及氮化物类半导体各层(2 5)端部近旁，在从η型 GaN基板1背面延伸直到P型包层5的平坦部表面的同时，具有约10 μ m宽度的错位集中的 区域8以约400 μ m周期形成为条状(细长状)。而且，在第1实施方式中，形成由具有约 250nm厚度和约40 μ m宽度的SiO2膜构成的绝缘膜12，以便覆盖η型GaN基板1背面上错 位集中区域8。此外，在η型GaN基板1的背面上，形成η侧电极13，在与η型GaN基板1背 面错位集中区域8以外的区域相接触的同时，覆盖绝缘膜12。该η侧电极13按照从接近η 型GaN基板1背面开始的顺序，由具有约IOnm厚度的Al层、具有约20nm厚度的Pt层、和 具有约300nm厚度的Au层构成。N侧电极13是本发明的「背面侧电极」的一例。在第1实施方式中，如上述所示，在η型GaN基板1背面上错位集中的区域8上， 在形成绝缘膜12的同时，形成η侧电极13，以便与η型GaN基板1背面错位集中区域8以 外区域相接触，据此，因为η型GaN基板1背面错位集中的区域8被覆盖成不从绝缘膜12 露出，所以可以抑制因在η型GaN基板1背面错位集中区域8电流流过而产生的泄漏电流。 其结果，因为可以容易地使元件的定电流驱动时光输出稳定化，所以可以容易地使半导体 元件工作稳定化。此外，因为可以降低错位集中区域流过的电流，所以可以降低从错位集中 区域8来的不必要的发光。其次，参照图1 图12，说明第1实施方式的氮化物类半导体激光元件的制造过程。首先，参照图3 图6，说明η型GaN基板1形成过程。具体讲，如图3所示，用 MOCVD (Metal Organic Chemical Vapor D印osition 金属有机物化学汽相沉积)法，在保 持基板温度在约600°C的状态下，在兰宝石基板21上生长具有约20nm厚度的AlGaN层22。 其后，改变基板温度到约1100°C，在AlGaN层22上生长具有约Iym厚度的GaN层23。此 时，在GaN层23的全区域，向纵方向传播的错位以约5X108cm_2以上(例如约5X 109cm_2) 的密度形成。其次，如图4所示，用等离子体CVD法，在GaN层23上以约10 μ m间隔隔开，以约 400 μ m周期，按照条状(细长状)形成由具有约390 μ m宽度和约200nm厚度的SiN或SiO2 构成的掩模层24。其次，如图5所示，用HVPE(Halide Vapor Phase Epitaxy 卤化物汽相取向生长) 法，在保持基板温度约1100°c的状态下，以掩模层24作为选择生长掩模，在GaN23上，由掺杂有具有约5X IO18CnT3载流子浓度的氧的η型GaN层Ia具有约150 μ m厚度且横方向生长。 其际，η型GaN层Ia在不形成掩模层24的GaN层23上有选择地纵向生长之后，逐渐地向横 方向生长。因此，位于未形成掩模层24的GaN层23上的η型GaN层Ia上，以约10 μ m宽度 按照条状(细长状)形成在约5X108cm_2以上(例如，约5X IO9CnT2)的密度向纵方向传播 的错位集中的区域8。其另一方面，因为在位于掩模层24上的η型GaN层Ia上，通过横方 向生长η型GaN层la，错位向横方向弯曲，所以难以形成向纵方向传播的错位，错位密度为 约5X107cm_2以下(例如约lX106cm_2)。其后，除去含有位于η型GaN层Ia下方的的掩模 层24的区域(兰宝石基板21等)。这样一来，如图6所示，形成由掺杂有具有约5 X IO18CnT3 载流子浓度的氧的η型GaN基板1。其次，如图7所示，用MOCVD法，在η型GaN基板1上顺序地生长η型层2、η型包 层3、发光层4、P型包层5以及P型接触层6。具体讲，在保持基板温度在约1100°C的生长温度的状态下，用由H2及N2构成的载 气、由NH3以及TMGa构成的原料气体、和由SiH4构成的掺杂剂气体，在η型GaN基板1上， 生长具有约IOOnm厚度的、由掺杂有具有约5 X IO18CnT3掺杂量的Si的η型GaN构成的η型 层2。其后，在原料气体上还添加ΤΜΑ1，在η型层2上，生长具有约400nm厚度的、由掺杂有 具有约5 X IO18CnT3掺杂量以及约5 X IO18CnT3载流子浓度的Si的η型Alatl5Gaa95N构成的η 型包层3。接着，如图2所示，在η型包层3 (参照图7)上，生长具有约5nm厚度的、由掺杂有 具有约5X IO18CnT3掺杂量以及约5X IO18CnT3载流子浓度的Si的η型AlaiGaa9N构成的η 型载流子阻塞层4a。其次，在保持基板温度为约800°C生长温度的状态下，用由H2及N2构成的载气、由 NH3以及TMGa构成的原料气体、和由SiH4构成的掺杂剂气体，在η型载流阻塞层4a上生长 掺杂了由具有约5X IO18CnT3掺杂量以及具有约5X IO18CnT3载流子浓度的Si的η型GaN构 成的η型光导层4b。其后，在原料气体中还添加TMIn的同时，通过不用掺杂剂气体，在η型光导层4b 上通过交替地生长由具有约20nm厚度的未掺杂的Inatl5Gaa95N构成的4层障壁层4c、和具 有约3nm厚度的未掺杂的Ina 15Ga0.85N构成的3层阱层4d，形成MQW活性层4e。而且，在把原料气体改变为NH3以及TMGa的同时，用由Cp2Mg构成的掺杂剂气体， 在MQW活性层4e上，生长具有约IOOnm厚度的、由掺杂了具有约4X 1019cm_3掺杂量以及约 5 X IO17CnT3载流子浓度的Mg的P型GaN构成的P型光导层4f。其后，在原料气体上还添加 TMA1，在P型光导层4f上，生长具有约20nm厚度的、由掺杂了具有约4X IO19CnT3掺杂量以 及约5X IO17CnT3载流子浓度的Mg的P型AlaiGaa9N构成的P型间隙层4g。据此，形成由η 型载流子阻塞层4a、n型光导层4b、MQW活性层4e、P型光导层4f、以及P型间隙层4g构成 的发光层4。其次，如图7所示，在保持基板温度约为1100°C的生长温度的状态下，用由H2及N2 构成的载气、由NH3、TMGa及TMAl构成的原料气体、和由Cp2Mg构成的掺杂剂气体，在发光层 4上生长具有约400nm厚度的、由掺杂了具有约4X IO19CnT3掺杂量以及约5X IO17CnT3载流子 浓度的Mg的P型Alatl5Gaa95N构成的P型包层5。其后，改变原料气体为NH3以及TMGa，在P 型包层5上生长具有约IOnm厚度的、由掺杂了具有约4 X IO19CnT3掺杂量以及约5 X IO17CnT3载流子浓度的Mg的P型GaN构成的P型接触层6。此时，通过η型GaN基板1的错位的传播，形成从η型GaN基板1的背面延伸至P 型接触层6的上面的错位集中的区域8。其后，在氮气环境中，在约800 0C温度条件下进行退火处理。其次，如图8所示，用真空蒸镀法，在P型接触层6上的预定区域上，从下层向上 层，形成由具有约5nm厚度的Pt层、具有约IOOnm厚度的Pd层、和具有约150nm厚度的Au 层构成的P侧欧姆电极9之后，在P侧欧姆电极9上形成具有约250nm厚度的Ni层25。此 时，形成P侧欧姆电极9以及Ni层25，以便成为具有约1. 5 μ m宽度的条状(细长状)。其次，如图9所示，用Cl2系气体的干蚀刻，以Ni层25作为掩模，蚀刻从P型接触 层6以及P型包层5上面开始约300nm厚度部分。据此，形成由P型包层5的凸部和P型 接触层6构成的、从预定方向延伸的条状(细长状)的脊部7。其后，除去M层25。其次，如图10所示，用等离子体CVD法，在形成具有约250nm厚度的SiN膜(未图 示)以覆盖整个面之后，通过除去位于P侧欧姆电极9上面的SiN膜，形成由具有约250nm 厚度的SiN膜构成的绝缘膜10。其次，如图11所示，用真空蒸镀法，在绝缘膜10表面上，从下层向上层，形成由具 有约IOOnm厚度的Ti层、具有约IOOnm厚度的Pd层、和具有约3 μ m厚度的Au层构成的P 侧衬垫电极11，以与P侧欧姆电极9的上面相接触。其后，研磨η型GaN基板1的背面，以 使η型GaN基板1的厚度成为约100 μ m。其次，在第1实施方式中，用等离子体CVD法、SOG (旋涂玻璃)法(涂布法)，或电 子束蒸镀法，在η型GaN基板1的背面的整个面上形成具有约250nm厚度的SiO2膜(未图 示)。其后，通过除去位于η型GaN基板1背面错位集中的区域8以外的区域的SiO2膜，如 图12所示，形成由具有约250nm厚度和约40 μ m宽的SiO2膜构成的绝缘膜12。据此，通过 绝缘膜12覆盖η型GaN基板1背面错位集中的区域8。其后，如图1所示，用真空蒸镀法，在η型GaN基板1的背面上，形成η侧电极13， 其与η型GaN基板1背面错位集中的区域8以外的区域相接触，同时，覆盖绝缘膜12。在形 成η侧电极13之际，从接近η型GaN基板1背面一方按照顺序形成具有约IOnm厚度的Al 层、具有约20nm厚度Pt层、和具有约300nm厚度的Au层。最后，从形成元件的P侧衬垫电 极11侧开始，形成划线(未图示)后，通过沿着其划线，按照各间距劈开元件，形成第1实 施方式的氧化物系半导体激光元件。(第2实施方式)参照图13，在该第2实施方式中，与上述第1实施方式不同，除去η型GaN基板1 以及氮化物类半导体各层(2 5)端部预定区域。因此，不存在图1所示的第1实施方式那 样的错位集中的区域8。此外，在η型GaN基板1的背面上，从接近η型GaN基板1背面一 方开始按顺序形成由具有约IOnm厚度的Al层、具有约20nm厚度的Pt层、和具有约300nm 厚度的Au层构成的η侧电极33，以便与η型GaN基板1背面的整个面相接触。N侧电极33 是本发明的「背面侧电极」的一例。第2实施方式的其它构成与上述第1实施方式相同。其次，参照图13 图15，说明第2实施方式的氮化物类半导体激光元件制造过程。首先，用与图3 图11所示的第1实施方式同样的制造过程，形成直到P侧衬垫 电极11为止之后，研磨η型GaN基板1的背面。其后，在η型GaN基板1的背面上，通过形成具有与上述第1实施方式同样厚度以及组成的η侧电极33，以便与η型GaN基板1的背 面的整个面相接触，从而得到图14所示构造。最后，在第2实施方式中，从形成有元件的P侧衬垫电极11侧开始，形成划线40， 以便夹持错位集中的区域8。具体讲，从邻接的元件间的中心线(未图示)开始在约ΙΟμπι 位置上形成划线。其后，如图15所示，沿其划线40 (参照图14)按各间距劈开元件，以便以 相同宽度从η型GaN基板1背面延伸直到P型包层5凸部以外的平坦部表面为止的错位集 中的区域8。这样一来，形成图13示出的第2实施方式的氮化物类半导体激光元件。在第2实施方式的制造过程，如上述所示，通过按各间距劈开元件以便以同宽度 除去从η型GaN基板1背面开始延伸直到P型包层5凸部以外的平坦部表面为止的错位集 中的区域8，从而可以容易地抑制因错位集中区域8中电流流过而产生的泄漏电流。其结 果，因为可以容易地使元件定电流驱动时光输出稳定，所以可以容易地制造工作稳定的氮 化物类半导体激光元件。在发光层4产生的光可以容易地抑制在错位集中区域8中吸收的光。据此，因为 可以容易地抑制通过错位集中区域8吸收的光以任意波长再发光，所以可以抑制因这样的 再发光产生的色纯度变差。(第3实施方式)参照图16以及图17，在该第3实施方式中，与上述第1实施方式不同，说明本发明 适用于发光二极管元件情况的例子。即在该第3实施方式中，如图16所示，在η型GaN基板1上形成由掺杂了具有约 5μπι厚度的Si的η型GaN构成的η型包层52。η型包层52是本发明的「半导体元件层」 的一例。在η型包层52上形成发光层53。该发光层53，如图17所示，通过交替地叠层由具 有约5nm厚度不掺杂的GaN构成的6层障壁层53a以及具有约5nm厚度不掺杂Ina35Gaa65N 构成的5层阱层53b的MQW活性层53c、和由具有约IOnm厚度不掺杂GaN构成的保护层53d 构成。发光层53是本发明的「半导体元件层」的一例。而且，如图16所示，在发光层53上形成由掺杂了具有0. 15 μ m厚度的Mg的P型 Alatl5Gaa95N构成的P型包层54。在P型包层54上形成由掺杂了具有约0. 3 μ m厚度的Mg 的P型GaN构成的P型中间层55。P型包层54以及P型接触层55是本发明的「半导体体 元件层」的一例。而且，在η型GaN基板1以及氮化物类半导体各层(52 55)端部近旁，形成从η 型GaN基板1背面延伸至P型接触层55上面的错位集中的区域56。在这里，在第3实施方式的发光二极管中，在P型接触层55上错位集中的区域56 上，形成由具有约250nm厚度和约40 μ m宽度的SiO2膜构成的绝缘膜57。在P型接触层55 上，形成P侧欧姆电极58，与P型接触层55上面错位集中区域56以外区域相接触，并覆盖 绝缘膜57。该P侧欧姆电极58，从下层向上层，由具有约5nm厚度的Pt层、具有约IOOnm 厚度的Pd层、和具有约150nm厚度的Au层构成。P侧欧姆电极58是本发明的「表面侧电 极」的一例。而且，在P侧欧姆电极58上，从下层向上层形成由具有约IOOnm厚度的Ti层、 具有约IOOnm厚度的Pd层、和具有约3 μ m厚度的Au层构成的P侧衬垫电极59。在第3实施方式中，在η型GaN基板1的背面，形成η侧欧姆透明电极60，以便与η型GaN基板1的背面错位集中区域56以外区域相接触。该η侧欧姆透明电极60从接近 η型GaN基板1背面一方按顺序由具有约5nm厚度的Al层、具有约15nm厚度的Pt层、和 具有约40nm厚度的Au层构成。此外，η侧欧姆透明电极60端面和元件端面之间的距离W 约为40μπι。η侧透明电极60是本发明的「背面侧电极」的一例。而且，在η侧欧姆透明电 极60背面上的预定区域，从接近η侧欧姆透明电极60背面的一方，按顺序形成由具有约 IOOnm厚度的Ti层、具有约IOOnm厚度的Pd层、和具有约3 μ m厚度的Au层构成的η侧衬 垫电极61。在第3实施方式中，如上述所示，在P型接触层55上的错位集中的区域上，在形成 绝缘膜57的同时，通过形成P侧欧姆电极58以便与P型接触层55上面的错位集中区域56 以外区域相接触，因为P型接触层55上面错位集中区域56被覆盖以不从绝缘膜57露出，所 以可以容易地抑制因P型接触层55上面错位集中区域56电流流过而产生的泄漏电流。此 夕卜，在η型GaN基板1背面上，通过形成η侧欧姆透明电极60以便与η型GaN基板1的背 面错位集中的区域56以外区域相接触，可以抑制因η型GaN基板1的背面错位集中区域电 流流过而产生的漏电。其结果，因为可以容易地使元件定电流驱动时的光输出稳定化，所以 可以容易地使半导体元件工作稳定化。此外，因为可以降低错位集中区域56流过的电流， 所以可以降低从错位集中区域56来的不必要的发光。在第3实施例中，通过使η侧欧姆透明电极60端面和元件端面之间距离W作成约 40 μ m，在η侧欧姆电极60上形成的η侧衬垫电极61上熔接焊料时，可以抑制焊料流到元 件端面(侧面)。据此，可以抑制元件不良短路的发生。其次，参照图16 图21，说明第3实施方式的发光二极管元件的制造过程。首先，如图18所示，用MOCVD法，在η型GaN基板上顺序生长η型包层52、发光层 53、P型包层54、以及P型接触层55。具体讲，在保持基板温度约为1000°C 1200°C (例如约1150°C )生长温度的状态 下，用H2以及N2构成的载气(H2含有率约50% )、由NH3以及TMGa构成的原料气体、和由 SiH4构成的掺杂剂气体，在η型GaN基板1上，以约3 μ m/h的生长速度生长由掺杂了具有 约5 μ m厚度的Si的η型GaN构成的η型包层52。其次，如图17所示，使基板温度保持在约700°C 约1000°C (例如，约850°C )的 生长温度的状态下，用由H2以及N2构成的载气(H2含有率约 约5% )、和由NH3、TEGa 以及TMIn构成的原料气体，在η型包层52 (参照图18)上，通过以约0. 4nm/s的生长速度 交替地生长由具有约5nm厚度的未掺杂的GaN构成的6层障壁层53a、和由具有约5nm厚度 的未掺杂Ina35Gaa65N构成的5层阱层53b，形成MQff活性层53C。接着，以约0. 4nm/s生长 速度生长由具有约IOnm厚度的未掺杂的GaN构成的保护层53d。据此，形成由MQW活性层 53C以及保护层53d构成的发光层53。其次，如图18所示，使基板温度保持在约1000°C 约1200°C (例如，约1150°C ) 的生长温度状态下，用由H2以及N2构成的载气(H2含有率约 约3% )、由NH3、TMGa 以及TMAl构成的原料气体、和由Cp2Mg构成的掺杂剂气体，在发光层53上在约3 μ m/h的 生长速度生长由掺杂了具有0. 15 μ m厚度的Mg的P型Alatl5Gaa95N构成的P型包层54。接 着，把原料气体改变为NH3以及TMGa，在P型包层54上，以约3 μ m/h的生长速度生长由掺 杂了具有0. 3 μ m厚度的Mg的P型GaN构成的P型接触层55。
此时，通过η型GaN基板1错位的传播，形成从η型GaN基板1背面延伸至P型接 触层55上面的错位集中的区域56。此外，通过降低由H2以及N2构成的载气的H2含有量， 可以不在氮气环境中进行退火处理，使Mg掺杂剂活性化。其次，在第3实施方式中，用等离子体CVD法，SOG法(涂布法)或电子束蒸镀法， 在P型接触层55的整个面上形成具有约250nm厚度的SiO2膜(未图示)。其后，通过除去 位于P型接触层55上的错位集中的区域56以外的区域的SiO2膜，如图19所示，形成具有 约250nm厚度和约40 μ m宽度的绝缘膜57。据此，通过绝缘膜57覆盖P型接触层55上面 错位集中区域56。其次，如图20所示，用真空蒸镀法，在P型接触层55上，形成P侧欧姆电极58，与 P型接触层55上面的错位集中区域56以外区域相接触，并覆盖绝缘膜57。在形成P侧欧 姆电极58之际，从下层向上层形成具有约5nm厚度的Pt层、具有约IOOnm厚度的Pd层、和 具有约150nm厚度的Au层。其次，用真空蒸镀法，在P侧欧姆电极58上，从下层向上层，形 成由具有约IOOnm厚度的Ti层、具有约IOOnm厚度的Pd层、和具有约3 μ m厚度的Au层构 成的P侧衬垫电极59。其后，研磨η型GaN基板1的背面，使η型GaN基板1的厚度为约 100 μ m0其次，在第3实施方式中，用真空蒸镀法，在η型GaN基板1背面的整个面上，从接 近η型GaN基板1背面一方开始，按顺序形成由具有约5nm厚度的Al层、具有约15nm厚度 的Pt层、和具有约40nm厚度的Au层构成的金属层(未图示)。其后，通过除去位于η型 GaN基板1背面上错位集中区域56以外区域的金属层，如图21所示，形成η侧欧姆透明电极 60。此时，除去金属层，使η侧欧姆透明电极60的端面和元件端面之间距离成为约40 μ m。其后，如图16所示，用真空蒸镀法，在η侧欧姆透明电极60背面上预定区域，从接 近η侧欧姆透明电极60的背面一方，按顺序形成由具有约IOOnm厚度的Ti层、具有约IOOnm 厚度的Pd层、和约3 μ m厚度的Au层构成的η侧衬垫电极61。最后，从形成元件的P侧衬 垫电极59侧开始形成划线(未图示)之后，通过沿其划线以各间距劈开元件，形成第3实 施方式的发光二极管元件。(第4实施方式)参照图22，在该第4实施方式中，与上述第1实施方式的不同，在P型包层5的凸 部以外的平坦部的表面上，形成由掺杂了具有0. 4 μ m厚度的Ge的η型Ala 12Ga0.88N构成的 η型电流阻塞层80。而且，在该第4实施方式中，在η型GaN基板1以及氮化物类半导体各层(2 5， 80)的端部近旁，形成从η型GaN基板1背面延伸至η型电流阻塞层80上面的错位集中区 域8。此外，在η型电流阻塞层80上，从下层向上层形成由具有约5nm厚度的Pt层、具有约 IOOnm厚度的Pd层、和具有约150nm厚度的Au层构成的P侧欧姆电极79，以便与构成脊部 7的P型接触层6的上面相接触。此外，在P侧欧姆电极79上，从下层向上层，形成由具有 约IOOnm厚度的Ti层、具有约IOOnm厚度的Pd层、和具有约3 μ m厚度的Au层构成的P侧 衬垫电极81。η型电流阻塞层80是本发明的「半导体元件层」的一例，P侧欧姆电极79是 本发明的「表面侧电极」的一例。在这里，在第4实施方式中，与上述第1实施方式同样，形成由具有约250nm厚度 和约40 μ m宽度的SiN膜构成的绝缘膜12，以覆盖η型GaN基板1的背面上的错位集中区域8。此外，在η型GaN基板1的背面上，形成η侧电极13，与η型GaN基板1的背面的错 位集中区域8以外区域相接触，并覆盖绝缘膜12。第4实施方式的其它构成与上述第1实施方式同样。在第4实施方式中，如上述所示，作为电流阻塞层，即使在形成有由η型 Alai2Gaa88N构成的η型电流阻塞层80的氮化物类半导体激光元件中，也可以得到与上述第 1实施方式同样的效果。即在η型GaN基板1背面上的错位集中的区域8上，通过在形成 绝缘膜12的同时，形成η侧电极13以便与η型GaN基板1背面的错位集中区域8以外的 区域相接触，因为η型GaN基板1背面错位集中的区域被覆盖成不从绝缘膜12露出，所以 可以容易地抑制因η型GaN基板1背面的错位集中区域电流流过而产生的泄漏电流。其结 果，因为可以容易地使元件定电流驱动时的光输出稳定化，所以可以容易地使半导体元件 工作稳定化。可是，在第4实施方式中，因为η型电流阻塞层80上面的错位集中区域8与 P侧欧姆电极79相接触，所以比上述第1实施方式更容易产生漏电。其次，参照图22 图26，说明第4实施方式的氮化物类半导体激光元件的制造过 程。首先，用与图3 图7所示的第1实施方式同样的制造过程，在形成直到P型接触 层6之后，在氮气环境中进行退火处理。其次，如图23所示，用等离子体CVD法，在P型接 触层6上的预定区域形成具有约200nm厚度的SiN层91之后，在SiN层91上形成具有约 250nm厚度的Ni层92。此时，形成SiN层91以及Ni层92，使其成为具有约1.5μπι宽度的 条状(细长状)。其次，如图24所示，用Cl2系气体的干蚀刻，以Ni层92作为掩模，从P型接触层6 以及P型包层5的上面开始蚀刻约300nm厚度。据此，形成由P型包层5的凸部和P型接 触层6构成的、向预定方向延伸的条状(细长状)的脊部7。其后，除去M层92。其次，如图25所示，用MOCVD法，以SiN层91作为选择生长掩模，在P型包层5的 凸部以外的平坦部表面上，形成由掺杂了具有约0. 4 μ m厚度的Ge的η型Ala 12Ga0.88N构成 的η型电流阻塞层80。此时，因为P型包层5凸部以外平坦面表面的错位的传播，所以形 成从η型GaN基板1背面延伸至η型电流阻塞层80上面的错位集中的区域8。其后，除去 SiN 层 91。其次，如图26所示，用真空蒸镀法，在η型电流阻塞80上，从下层向上层形成由具 有约5nm厚度的Pt层、具有约IOOnm厚度的Pd层、和具有约150nm厚度的Au层构成的P侧 欧姆电极79，以便与构成脊部7的P型接触层6的上面相接触。其后，在P侧欧姆电极79 上，从下层向上层形成由具有约IOOnm厚度的Ti层、具有约IOOnm厚度的Pd层、和具有约 3 μ m厚度的Au层构成的P侧衬垫电极81。其后，研磨η型GaN基板1的背面，使η型GaN 基板1的厚度成为约100 μ m。其次，用与图12所示的第1实施方式同样的制造过程，如图22所示，形成绝缘膜 12，以覆盖η型GaN基板1背面的错位集中的区域8。其后，用真空蒸镀法，在η型GaN基 板1的背面，形成η侧电极13，以便与η型GaN基板1背面错位集中区域8以外的区域相接 触，而且覆盖绝缘膜12。最后，从形成元件的P侧衬垫电极81开始形成划线(未图示)之 后，通过沿着该划线以各间隔劈开元件，形成第4实施方式的氮化物类半导体激光元件。(第5实施方式)
参照图27，在该第5实施方式中，与上述第3实施方式不同，在η型GaN基板1的 背面上的错位集中的区域56上，形成由具有约250nm厚度和约40 μ m宽度的SiO2膜构成 的绝缘膜100。此外，在第5实施方式中，在η型GaN基板1的背面上，形成具有与上述第3实施 方式同样厚度以及组成的η侧欧姆透明电极110，使其与η型GaN基板1的背面错位集中区 域56以外的区域相接触，并覆盖绝缘膜100。该η侧欧姆透明电极110从接近η型GaN基 板1背面一方开始，按顺序由具有约5nm厚度的Al层、具有约15nm厚度的Pt层、和具有约 40nm厚度的Au层构成。在η侧欧姆透明电极110背面上的预定区域上，从接近η侧欧姆透 明电极110背面一方开始，按顺序形成由具约IOOnm厚度的Ti层、具有约IOOnm厚度的Pd 层、和具有约3μπι厚度的Au层构成的η侧衬垫电极111。η侧欧姆透明电极110是本发明 的「背面侧电极」的一例。第5实施方式其它构成与上述第3实施方式是同样的。在第5实施方式中，如上述所示，在η型GaN基板1背面上的错位集中的区域56， 在形成绝缘膜100的同时，通过形成η侧欧姆透明电极110以与η型GaN基板1背面的错 位集中区域56以外的区域相接触，因为η型GaN基板1背面错位集中的区域56被覆盖成 不从绝缘膜100露出，所以可以容易地抑制因η型GaN基板1背面的错位集中区域56上电 流流过而产生的泄漏电流。与上述第3实施方式同样，因为P型接触层55上面错位集中区 域56被覆盖成不从绝缘膜57露出，所以可以容易地抑制因P型接触层55上面的错位集中 区域56上电流流过而产生的泄漏电流。其结果，因为可以更加容易地使元件定电流驱动时 的光输出稳定化，所以可以更加容易地使半导体元件工作稳定化。此外，因为可以降低在错 位集中区域56内流过电流，所以可以降低从错位集中区域56来的不必要的发光。其次，参照图27以及图28，说明第5实施方式的发光二极管元件制造过程。首先，用与图18 图20所示的第3实施方式同样的制造过程，形成直到P侧衬 垫电极59之后，研磨η型GaN基板1的背面。其次，在第5实施方式中，使用等离子体CVD 法，SOG法(涂布法)，或者电子束蒸镀法，在η型GaN基板1背面的整个面上，形成具有约 250nm厚度的5丨02膜(未图示)。其后，通过除去位于η型GaN基板1背面上的错位集中区 域56以外区域的SiO2膜，如图28所示，形成由具有约250 μ m厚度和约40 μ m宽度的SiO2 膜构成的绝缘膜100。据此，通过绝缘膜100覆盖η型GaN基板1背面的错位集中区域56。 其次，用真空蒸镀法，在η型GaN基板1背面上，形成η侧欧姆透明电极110，使其与η型GaN 基板1背面的错位集中区域56以外区域相接触，并覆盖绝缘膜100。在形成η侧欧姆透明 电极110之际，从接近η型GaN基板1背面一方按顺序形成具有约5nm厚度的Al层、具有 约15nm厚度的Pt层、和具有约40nm厚度的Au层。其后，如图27所示，用真空蒸镀法，在η侧欧姆透明电极110背面上的预定区域， 从接近η侧欧姆透明电极110背面一方，按顺序形成由具有约IOOnm厚度的Ti层、具有约 IOOnm厚度的Pd层、和具有约3 μ m厚度的Au层构成的η侧衬垫层111。最后，从形成有元 件P侧衬垫电极59的一侧开始形成划线(未图示)之后，通过沿其划线，以各间距劈开各 元件，形成第5实施方式的发光二极管元件。(第6实施方式)参照图29，在该第6实施方式中，与上述第1实施方式不同，在错位集中区域8上 设置具有从P型包层5的凸部以外的平坦部表面到达η型包层3中的深度的离子注入层120。由于该离子注入层120通过离子注入碳(C)等杂质形成，所以设置有离子注入层120 的区域成为高电阻区域。离子注入层120是本发明的「高电阻区域」的一例。第6实施方 式的其它构成与上述第1实施方式是同样的。在第6实施方式中，如上述所示，通过在错位集中区域8上设置具有从P型包层5 的凸部以外的平坦部表面到达η型包层3中的深度的离子注入层120，因为P型包层5的凸 部以外的平坦部表面错位集中区域8由于离子注入层120中电流难以流过，所以可以抑制 因P型包层5凸部以外的平坦部表面的错位集中区域8中电流流过而产生的泄漏电流。其 结果，因为可以容易地使元件定电流驱动时光输出稳定化，所以可以容易地使半导体元件 工作稳定化。第6实施方式的其它效果与上述第1实施方式是同样的。其次，作为第6实施方式的氮化物类半导体激光元件的制造过程，在图9所示的第 1实施方式的制造过程之后，在形成绝缘膜10之前，在P型包层5凸部以外的平坦部表面 的错位集中区域8上，以约150keV离子注入碳(C)。据此，形成具有从P型包层5d凸部以 外d平坦部表面直达η型包层3中的离子注入深度(厚度)的、在错位集中区域8上配置 的等离子注入层120。作为离子注入条件，优选剂量为约IXlO14cnT2以上。(第7实施方式)参照图30，在该第7实施方式中，在上述第4实施方式的构造(参照图22)中，具 有从η型电流阻塞层80上面直达η型包层3的上面的深度的凹部130，设置在比错位集中 区域8更靠内侧的区域(从元件的两端部开始约50 μ m 约100 μ m范围)上。此外，在 比η型电流阻塞层80上的凹部130更靠内侧的区域上，从下层向上层形成由具有约5nm厚 度的Pt层、具有约IOOnm厚度的Pd层、和具有约150nm厚度的Au层构成的P侧欧姆电极 149，使其与P型接触层6的上面相接触。此外，在P侧欧姆电极149上，从下层向上层，形 成由具有约IOOnm厚度的Ti层、具有约IOOnm厚度的Pd层、和具有约3 μ m厚度的Au层构 成的P侧衬垫电极151。P侧欧姆电极149是本发明的「表面侧电极」的一例。第7实施方 式的其它构成与上述第4实施方式是同样的。在第7实施方式，如上述所示，在比错位集中的区域8更靠内侧的区域(从两端部 开始约50 μ m 约100 μ m范围)上设置具有从η型电流阻塞层80上面到达η型包层3上 面深度的凹部130，同时，在比η型电流阻塞层80上的凹部130更靠内侧的区域上，通过形 成P侧欧姆电极149以与P型接触层6的上面相接触，可以抑制因η型电流阻塞层80上面 的错位集中区域8内电流流过而产生的泄漏电流。其结果，因为可以使元件定电流输出时 的光输出稳定化，所以可以使半导体元件工作稳定化。因为通过凹部130可以分开比发光 层4、Ρ型包层5以及η型电流阻塞层80的错位集中区域8更靠内侧的区域和集中区域8， 所以在比错位集中的区域8更靠内侧的发光层4产生的光可以抑制被错位集中区域8吸收 的光。据此，因为可以抑制在错位集中区域8吸收的光在任意波长下再发光，所以可以抑制 因这样再发光的色纯度变差。第7实施方式的其它效果与上述第1实施方式是相同的。其次，作为第7实施方式的氮化物类半导体激光元件的制造过程，在图25所示 的第4实施方式的制造过程中，在形成了 η型电流阻塞层80之后，用RIE(Reactive Ion Etching 反应离子蚀刻)法，在比错位集中区域8更靠内侧的区域，形成具有从η型电流阻塞层80上面直达η型包层3上面的深度的凹部130。而且，用真空蒸镀法，在包含凹部130 内面的整个面上，形成构成P侧欧姆电极149以及P侧衬垫电极151的金属层(未图示)。 其后，除去η型电流阻塞层80上错位集中区域8以及位于凹部130内面的金属层。据此， 在比η型电流阻塞层80上的凹部130更靠内侧的区域上，形成P侧欧姆电极149以与P型 接触层6上面相接触，同时，在P侧欧姆电极149上形成P侧衬垫电极151。参照图31，在该第7实施方式第1变形例的氮化物类半导体激光元件中，比错位集 中区域8更靠内侧的区域上设置的凹部160的深度为从η型电流阻塞层80上面达到η型 包层3中。即使这样地构成，也可以得到与上述第7实施方式同样效果。参照图32，在该第7实施方式的第2变形例的氮化物类半导体激光元件中，形成绝 缘膜170，以埋入η型电流阻塞层80上面的错位集中的区域8以及凹部130。此外，在η型 电流阻塞层80、绝缘膜170、以及P型接触层6上的整个面上，从下层向上层形成由具有约 5nm厚度的Pt层、具有厚度约IOOnm的Pd层、和具有约150nm厚度的Au层构成的P侧欧姆 电极179。此外，在P侧欧姆电极179上，从下层向上层，形成由具有约IOOnm厚度的Ti层、 具有约IOOnm厚度的Pd层、和具有约3 μ m厚度的Au层构成的P侧衬垫电极181。即使这 样地构成，也可以得到与上述第7实施方式同样效果。(第8实施方式)参照图33，在该第8实施方式中，在上述第4实施方式的构造(参照图22)中，在 错位集中的区域8上设置具有从η型电流阻塞层80的上面开始约0. 2 μ m深度的离子注入 层190。由于该离子注入层190通过离子注入碳(C)等杂质而形成，所以设置有离子注入层 190的区域成为高电阻区域。离子注入层190是本发明的「高电阻区域」的一例。第8实施 方式其它构成与上述第4实施方式是同样的。在第8实施方式中，如上述所示，通过在错位集中区域8上设置具有从η型电流阻 塞层80上面开始约0. 02 μ m深度的离子注入层190，因为在η型电流阻塞层80上面错位集 中区域8电流难以从离子注入层190流过，所以可以抑制因η型电流阻塞层80上面的错位 集中区域8电流流过而产生的泄漏电流。其结果，因为可以容易地使元件定电流驱动时的 光输出稳定化，所以可以容易地使半导体元件工作稳定化。第8实施方式的其它效果与上述第1实施方式是同样的。其次，作为第8实施方式的氮化物类半导体激光元件的制造过程，在上述第4实施 方式的制造过程中，在形成P侧欧姆电极79的工序(参照图26)之前，在η型电流阻塞层 80上面错位集中的区域8用40keV的离子注入碳(C)。据此，如图33所示，形成具有从η 型电流阻塞层80上面开始约0.2μπι的离子注入深度(厚度)的、在错位集中区域8上配 置的离子注入层190。作为注入条件优选取剂量在约IXlO14cnT2以上。(第9实施方式)在该第9实施方式中，与上述第1 第8实施方式不同，对用含有兰宝石基板的氮 化物类半导体层作为氮化物类半导体激光元件的基板的情况加以说明。即，在该第9实施方式，如图34所示，在兰宝石基板201上，形成具有约20nm厚度 的AlGaN层201b。在AlGaN层201b上，形成具有约1 μ m厚度的GaN层201c。在该GaN层 201c的整个区域上，形成向纵方向传播的错位。而且，在GaN层201c上的预定区域形成由 具有约200nm厚度的SiN或SiO2构成的掩模层201d。该掩模层201d在后述的制造过程中作为选择生长掩模发挥功能。此外，在GaN层201c上，形成具有约5 μ m厚度的未掺杂的 GaN层201e，以覆盖掩模层201d。而且，该第9实施方式的氮化物类半导体激光元件的基板 201，通过兰宝石基板201a、AlGaN层201b、GaN层201c、掩模层201d、和GaN层201e构成。 基板201的GaN层201e是本发明的「氮化物类半导体基板」的一例。在基板201上形成具有约IOOnm厚度的、由掺杂了具有约5 X IO18CnT3掺杂量的Si 的η型GaN构成的η型层202。在η型层202上，形成具有约400nm厚度的、由掺杂了具有 约5 X IO1W载流子浓度的Si的η型Al0.05Ga0.95N构成的η型包层203。在η型包层203 上形成具有与图2所示的第1实施方式的发光层4同样构成的发光层204。η型层202、η 型包层203、以及发光层204是本发明的「半导体元件层」的一例。在发光层204上，形成具有凸部的、由掺杂了具有约4Χ IO19CnT3掺杂量以及约 5 X IO17cnT3载流子浓度的Mg的P侧Ala05Gaa95N构成的P型包层205。该P型包层205的 凸部具有约1. 5 μ m宽度和约300nm高度。此外，P型包层205的凸部以外的平坦部具有约 IOOnm的厚度。而且，在P型包层205的凸部上，形成具有约IOnm厚度的、由掺杂了具有约 4 X IO19CnT3的掺杂量以及约5 X IO17CnT3载流子浓度的Mg的P型GaN构成的P型接触层206。 而且，通过P型包层205的凸部和P型接触层206，构成向预定方向延伸的条状(细长状) 的脊部207。P型包层205以及P型接触层206是本发明的「半导体元件层」的一例。通过除去从P型205的凸部以外的平坦部直到η型202的预定区域，使η型包层 202表面一部分露出。而且在构成基板201的GaN层201e以及氮化物类半导体各层(202 205) 一方端部近旁，形成从GaN层201c的AlGaN层201b侧界面直到P型包层205凸部以 外平坦部表面的错位集中区域208。此外，在构成基板201的GaN层201e以及η型层202 另一端部近旁，也形成从GaN层201c在AlGaN层201b侧界面直到η型层202露出的表面 延伸的错位集中区域208。而且，在构成脊部207的P型接触层206上，从下层向上层，形成由具有约5nm厚 度的Pt层、具有约IOOnm厚度的Pd层、和具有约150nm厚度的Au层构成的P侧欧姆电极 209。P侧欧姆电极209是本发明的「表面侧电极」的一例。在这里，在第9实施方式中，形成由具有约250nm厚度的SiN膜构成的绝缘膜201， 以使P侧欧姆电极209上面和η型层202露出的表面错位集中区域208以外的预定区域露 出。即通过绝缘膜210覆盖P侧以及η侧错位集中区域208的表面。而且，位于P型包层205凸部以外的平坦部表面上的绝缘膜201的表面上，从下层 向上层，形成由具有约IOOnm厚度的Ti层、具有约IOOnm厚度的Pd层、和具有约3 μ m厚度 的Au层构成的P侧衬垫电极211，以与P侧欧姆电极209的上面相接触。在第9实施方式中，形成η侧电极212，以与η型层202露出的表面的错位集中区 域208以外的区域相接触。该η侧电极212从下层向上层由具有约IOnm厚度的Al层、具 有约20nm厚度的Pt层、和具有约300nm厚度的Au层构成。N侧电极212是本发明的「表 面侧电极」的一例。在第9实施例中，如上述所示，在形成绝缘膜210以使η型层202的被露出的表面 错位集中区域208以外的预定区域露出的同时，通过形成η侧电极212，以便与η型层202 被露出的表面错位集中区域208以外的区域相接触，因为η型层202被露出的表面错位集 中区域208被覆盖以不从绝缘膜210露出，所以可以容易地抑制因η型层202露出的表面的错位集中区域208电流流过而产生的泄漏电流。其结果，因为可以容易地使元件在定电 流驱动时的光输出稳定化，所以可以使半导体元件工作稳定化。此外，可以抑制因错位集中 区域208电流流过产生的不必要的发光。其次，参照图34 图38，说明第9实施方式的氮化物类半导体激光元件的制造过程。首先，参照图35，说明基板201的形成过程。具体讲，如图35所示，用MOCVD法， 保持基板温度在600°C的状态下，在兰宝石基板201a上生长具有约20nm厚度的AlGaN层 201b。其后，改变基板温度为约1100°C，在AlGaN层201b上生长具有约Iym厚度的GaN 层201c。此时，在GaN层201c的整个区域，形成纵方向传播的错位。其次，用等离子体CVD 法，在GaN层201c上隔开预定间隔，形成由具有约200nm厚度的SiN或SiO2构成的的掩模 层 201d。其次，用HVPE法，保持基板温度在约1100°C的状态下，以掩模层201d作为选择生 长掩模，在GaN层201c上横方向生长具有约5 μ m厚度的未掺杂的GaN层201e。此时，GaN 层201e在未形成掩模层201d的GaN层201c上有选择地纵方向生长之后，逐渐地在横方向 生长。因此，位于未形成掩模层201d的GaN层201c上的GaN层201e上，形成纵方向传播 的错位集中区域208。其另一方面，因为在位于掩模201d上的GaN层201e上通过横方向生 长GaN层201e，错位向横方向弯曲，所以难以形成纵方向传播的错位。而且，通过兰宝石基 板 201a、AlGaN 层 201b、GaN 层 201c、掩模层 201d，和 GaN 层 201e 构成基板 201。其次，如图36所示，用MOCVD法，在基板201上顺序生长η型层202、η型包层203、 发光层204、P型包层205以及P型接触层206。而且，在P型接触层206的预定区域形成 条状(细长状)的P侧欧姆电极209。其后，通过从P型接触层206以及P型包层205上面 开始蚀刻约300nm厚度部分，形成由P型包层205凸部和P型接触层206构成的、向预定方 向延伸的条状(细长状)的脊部207。其次，如图37所示，通过从P型包层205的凸部以外的平坦部表面开始蚀刻到η 型层202为止的预定区域，使η型层202表面的一部分露出。其次，用等离子体CVD法，形成具有约250nm厚度的SiN膜(未图示)，以覆盖整个 面。其后，通过除去位于P侧欧姆电极209上的SiN膜和位于η型层202露出的表面的错 位集中区域208以外的预定区域的SiN膜，如图38所示，形成绝缘膜210。其次，如图34所示，用真空蒸镀法，在位于P型包层205的凸部以外的平坦部表面 上的绝缘膜201表面上，形成P侧衬垫电极211，以便与P侧欧姆电极209上面相接触。其 后，在第9实施方式中，在位于η型层202露出表面上的绝缘膜210上的预定区域，形成η 侧电极212，以便与η型层202露出的表面的错位集中区域208以外区域相接触。最后，从 形成有元件的P侧衬垫电极211的一侧开始形成划线(未图示)之后，通过沿该划线以各 间距劈开元件，形成第9实施方式的氮化物类半导体激光元件。(第10实施方式)参考图39，在该第10实施方式中，与上述第1 第9实施方式不同，在使用η型 GaN基板作为基板的同时，说明使η型包层错位集中区域厚度比η型包层错位集中区域以外 区域的厚度还小的情况。在该第10实施方式的氮化物类半导体激光元件中，如图39所示，在具有约100 μ m厚度的、掺杂了具有约5X IO18CnT3载流子浓度的氧的η型GaN基板221上，形成具有约 IOOnm厚度的、由掺杂了具有约5 X IO18CnT3掺杂量的Si的η型GaN构成的η型层222。N型 GaN基板221在具有纤锌矿构造，并具有(0001)面的表面。在η型层222上，形成具有约 400nm厚度的、由掺杂了具有约5X IO18CnT3掺杂量以及约5X IO18CnT3载流子浓度的Si的η 型Alatl5Gaa95N构成的η型包层223。此外，在η型GaN基板221、η型层222以及η型包层 223端部近旁，以约400 μ m的周期的条状(细长状)，形成从η型GaN基板221背面延伸至 η型包层222表面的、具有约10 μ m宽度的错位集中区域228。η型GaN基板221是本发明 的「基板」一例，η型层222以及η型包层223是本发明的「半导体元件层」以及「第一半导 体层」的一例。在这里，在第10实施方式中，从η型包层223上面直到预定深度为止进行除去，以 使η型包层223错位集中区域228的厚度比η型包层223错位集中区域228以外区域的厚 度还小。此外，在η型包层223上错位集中区域228以外的区域上形成具有MQW活性层的 发光层224。该发光层224由具有与图2所示的第1实施方式的发光层4同样厚度以及组 成的氮化物类半导体各层构成，同时，具有比η型包层223错位集中区域228以外区域的宽 度还小的宽度(约7.5 μ m)。发光层224是本发明的「半导体元件层」的一例。在发光层224上，形成具有凸部的、由掺杂了具有约4X IO19CnT3的掺杂量以及约 5 X IO17cnT3载流子浓度的Mg的P型Ala05Gaa95N构成的P型包层225。该P型包层225的凸 部具有约1. 5 μ m宽度，同时，具有从平坦部上面突出约300nm的高度。此外，P型包层225 的平坦部具有约IOOnm的厚度。而且，在P型包层225的凸部上，形成具有约IOnm厚度的、 由掺杂了具有约4X IO19CnT3掺杂量以及约5X IO17CnT3载流子浓度的Mg的P型GaN构成的 P型接触层226。而且，通过P型包层225的凸部和P型接触层226，构成向预定方向延伸的 条状(细长状)的脊部227。P型包层225以及P型接触层226是本发明的「半导体元件 层」以及「第2半导体层」的一例。而且，在构成脊部227的P型接触层226上，从下层向上层，形成由具有约5nm厚 度的Pt层、具有约IOOnm厚度的Pd层、和具有约150nm厚度的Au层构成的P侧欧姆电极 229。P侧欧姆电极299是本发明的「表面侧电极」的一例。此外，去除去η型包层223后露 出的表面以及P侧欧姆电极229上面以外的区域上形成由具有约250nm厚度的SiN膜构成 的绝缘膜230。在绝缘层230的表面上，从下层向上层形成由具有约IOOnm厚度的Ti层、具 有约IOOnm厚度的Pd层、和具有约3 μ m厚度的Au层构成的P侧衬垫电极231，以便与P侧 欧姆电极229的上面相接触。在η型GaN基板221的背面从接近η型GaN基板221背面开 始，按顺序形成由具有约IOnm厚度的Al层、具有约20nm厚度的Pt层、和具有约300nm厚 度的Au层构成的η侧电极232，以便与η型GaN基板221背面的整个面相接触。在第10实施方式中，如上述所示，使η型包层223错位集中区域228的厚度比η 型包层223错位集中区域228以外的区域厚度还小，同时，因为在η型包层223上的错位集 中区域228以外区域上，通过形成发光层224，经发光层224形成的η型包层223和P型包 层225之间的ρη结区上不形成错位集中区域228，所以可以抑制因错位集中区域228电流 流过而产生的泄漏电流。其结果，因为可以容易地使元件在定电流驱动时的光输出稳定化， 所以可以容易地使氮化物类半导体激光元件工作稳定化。此外，因为可以降低错位集中区 域228流过的电流，所以可以降低从错位集中区域228来的不必要的发光。
在第10实施方式中，因为通过使发光层224的宽度比η型包层223的错位集中区 域228以外的区域的宽度还小，经发光层224形成的η型包层223和P型包层225之间的 ρη结区变小，所以可以减小η型包层223和P型包层225的ρη结电容量。据此，可以使氮 化物类半导体激光元件的响应速度高速化。其次，参照图39 图45，说明第10实施方式的氮化物类半导体激光元件的制造过程。首先，如图40所示，用与图3 图9所示的第1实施方式同样的制造过程，形成直 到由P型包层225的凸部和P型接触层226构成的脊部227以及P侧欧姆电极229。其后， 在P型包层225平坦部上错位集中区域228以外的预定区域上，形成抗蚀剂层241，以便覆 盖P侧欧姆电极229以及脊部227的表面。其次，如图41所示，以抗蚀剂241作为掩模，从P型包层225平坦部上面直到发光 层224为止进行蚀刻。据此，在除去P型包层225以及发光层224的错位集中的区域228 的同时，使P型包层225以及发光层224宽度比η型包层223错位集中区域228以外区域 宽度还小。其后，除去抗蚀剂241。其次，如图42所示，用等离子体CVD，在形成了具有约250nm厚度的SiN膜(未图 示)以覆盖整个面之后，通过除去位于P侧欧姆电极229上面的SiN膜，形成由具有约250nm 厚度的SiN膜构成的绝缘膜230。其次，如图43所示，用真空蒸镀法，在绝缘膜230表面的预定区域，从下层向上层 形成由具有约IOOnm厚度的Ti层、具有约IOOnm厚度的Pd层、和具有约3 μ m厚度的Au层 构成的P侧衬垫电极231，以便与P侧欧姆电极229上面相接触。而且，研磨η型GaN基板 221的背面，使η型GaN基板221的厚度为约100 μ m。其后，用真空蒸镀法，在η型GaN基 板221背面，在接近η型GaN基板221背面一方按顺序形成由具有约IOnm厚度的Al层、具 有约20nm厚度的Pt层、和具有约300nm厚度的Au层构成的η侧电极232，以便与η型GaN 基板221背面的整个面相接触。其次，如图44所示，使用Cl的RIE法，除去从邻接的元件的边界区域的P侧衬垫 电极231的表面直到绝缘膜230以及η型包层223的预定深度为止的错位集中区域228。 据此，在元件错位集中的区域228上形成具有比错位集中区域228宽度还大的宽度W2(例 如，约60 μ m)的沟部233。其次，如图45所示，用金刚石笔(diamond point)，在沟部233底部的中央部，形成 划线234。其后，沿其划线以各间距分离元件。这样一来，形成如图39所示的第10实施方 式的氮化物类半导体激光元件。(第11实施方式)参照图46，在该第11实施方式中，与上述第10实施方式不同，发光层224a具有与 η型包层223a相同的宽度。此外，除去从η型GaN基板221a上面直到预定深度为止，使η 型GaN基板221a错位集中的区域228的厚度比η型GaN基板221a错位集中区域228以外 区域的厚度还小。而且，在η型GaN基板221a上错位集中区域228以外的区域上，顺序地 形成η型层222a、η型包层223a、发光层224a、P型包层225a以及P型接触层226a。此外，在P型包层225a的平坦部上、脊部227a以及P侧欧姆电极229a的侧面上 形成绝缘膜260。在绝缘膜260的表面上形成P侧衬垫电极261，以便与P侧欧姆电极229a上面相接触。η型GaN基板221a、n型层222a、n型包层223a、发光层224a、P型包层225a、 P型接触层226a、以及P侧欧姆电极229a分别具有与上述第10实施方式的GaN基板221、 η型层222、η型包层223、发光层224、Ρ型包层225、Ρ型接触层226、以及P侧欧姆电极229 同样的厚度及组成。此外，绝缘膜260以及P侧衬垫261分别具有与上述第10实施方式的 绝缘膜230以及P侧衬垫电极231同样的厚度以及组成。第11实施方式其它的构成与上述第10形态是同样的。在第11实施方式中，如上述所示，使η型GaN基板221a的错位集中区域228的厚 度比η型GaN基板221a错位集中区域228以外区域的厚度还小，同时，因为通过在η型GaN 基221a上错位集中区域228以外的区域上顺序地形成η型层222a、n型包层223a、发光层 224a、P型包层225a、以及P型接触层226a，在经发光层224a形成的η型包层223a和P型 包层225a之间pn结区不形成错位集中区域228，所以与上述实施方式同样，在可以容易地 使氮化物类半导体激光元件工作稳定化的同时，可以降低从错位集中区域228来的不必要 的发光。其次，参照图46 图48，说明第11实施方式的氮化物类半导体激光元件的制造过程。首先，如图47所示，用与图3 图11所示的第1实施方式同样的制造过程，在形 成直到P侧衬垫电极261为止的同时，研磨η型GaN基板221a的背面。其后，用真空蒸镀 法，在η型GaN基板221a的背面上，形成η侧电极232以与η型GaN基板221a背面的整个 面相接触。其次，如图48所示，在邻接的元件边界区域，通过照射YAG激光(基本波长: 1. 06 μ m)的第3高次谐波(355nm)，从P侧衬垫电极261表面开始，部分地除去含有绝缘膜 260的η型GaN基板221a、P型包层225a、发光层224a、η型包层223a以及η型层222a的 预定深度为止的错位集中区域228。作为此时的照射条件，设定脉冲频率在约10kHz，同时， 把扫描速度设定在约0. 75mm/sec0据此，在元件错位集中区域228上，形成比错位集中区域 228宽度还大的宽度W3(例如，约100 μ m)的沟部263。其后，沿着其沟部263以各间距分 离元件。这样一来，形成图46所示的第11形态的氮化物类半导体激光元件。在第11实施方式的制造过程中，如上述所示，通过用YAG激光，形成用于以各间距 分离元件的沟部263，因为可以使沟部263的宽度W3比错位集中区域228的宽度还大，所以 可以容易地除去错位集中区域228。据此，除了形成用于以各间距分离元件的沟部263的工 序之外，不必要增加除去错位集中区域228的工序。其结果，可以使制造工序简略化。(第12实施方式)参照图49，在该第12实施方式中，与上述第10实施方式不同，从η型GaN基板 221b上面直到预定深度为止进行除去，以便η型GaN基板221b错位集中区域228的厚度比 基板221b错位集中区域228以外区域的厚度还小。而且，在η型GaN基板221b上错位集 中区域228以外区域上顺序地形成η型层222b、η型包层223b、发光层224、P型包层225、 以及P型接触层226。η型GaN基板221b、η型222b、以及η型包层223b分别具有与上述 第10实施方式的η型GaN基板221、η型层222、以及η型包层223同样的厚度及组成。在 这里，发光层224以及P型包层225的平坦部具有比η型包层223b的宽度还小的宽度(约 4. 5 μ m) ο
第12实施方式的其它构成与上述第10实施方式是同样的。在第12实施方式中，通过如上述所示的构成，可以得到抑制因错位集中区域228 电流流过而产生的泄漏电流等与上述第10实施方式同样的效果。其次，参照图49以及图50，说明第12实施方式的氮化物类半导体激光元件的制造 过程。首先，用与图40 图43所示的第10实施方式同样的制造过程，形成直到η侧电 极 232。其次，如图50所示，用划片(dicing)，在与邻接于氮化物类半导体激光元件的元 件的边界区域中，部分地除去从P侧衬垫电极231表面直到含有绝缘膜230的η型GaN基板 221b、n型包层223b、以及η型层222b的预定深度为止的错位集中区域228。据此，在元件 错位集中的区域228上形成具有比错位集中区域228的宽度还大的宽度W4(例如约60 μ m) 的沟部273。其后，沿着沟部273以各间距分离元件。这样一来，形成图49所示的第12实 施方式的氮化物类半导体激光元件。在第12实施方式的制造过程中，如上述所示，因为用划片通过形成用于以各间距 分离元件的沟部273，可以使沟部273的宽度W4比错位集中区域228的宽度还大，所以可以 与上述第11实施方式的制造过程同样，容易地除去错位集中区域228。其结果可以使制造 工序简略化。(第13实施方式)参照图51，说明在该第13实施方式中，与上述第10 第12实施方式不同，在比η 型GaN基板上错位集中区域更靠内侧的区域形成选择生长掩模的情况。在该第13实施方式的氮化物类半导体激光元件中，如图51所示，在η型GaN基板 281端部近旁，以约400 μ m的周期，条状(细长状)地形成从η型GaN基板281背面延伸至 表面的、具有约10 μ m宽度的错位集中区域288。η型GaN基板281具有与上述第10实施 方式的η型GaN基板221同样的厚度及组成。η型GaN基板281是本发明的「基板」的一 例。在这里，在第13实施方式中，如图52所示，在比η型GaN基板281上错位集中区 域288更靠内侧的区域，形成由具有约200nm厚度的SiN膜构成的条状(细长状)的选择生 长掩模293。该选择生长掩模293具有比错位集中区域288宽度还小的宽度W5 (约3 μ m)。 从元件端部直到选择生长掩模293的端部的间隔W6为约30 μ m。选择生长掩模293是本发 明的「第一选择生长掩模」的一例。在形成有η型GaN基板281上的选择生长掩模293的区域以外的区域上，如图51 所示，顺序地形成η型层282、η型包层283、发光层284、Ρ型包层285、以及P型接触层286。 P型包层285具有凸部，同时，P型接触层286在P型包层285的平坦部以外区域上形成。 而且，通过位于比选择生长掩模293更靠内侧的P型包层285的凸部，和在其P型包层285 的凸部上形成的P型接触层286，构成脊部287。此外，在位于比选择生长掩模293更靠外 侧的η型层282、η型包层283、发光层284、P型包层285、以及P型接触层286上通过传播 η型GaN基板281的错位，形成错位集中的区域288。η型层282、η型包层283、发光层284、 P型包层285、以及P型接触层286分别具有与上述第10实施方式的η型层222、η型包层 223、发光层224、P型包层225、以及P型接触层226同样的厚度及组成。η型层282、η型包层283、发光层284、P型包层285、以及P型接触层286是本发明的「半导体元件层」的一 例。在这里，在第13实施方式中，在位于比η型GaN基板281上错位集中区域288更 靠内侧的区域的氮化物类半导体各层(282 286)和位于η型GaN基板281上错位集中的 区域288的氮化物类半导体各层(282 286)之间形成凹部294。在构成脊部287的P型接触层286上形成P侧欧姆电极289。而且，形成绝缘膜 290，以覆盖P侧欧姆电极289上面以外区域。在比位于凹部294更靠内侧的绝缘膜290表 面上形成P侧衬垫电极291，以便与P侧欧姆电极289上面相接触。P侧欧姆电极289、绝缘 膜290、以及P侧衬垫电极291分别具有与上述第10实施方式的P侧欧姆电极229、绝缘膜 230、以及P侧衬垫电极231同样的厚度及组成。P侧欧姆电极289是本发明的「表面侧电 极」的一例。此外，在η型GaN基板281背面上形成η侧电极292，以便与η型GaN基板281背 面错位集中区域288以外的区域相接触。N侧电极292具有与上述第10实施方式的η侧电 极232同样的厚度以及组成。在第13实施方式中，如上述所示，通过在比η型GaN基板281上的错位集中的区 域288更靠内侧的区域上形成选择生长掩模293，在η型GaN基板281上生长氮化物类半导 体各层(282 286)之际，因为在选择生长掩模293上不生长氮化物类半导体各层(282 286)，所以可以在比η型GaN基板281上错位集中区域288更靠内侧的区域上形成的氮化 物类半导体各层(282 286)，和在η型GaN基板281上错位集中区域288上形成的氮化物 类半导体各层(282 286)之间形成凹部294。因此，通过凹部294可以分开形成有错位 集中区域288的氮化物类半导体各层(282 286)和未形成错位集中区域288的氮化物类 半导体各层(282 286)。据此，通过位于比选择生长掩模293更靠内侧的P型接触层286 上形成P侧欧姆电极289，可以抑制因错位集中区域288电流流过而产生的泄漏电流。其结 果，因为可以使元件在定电流驱动时光输出稳定化，所以可以使氮化物类半导体激光元件 工作稳定化。此外，因为通过凹部294分开形成有错位集中区域288的氮化物类半导体各 层(282 286)和未形成错位集中区域288的氮化物类半导体各层(282 286)，所以在位 于比错位集中区域288更靠内侧的发光层284产生的光可以抑制被错位集中区域288所吸 收的光。据此，因为可以抑制被错位集中区域288吸收的光以任意波长再发光，所以可抑制 因这样的再发光产生的色纯度变差。其次，参照图51 图55，说明第13实施方式的氮化物类半导体激光元件的制造过程。首先，如图52以及图53所示，用与图3 图6所示的第1实施方式同样的制造过 程，在形成η型GaN基板281之后，用等离子体CVD法，在η型GaN基板281的预定区域形 成由具有约200nm厚度的SiN膜构成的条状(细长状)的选择生长掩模293。具体讲，在η 型GaN基板281上通过隔开约60 μ m的间隔W7 (W6X2)，以夹持错位集中区域288，形成具 有约3 μ m宽度W5的选择生长掩模293。其次，如图54所示，用MOCVD法，在形成有选择生长掩模293的η型GaN基板281 上，顺序地形成η型层282、η型包层283、发光层284、P型包层285、以及P型接触层286。此时，在第13实施方式中，因为在选择生长掩模293上不形成氮化物类半导体各层082 观6)，所以在比η型GaN基板281上错位集中区域288更靠内侧的区域上形成的 氮化物类半导体各层082 观6)，和在η型GaN基板281上错位集中的区域288上形成的 氮化物类半导体各层082 观6)之间形成凹部四4。此外，在η型GaN基板281上错位集 中区域288上形成的氮化物类半导体各层082 观6)上，通过η型GaN基板的错位 的传播，形成从η型GaN基板281背面延伸至P型接触层286上面的错位集中区域观8。其次，如图55所示，用与图8 图11所示的第1实施方式同样的制造过程，在位 于比凹部294更靠内侧的P型接触层286上形成P侧欧姆电极观9，同时，形成由P型包层 285凸部和P型接触层286构成的脊部观7。此外，在形成绝缘膜四0以覆盖P侧欧姆电极 289上面以外的区域之后，在位于比凹部294更靠内侧的绝缘膜290的表面上形成P侧衬垫 电极四1，以便与P侧欧姆电极289上面相接触。其后，研磨η型GaN基板的背面。最后，如图51所示，用真空蒸镀法，在η型GaN基板281背面上的整个面上形成构 成η侧电极四2的金属层(未图示)之后，通过除去位于错位集中区域观8的金属层，形成 第13实施方式的氮化物半导体激光元件。在第13实施方式的制造过程中，如上述所示，通过在比η型GaN基板上错位集 中的区域288更靠内侧的区域形成具有比错位集中区域观8宽度还小的宽度W5的选择生 长掩模四3，因为到达选择生长掩模293表面全体的原料气体总量变小，所以相应地从选择 生长掩模293表面向位于选择生长掩模293近旁的生长中的氮化物类半导体各层082 286)表面进行表面扩散的原料气体或其分解物的量变小。据此，因为可以降低供给至位于 选择生长掩模293近旁生长中的氮化物类半导体各层082 观6)表面的原料气体或其分 解物的量的增加，所以可抑制位于选择生长掩模293近旁的氮化物类半导体各层082 286)的厚度变大。其结果，可以抑制氮化物类半导体各层082 观6)的厚度在选择生长 掩模293近旁的位置和远离选择生长掩模四3的位置上的不均勻。(第14实施方式)参照图56，在该第14实施方式中，与上述第13实施方式不同，在η型GaN基板281 上错位集中区域观8以及比错位集中区域288更靠内侧的区域，分别形成由具有约IOOnm 厚度的SiN膜构成的选择生长掩模313a以及31北。选择生长掩模313a具有比错位集中区 域观8宽度还大的宽度W8 (约188 μ m)。选择生长掩模31 具有比错位集中区域观8宽度 还小的宽度W9 (约2 μ m)。而且，选择生长掩模31 从选择生长掩模313a隔开约5 μ m的 间隔WlO来配置。选择生长掩模31 间的间隔Wll为约10 μ m。选择生长掩模313a是本 发明的「第二选择生长掩模」一例。选择生长掩模31 是本发明的「第一选择生长掩模」 的一例。而且，在形成有η型GaN基板281上的选择生长掩模313a以及31 的区域以外 的区域上，顺序地形成η型层^2a、η型包层^3a、发光层^4a、P型包层观如、以及P型 接触层^6a。此外，P型包层具有凸部，同时，P型接触层在P型包层的平 坦部以外区域上形成。而且，通过比位于选择生长掩模31 更靠内侧的P型包层的 凸部和在其P型包层的凸部上形成的P型接触层构成脊部^7a。而且，发光层 284a以及P型包层的平坦部具有比η型包层的宽度还小的宽度(约10. 5 μ m)。在这里，在第14实施方式中，在η型GaN基板281上形成的氮化物类半导体各层 (观加 观6幻上不形成错位集中区域观8。在位于η型GaN基板281上的错位集中区域288侧的氮化物类半导体各层( 和位于η型GaN基板281上中央部的氮化物 类半导体各层082a ^6a)之间形成凹部314。在构成脊部的P型接触层上形成P侧欧姆电极^9a。而且，形成绝缘 膜310以覆盖P侧欧姆电极上面以外的区域。在绝缘膜310表面上的预定区域上形 成P侧衬垫电极311，以便与P侧欧姆电极上面相接触。该P侧衬垫电极311 —方的 端部配置在位于错位集中区域288的绝缘膜310上，同时，另一方的端部配置在位于P型包 层平坦部上的绝缘膜310上。η型GaN基板观1、η型层观加、η型包层^3a、发光层 284a, P型包层^5a、P型接触层以及P侧欧姆电极具有分别与上述第10实施 方式的η型GaN基板221、η型层222、η型包层223、发光层224、P型包层225、P型接触层 226以及P侧欧姆电极229同样的厚度以及组成。此外，绝缘膜310以及P侧衬垫电极311 分别具有与上述第10实施方式的绝缘膜230以及P侧衬垫电极231相同厚度以及组成。在η型GaN基板281背面上形成η侧电极四2，以便与上述第13实施方式同样地 与η型GaN基板的背面错位集中区域以外的区域相接触。在第14实施方式中，如上述所示，在η型GaN基板281上错位集中区域288上，通 过形成选择生长掩模313a，在η型GaN基板281上生长氮化物类半导体各层( 286a) 之际，因为在选择生长掩模313a上不生长氮化物类半导体各层( 286a)，所以可以控 制在氮化物类半导体各层08h ^6a)上错位集中区域观8的形成。据此，可以抑制因 在错位集中区域288上电流流过而产生的泄漏电流。其结果，因为可以使元件在定电流驱 动时的光输出稳定化，所以可以容易地使氮化物类半导体激光元件工作稳定化。此外，因为 可以降低错位集中区域2 流过的电流，所以可以降低从错位集中区域2 来的不必要的 发光。其次，参照图56 图60，说明第14实施方式的氮化物类半导体激光元件制造过程。首先，如图57以及图58所示，用与图3 图6所示的第1实施方式同样的制造过 程，在形成η型GaN基板之后，用等离子体CVD法，在η型GaN基板上的预定区域形 成由具有约IOOnm厚度的SiN膜构成的条状(细长状)的选择生长掩模313a以及313b。具 体讲，在η型GaN基板281上的错位集中区域288上，形成具有约376 μ m的宽度Wl2 (W8 X 2) 的选择生长掩模313a。此外，在η型GaN基板281上从选择生长掩模313a隔开约5 μ m的 间隔W10，形成具有约2μπι的宽度W9的选择生长掩模31北。此外，选择生长掩模31 间 的间隔Wll取作约10 μ m。其次，如图59所示，用MOCVD法，在形成有选择生长掩模313a以及31 的η型 GaN基板281上，顺序地形成η型层282a、η型包层^3a、发光层284a、P型包层以及 P型接触层^6a。此时，在第14实施方式中，在选择生长掩模313a以及31 上不形成氮化物类半 导体各层08h ^6a)。因此，在氮化物类半导体各层08h ^6a)上不形成错位集中 区域观8。此外，在η型GaN基板281上的错位集中区域288侧形成的氮化物类半导体各层 (282a 和在η型GaN基板281上的中夹部上形成的氮化物类半导体各层082a 286a)之间形成凹部314。其次，如图60所示，用与图8 图11所示的第1实施方式同样的制造过程，在位于比凹部314更靠内侧的P型接触层上形成P侧欧姆电极289a，同时，形成由P型包 层的凸部和P型接触层286构成的脊部^7a。在形成绝缘膜310以覆盖P侧欧姆电 极上面以外区域之后，在绝缘膜310表面上的预定区域上形成P侧衬垫电极311，以便 与P侧欧姆电极的上面相接触。其后，研磨η型GaN基板的背面。最后，如图56所示，用真空蒸镀法，在η型GaN基板281背面上的整个面上形成构 成η侧电极四2的金属层(未图示)之后，通过除去位于错位集中区域观8的金属层，形成 第14实施方式的氮化物类半导体激光元件。在第14实施方式的制造过程中，如上述所示，在比η型GaN基板281上的错位集 中区域288更靠内侧的区域上，通过形成具有比错位集中区域288的宽度还小的宽度W9的 选择生长掩模313b，生长氮化物类半导体各层(观加 观6&)之际，因为到达选择生长掩 模31 的表面全体的原料气体总量变少，所以相应地从选择生长掩模31 的表面向位于 选择生长掩模31 近旁的生长中的氮化物类半导体各层( 286a)表面进行表面扩 散的原料气体或分解物的量变少。据此，因为可以降低供给至位于选择生长掩模31 近旁 的生长中的氮化物类半导体各层08h ^6a)表面的原料气体或其分解物的量的增加， 所以可以抑制位于选择生长掩模31 近旁的氮化物类半导体各层08h ^6a)的厚度 变大。其结果，可以抑制氮化物类半导体各层08h ^6a)的厚度在选择生长掩模31 近旁位置和离选择生长掩模31 远的位置上变得不均勻。其次，参照图61，说明第14实施方式变形例的氮化物类半导体激光元件的制造过程。在该第14实施方式的变形例的氮化物半导体激光元件的制造过程，如图61所示， 在η型GaN基板281上形成具有比错位集中区域(未图示)宽度还小的宽度W13 (约3 μ m) 的选择生长掩模32北，以包围元件形成区域^lb。此时，多个开口部323c (元件形成区域 281b)沿元件分离方向(图61的A方向)以预定的间距进行配置，而且形成选择生长掩模 32北，使紧接劈开方向(图61的B方向)的开口部323c(元件形成区域观让)配置成相互 不同。开口部323c(元件形成区域^lb)的B方向的宽度W14设定在约12μπι。此外，从选 择生长掩模32 隔开了约8 μ m的间隔W15的整个区域上形成选择生长掩模323a。其后，与上述第14实施方式的制造过程同样，在形成氮化物类半导体各层(未图 示)之后，形成绝缘膜(未图示)以及电极各层(未图示)。在第14实施方式的变形例的氮化物类半导体激光元件的制造过程中，如上述所 示，在η型feiN基板上，形成具有多个开口部323c的选择生长掩模32北，其开口部323c 沿着A方向以预定间距配置，且其与B方向邻接的开口部323c相互不同地配置。之后，通 过在形成有η型GaN基板的选择生长掩模32 的区域以外的区域上形成氮化物类半 导体各层，因为在选择生长掩模32 上不形成氮化物类半导体各层，所以只在与η型GaN 基板281上的开口部323c对应的区域形成氮化物类半导体各层。据此，因为在与η型GaN 基板的开口部323c对应的区域上形成的氮化物类半导体各层在A方向的距离，比在η 型GaN基板281上在A方向连续形成氮化物类半导体各层时的氮化物类半导体各层在A方 向的距离更小，所以可以抑制A方向的距离变小部分产生裂缝。在这种情况下，因为与B方 向邻接的开口部323c (元件形成区域^lb)相互不同地配置，所以在A方向也可以相互不 同地邻接、配置元件形成区域^lb。据此，因为可以边防止裂缝的发生，边可以得到与在η型GaN基板281上在A方向连续并形成氮化物类半导体各层时相同的元件形成区域，所以 可以边防止裂缝的发生，边抑制η型GaN基板281利用效率的降低。(第15实施方式)参照图62 图64，说明在该第15实施方式中，与上述第10 第14实施方式不同， 在除去直到η型包层为止的错位集中区域的同时，氮化物类半导体激光元件安装在半导体 激光器内部的情况。在第15实施方式的氮化物类半导体激光元件330中，如图63所示，在具有约 IOOum厚度的、且掺杂了具有约5 X IO18CnT3载流子浓度的氧的η型GaN基板331上，形成 具有约IOOnm厚度的、由掺杂了具有约5 X IO18CnT3掺杂量的Si的η型GaN基板构成的η型 层332。η型GaN基板331具有纤锌矿构造，并具有(0001)面的表面。此外，在η型GaN基 板331以及η型层332的两端部近旁，分别条状(细长状)地形成从η型GaN基板331背 面延伸至η型层332上面为止的、且具有约IOym宽度的错位集中区域331a。η型GaN基 板331是本发明的「基板」的一例，η型层332是本发明的「半导体元件层」以及「第一半导 体层」的一例。在这里，在第15实施方式中，在η型层332错位集中的区域331a以外的区域上， 顺序地形成具有比η型GaN基板331宽度更小的宽度Dl (约7. 5 μ m)的η型包层333、发光 层334以及P型包层335。η型包层333在具有约400nm厚度的同时，由掺杂了具有约5 X 1018cm_3掺杂量以 及约5 X IO1W3载流子浓度的Si的η型Al0.05Ga0.95N构成。η型包层333是本发明的「半 导体元件层」以及「第一半导体层」的一例。发光层334，如图64所示，由η型载流子阻塞层33^、η型光导层334b、MQW活性层 33 、未掺杂的光导层334f、和P型间隙层334g构成。η型载流子阻塞层33 具有约5nm 厚度，同时，由掺杂了具有约5X IO18CnT3掺杂量以及约5X IO18CnT3载流子浓度的Si的η型 Al0. R9N构成。η型光导层334b具有约IOOnm厚度，同时，由掺杂了具有约5 X IO18CnT3载 流子掺杂量以及约5 X IO18CnT3载流子浓度的Si的η型GaN构成。此夕卜，MQff活性层33 相互地叠层由具有约20nm厚度的未掺杂的h。.C15Giia95N构成的4层障壁层334c，和具有约 3nm厚度的未掺杂的Lai5Giia85N构成的3层阱层334d。发光层334是本发明的「半导体元 件层」的一例，MQW活性层33 是本发明的「活性层」的一例。此外，未掺杂的光导层334f 是由具有约IOOnm厚度的未掺杂的GaN构成。P型载流子层334g具有约20nm，同时，由掺 杂了具有约4 X IO19CnT3掺杂量以及约5 X IO17CnT3载流子浓度Mg的P型AlaiGiia9N构成。如图6所示，P型包层335由掺杂了具有约4X IO19CnT3掺杂量以及约5X IO17cnT3 载流子浓度的Mg的P型Alatl5Giia95N构成。该P型包层335包含平坦部33 ，和从平坦部 335a中央向上方突出那样地形成的凸出部33恥。而且，P型包层335的平坦部33 具有比 上述η型GaN基板331宽度更小、且与发光层334的宽度相同的宽度Dl (约7. 5 μ m)，同时， 具有约IOOnm厚度。P型包层335的凸部33 具有比发光层334宽度还小的宽度W16(约 1. 5 μ m)，同时，具有从平坦部33 上面约300nm的突出高度。P型包层335是本发明的「半 导体元件层」以及「第二半导体层」的一例。在P型包层335的凸部33 上，形成具有约IOnm厚度的、由掺杂了具有约 4 X IO1W掺杂量以及约5 X IO17CnT3载流子浓度的Mg的P型GaN构成的P型接触层336。而且，通过P型包层335的凸部33 和P型接触层336，构成成为电流通路区域的条状(细 长状)的脊部337。在构成脊部337的P型接触层336上，从下层向上层形成由具有约5nm 厚度的Pt层、具有约IOOnm厚度的Pd层、和具有约150nm厚度的Au层构成的P侧欧姆电极 338。P型包层335以及P型接触层336是本发明的「半导体元件层」以及「第2半导体层」 的一例，P侧欧姆电极338是本发明的「表面侧电极」的一例。另外，形成由具有约250nm厚 度的SiN膜构成的绝缘膜339，以覆盖P侧欧姆电极338上面以外的区域。在这里，在第15实施方式中，如图62以及图63所示，在绝缘膜339的预定区域上， 形成具有比η型GaN基板331宽度还小的宽度Bl (约150 μ m)的P侧衬垫电极341，以便与 P侧欧姆电极338上面相接触。该P侧衬垫电极341，如图62所示，平面地看形成为方形。 而且，P侧衬垫电极341 —方的端部341a在位于η型层332上面的绝缘膜339上形成，以 便延伸至超越位于发光层334 —方的端部334h区域的区域为止。P侧衬垫电极341另一方 的端部341b在位于η型包层333侧面上的绝缘膜339上形成，以便延伸至超越发光层334 另一方的端部334i的区域的区域为止。形成P侧衬垫电极341—方的端部341a使其具有 可引线连接的平坦面，相反，P侧衬垫电极341另一方的端部341b未设置可引线连接的平 坦面。因此，P侧衬垫341另一方的端部341b与一方的端部341a相比，离开脊部337的距 离小。P侧衬垫电极341从下层向上层，由具有约IOOnm厚度的Ti层、具有约IOOnm厚度 的Pd层、和具有约3 μ m厚度的Au层构成。而且，在P侧衬垫341的一方的端部341a上， 用于P侧衬垫电极341 —方的端部341a与外部电连接的配线342连接。在η型GaN基板331背面的错位集中区域331a以外的区域上，从接近η型GaN基 板331的背面开始，按顺序形成由具有约IOnm厚度的Al层、具有约20nm厚度的Pt层、和 具有约300nm厚度的Au层构成的η侧电极343。其次，参照图62、图63以及图65，说明用第15实施方式的氮化物类半导体激光元 件的半导体激光器的构造。使用第15实施方式的氮化物类半导体激光元件330的半导体激光器，如图65所 示，包含安装了氮化物类半导体激光元件330的管座351和用于气密密封的罩352。在管座 351上设置3条引线351a 351c，同时，在3条引线351a 351c中引线351a以及351b从 管座351上面突出。此外，在管座351的上面设置块(block) 353，同时，在块353的侧面上 设置附属悬挂架354。而且在该附属悬挂物3M上安装第15实施方式的氮化物类半导体激 光元件330。具体讲，氮化物类半导体激光元件的裂开面相对管座351上面平行配置，以便 激光相对管座351上面垂直方向射出。此外，在构成氮化物半导体激光元件330的P侧衬 垫电极；341的端部341a(参照图62以及图63)上连接的配线342与引线351a电连接。在 与管座351上面的氮化物类半导体激光元件的裂开面对置的区域安装受光元件355。在该 受光元件355上结合引线356的一方的端部，同时，该引线356的另一方端与引线351b连 接。而且罩352在管座351上面溶接，以便覆盖氮化物类半导体激光元件330以及受光元 件 335ο在第15实施方式中，如上述所示，在使η型包层333上形成的发光层334的宽度 Dl (约7. 5 μ m)比η型GaN基板331宽度还小的同时，通过使发光层334上形成的P型包层 335宽度与发光层334的宽度相同，因为经发光层334形成的η型包层333和P型包层335 之间ρη结区域变小，所以可以减小ρη结电容。通过使绝缘膜339的预定区域上形成的P侧衬垫电极341宽度Bl (约150 μ m)比η型GaN基板331宽度还小，可以减小由P侧衬垫 电极341、绝缘膜339、和η型层332形成的寄生电容。其结果，可以使氮化物类半导体激光 元件330的响应速度高速化。在第15实施方式中，通过在位于η型层332上面的绝缘膜339上形成P侧衬垫电 极341端部341a以便延伸至超越位于发光层334 —方的端部334h区域的区域为止，即使 使P侧衬垫电极341宽度Bl (约150 μ m)比η型GaN基板331宽度还小，在超越发光层334 一方的端部334h所处区域的ρ侧衬垫电极341 —方的端部341a，也可以与引线351a电连 接。据此，即使使P侧衬垫电极341宽度Bl (约150 μ m)比η型GaN基板331宽度还小时， P侧衬垫电极341和引线351a之间的连接也没有困难。此外，通过在发光层334上形成的 P型包层335上设置平坦部33 ，即使在P型包层335上设置具有比发光层334宽度还小 的宽度W16(约1.5μπι)的凸部33 ，因为可以抑制通过平坦部33 使光在横方向过强封 闭，所以可以使横向模式稳定化。据此，可以抑制氮化物类半导体激光元件330的发光特性 的降低。在第15实施方式中，在η型层332错位集中区域331a以外的区域上，因为通过形 成η型包层333、发光层334以及P型包层335，在η型包层333、发光层334以及P型包层 335上不形成错位集中区域331a，所以可以抑制在错位集中区域331a上电流流过。据此， 可以抑制因错位集中区域331a上电流流过而产生的泄漏电流。此外，因为可以抑制在错位 集中区域331a上电流流过，所以可以降低从错位集中区域331a来的不必要的发光。据此， 可以使氮化物类半导体激光元件330的工作稳定化。在本次公开的实施方式中，应当认为并不限于上述各点例示的情况。本发明的范 围不通过上述实施方式说明而通过权力要求范围示出，还包含与权力要求范围有相同意义 以及在范围内的所有的变更。例如，在上述第1 第15实施方式中，作为半导体元件一例对氮化物类半导体激 光元件和发光二极管元件中使用本发明的例子加以说明，然而本发明并不限于此，对于氮 化物类半导体激光元件或发光二极管以外的其它半导体元件也是可能使用的。在上述第1 第15实施方式中，作为基板应用η型GaN基板或包含氮化物类半导 体层的兰宝石基板，然而本发明不限于此，也可以用尖晶石基板、Si基板、SiC基板、GaAs基 板、GaP基板、InP基板、水晶基板以及基板等的基板。在上述第1 第15实施方式中，形成了纤锌矿构造的氮化物类半导体各层，然而， 本发明不限于此，也可以形成闪锌矿型构造的氮化物类半导体各层。在上述第1 第15实施方式中，用MOCVD法结晶生长氮化物类半导体各层，然而， 本发明不限于此，也可以用HVPE法以及使用以TMAl、TMGa、TI\On、NH3、SiH4、GeH4以及Cp2Mg 等作为原料气体的气体源MBE法(Molecular Beam Epitaxy 分子束外延生长法)等，也可 以结晶生长氮化物类半导体各层。在上述第1 第15实施方式中，叠层氮化物类半导体各层的表面为(0001)面，然 而，本发明不限于此，也可以叠层氮化物类半导体各层表面，以便成为其它方向。例如也可 以叠层氮化物类半导体各层表面，使其成为(1-100)面或(11-20)面等的(H，K，-H-K，0) 面。这种情况下，因为在MQW活性层内不产生压电场，所以可以抑制因阱层的能带斜率引起 的正穴和电子再结合几率降低。其结果，可以提高MQW活性层的发光效率。此外，也可以用从(1-100)面或(11-20)面倾斜的基板。在上述第1 第15实施方式中，示出了用MQW构造的活性层作为活性层的例子， 然而，本发明不限于此，即使是具有无量子效果的大厚度的单层或单一量子阱构造的活性 层也可以得到同样的效果。在上述第1 第15实施方式中，使错位集中区域使用形成条状的基板，然而本发 明不限于此，错位集中区域也可以使用形成为条状以外的其它形状的基板。例如，在图4 中，也可以通过变成掩模对，使用开口部分散成三角格栅状的掩模，形成错位集中区域分散 成三角格栅状的基板。这时对应于分散的错位集中区域，如果形成分散的绝缘膜或分散的 高电阻区域，则可以得到同样的效果。此外，即使形成凹部以包围分散的错位集中区域，也 可以得到同样的效果。此外，在上述第1 第8以及第10 第15实施方式中，通在在兰宝石基板上生 长η型GaN层，可以形成η型GaN基板，然而本发明不限于此，也可以通过在GaAs基板上 生长η型GaN层形成η型GaN基板。具体讲，用HVPE法，在GaAs基板上形成掺杂了具有 约120 μ m 约400 μ m厚度的氧的η型GaN层之后，通过除去GaAs基板形成η型GaN基 板。此时，优选形成为通过η型GaN基板的霍耳效应测量的载流子浓度约为5X1018cm_3，而 且由SIMSGecondary Ion Mass Spectroscopy 次级离子质量分析)测得的杂质浓度约为 1 X IO19Cm-30此外在GaAs基板上预定区域上也可以通过形成选择生长掩模层使η型GaN层 向横方向生长。在上述第1、第2、第4、第6 第9以及第10 第15实施方式中，在错位集中区 域间大体中央部上形成脊部，然面本发明不限于此，在离一方的端部约150 μ m，离另一端部 约250 μ m的位置也可以形成脊部。这时因为与位于错位集中区域间的中央部移位区域的 氮化物类半导体比位于错位集中区域间大体中央部的氮化物类半导体的结晶性更良好，所 以可以提高氮化物类半导体激光元件的寿命。在上述第3以及第5实施方式中，在η侧形成欧姆透明电极，然而，本发明不限于 此，也可以在P侧形成欧姆透明电极。
权利要求
1.一种半导体元件，其特征在于，包含至少在表面的一部分上具有错位集中的表面区域的基板，和 在基板表面上形成、并在上表面具有凹部的半导体元件层； 所述半导体元件层包括活性层；所述凹部在所述表面区域上形成，所述凹部的底面位于比所述活性层更下方。
2.根据权利要求1所述的半导体元件，其特征在于， 所述半导体元件层具有脊部，所述凹部形成于从所述脊部离开的位置。
3.根据权利要求2所述的半导体元件，其特征在于，所述凹部形成于在所述活性层的宽度方向上从所述脊部离开的位置。
4.根据权利要求3所述的半导体元件，其特征在于， 所述凹部形成于所述半导体元件层的侧端部。
5.根据权利要求1 4所述的半导体元件，其特征在于， 所述脊部形成为条状，所述凹部沿所述脊部形成为条状。
6.根据权利要求5所述的半导体元件，其特征在于， 所述凹部具有到达所述基板的深度。
7.一种半导体元件的制造方法，其特征在于，包含在基板的表面上形成在上表面具有凹部的半导体元件层的步骤，其中该基板至少在表 面一部分上具有错位集中的表面区域， 所述半导体元件层包含活性层，所述凹部在所述表面区域上形成，所述凹部的底面位于比所述活性层更下方。
8.根据权利要求7所述的半导体元件的制造方法，其特征在于，形成所述半导体元件层的步骤包含在从所述凹部离开的位置形成脊部的步骤。
9.根据权利要求8所述的半导体元件的制造方法，其特征在于， 所述凹部形成于在所述活性层的宽度方向上从所述脊部离开的位置。
10.根据权利要求9所述的半导体元件的制造方法，其特征在于， 所述凹部形成于所述半导体元件层的侧端部。
11.根据权利要求7 10所述的半导体元件的制造方法，其特征在于， 所述脊部形成为条状，所述凹部沿所述脊部形成为条状。
12.根据权利要求11所述的半导体元件的制造方法，其特征在于， 所述凹部具有到达所述基板的深度。
全文摘要
本发明提供一种可使元件工作稳定化的半导体元件。该半导体元件包含以下部件，即至少在背面一部分上具有错位集中的区域的基板、在基板表面上形成的半导体元件层、在基板背面上错位集中区域上形成的绝缘膜、和以与基板背面错位集中区域以外的区域相接触的方式形成的背面侧电极。
文档编号H01L29/36GK102142488SQ20101062014
公开日2011年8月3日 申请日期2004年2月6日 优先权日2003年2月7日
发明者井上大二朗, 冈本重之, 别所靖之, 山口勤, 户田忠夫, 畑雅幸, 野村康彦 申请人:三洋电机株式会社