专利名称：一种半导体芯片封装结构的制作方法
技术领域：
本实用新型涉及一种半导体芯片封装结构。
背景技术：
第三代半导体氮化镓(GaN)的介质击穿电场远远高于第一代半导体硅(Si)或第 二代半导体砷化镓(GaAs)，高达3MV/cm，使其电子器件能承受很高的电压。同时，氮化镓可 以与其他镓类化合物半导体(III族氮化物半导体)形成异质结结构。由于III族氮化物 半导体具有强烈的自发极化和压电极化效应，在异质结的界面附近，可以形成很高电子浓 度的二维电子气ODEG)沟道。这种异质结结构也有效的降低了电离杂质散射，因此沟道内 的电子迁移率大大提升。在此异质结基础上制成的氮化镓高电子迁移率晶体管(HEMT)能 在高频率导通高电流，并具有很低的导通电阻。这些特性使氮化镓HEMT特别适用于制造高 频的大功率射频器件和高耐压大电流的开关器件。由于二维电子气沟道内的电子有很高的迁移率，所以氮化镓HEMT相对于硅器件 而言，开关速率大大提高。同时高浓度的二维电子气也使得氮化镓HEMT具有较高的电流密 度，适用于大电流功率器件的需要。另外，氮化镓是宽禁带半导体，能工作在较高的温度。 硅器件在大功率工作环境下往往需要额外的降温器件来确保其正常工作，而氮化镓无须这 样，或者对降温要求较低。因此氮化镓功率器件有利于节省空间和成本。可是，氮化镓晶体管射频性能已经受到直流-射频电流崩塌效应的限制，例如，氮 化镓HEMT (高电子迁移率晶体管)遭受着“直流到射频的电流崩塌效应”的影响，此效应按 静态IV (电流-电压)特性和动态(例栅延迟测试)IV特性的差异定义。根据报道，电流 崩塌效应由响应较慢的表面陷阱导致。在先前的技术中，通过使用SiN(氮化硅)钝化来抑 制这这种效应带来的问题，但是SiN沉积对材料表面和沉积条件都很敏感，从而导致很差 的可重复性，这是它的不利之处。例如，使用一种厚绝缘层钝化的方法以减小电流崩塌效应，但是这种方法又带来 其它一些问题。首先，介电常数高于空气或者真空的绝缘钝化层会引入很多的寄生电容；其 次，在绝缘层上均勻可控地刻蚀栅长很短的栅槽(< 200nm)非常困难。目前，常见的一种 解决方案是使用了很薄的SiN钝化层(如2纳米)以减小寄生电容，制造超高频fT(电流 增益截止频率)的HEMT器件；可是，薄的SiN层不足以去除DC-RF电流崩塌效应。从器件 设计的角度来说，在电流崩塌和fT之间折中考虑是一个很困难的问题。现在需要的是，改善制作氮化镓基无电流崩塌效应器件的方法，例如，HEMT(高 电子迁移率晶体管)，尤其是没有SiN钝化的氮化镓HEMT，或者很薄SiN钝化层的氮化镓 HEMT0
实用新型内容本实用新型的目的是提供一种半导体芯片封装结构，其能有效改善直流-射频电 流崩塌效应。[0008]为了实现上述目的，本实用新型采用如下技术方案一种半导体芯片封装结构，包括半导体芯片和包覆体，所述半导体芯片被真空包 覆于所述包覆体中，所述半导体芯片为氮化镓芯片。所述氮化镓芯片为氮化镓晶体管、氮化镓放大器模块或者氮化镓单片微波集成电路。所述氮化镓晶体管由下至上依次包括基片、半导体层和隔离层，该氮化镓晶体管 还包括源极、漏极和栅极，所述源极和漏极设置于所述隔离层上且电性连接所述半导体层， 所述栅极设置于所述隔离层上，所述栅极位于所述源极和漏极之间。所述包覆体外设置有电性连接对应源极、漏极和栅极的外接端口。所述隔离层上设置有钝化层。所述钝化层的厚度小于20nm。所述氮化镓晶体管还包括设置于所述基片和所述半导体层之间的成核层，所述半 导体层和所述隔离层之间形成异质结，所述半导体层的材料为氮化物半导体材料，所述隔 离层的材料为与所述半导体层的材料形成异质结的半导体材料。所述半导体层和所述隔离层的材料为LxAlyGazN1HyO彡x，y，ζ彡1。所述钝化层的材质为SiN、GaN或SiO2，所述基片的材料为蓝宝石、SiC、GaN或Si。所述包覆体中空气的压强小于1. OX 10_2Torr。与现有技术相比，本实用新型具有以下优点本实用新型一种半导体芯片封装结 构，将半导体芯片真空封装于包覆体中，所述半导体芯片可以是氮化镓晶体管、氮化镓放大 器模块或者氮化镓单片微波集成电路。当采用真空封装的形式，因为电流崩塌效应被降低， 可以采用薄的钝化介质层或者不采用钝化介质层。薄的钝化介质层或者不采用钝化介质层 的优点在于可以降低寄生电容，缺点在于会引起电流崩塌效应。采用真空封装的形式，弥补 了这种结构的缺点，因为器件在真空形式下电流崩塌效应减弱或消失。采用真空封装和薄 的钝化介质层(或者不采用钝化介质层)可以实现没有电流崩塌的超高频氮化镓器件。
图1示出了一种具有2纳米氮化硅钝化层的AWaN/GaN高电子迁移率晶体管分别 在空气和真空环境下，直流和脉冲电流-电压测量结果的比较图；图加示出了一种GaN/AWaN/GaN高电子迁移率晶体管，在空气环境下，直流和脉 冲电流-电压测量结果的比较图；图2b示出了一种GaN/AWaN/GaN高电子迁移率晶体管，在真空环境下，直流和脉 冲电流-电压测量结果的比较图；图3为真空封装GaN模块的示意图；图4示出了一种高电子迁移率晶体管寄生电容与SiN厚度的关系图，其中白色柱 体代表本征电容，黑色柱体代表寄生电容；图5为本实用新型一种半导体芯片封装结构的示意图。
具体实施方式
以下结合附图对本实用新型优选的实施例进行详细的说明。[0027]图1显示了一种拥有2纳米SiN钝化层的AWaN/GaN高电子迁移率晶体管在空气 环境下(三角形标记)和真空环境下(正方形标记)的80微秒脉冲电流电压测量结果， 同时显示了直流电流电压测量结果(圆形标记)。其中源-漏电流(IDS)作为源-漏电压 (VDS)的函数，测量直流和80微秒脉冲电流电压对应的栅电压VG从关态(-4V)到0V，步 长为IV(VG = -4，-3，-2，-1,0V)。图1显示了 在空气环境下有很大的直流_射频电流崩 塌效应，可是在真空环境下没有电流崩塌效应。同样的结果也在被其它介质层钝化的器件上观察到，例如，用GaN钝化的器件，如 图加和图2b所示。图加和图2b比较了拥有50纳米GaN钝化层的AWaN/GaN高电子迁 移率晶体管的直流(正方形标记)、80微秒脉冲(菱形标记)和200纳秒脉冲(正方形标 记)的电流电压特性。在空气环境下(图2a)和真空环境下(图2b)，测量了直流、80微秒 脉冲和200纳秒脉冲的电流电压特性，其中源-漏电流IDS作为源-漏电压VDS的函数，栅 电压VG从关态(-5V)到IV，步长为IV (VG = -5，-4，-3，-2，-1,0, IV) 图加显示了在空 气环境下(压强=1大气压，温度= 297K)很大的直流-射频电流崩塌效应，同时，图2b表 明在真空环境下(压强=1.2Χ10_4Τοπ·，温度=299K)消除了器件的电流崩塌效应。本实 用新型中，真空环境中压强小于1. OX IO-2Torr时，均能显著的消除器件的电流崩塌效应； 在真空环境中压强小于1. 2X IO-4Torr时，器件的电流崩塌效应会进一步的降低。图1和图2表明在真空环境下可以消除电流崩塌效应。在空气环境下，相对于直 流电流，射频电流严重下降，表现出直流-射频电流崩塌效应。在真空环境下，射频电流略 高于直流电流(由于自热效应减小)，直流-射频电流崩塌效应大大降低或者消除。一旦在真空环境下直流-射频电流崩塌效应消失，本实用新型可以采用薄绝缘钝 化层的结构(< 20nm)，薄钝化层结构，可以降低器件的寄生电容，大大提高器件的截止频 率，或者本实用新型可以不需要绝缘钝化层。(前面已指出厚的绝缘层会增加更多的寄生电 容)。薄钝化层或者无钝化层的结构，可以降低器件的寄生电容，大大提高器件的fT(截止 频率)。同时，高频器件的栅长需要非常小。采用薄钝化层或者无钝化层的结构，可以获得 很好的刻蚀形貌(在厚的钝化层中可是细小的槽栅非常困难)。图3显示了真空封装设计的示意图，GaN芯片21真空封装在管壳22内。在图3 中，氮化镓芯片可以是单个氮化镓芯片、也可以是多个氮化镓芯片。氮化镓芯片可以是氮化 镓晶体管、氮化镓放大器模块或者氮化镓单片微波集成电路(MMIC)。在上述氮化镓芯片中 可以使用的器件类型有高电子迁移率晶体管、金属半导体场效应晶体管、异质结双极型晶 体管，或者任何其他类型的电子或光电器件。形成这些器件的材料可以由Al.GiiJnmN或 者其它材料系统组成，这些材料可以是镓极性、氮极性、非极性、半极性或者其它氮化物不 同极性的混合。图4显示了一种高电子迁移率晶体管寄生电容随着SiN钝化层厚度的增加而增 加。在该种高电子迁移率晶体管的有限元电场模拟中，本实用新型在栅金属上加IV电压， 同时衬底、源极和漏极接地。通过积分栅下面的电荷，可以得到本征电容(本征电容=“ ε / d”，ε是栅和地之间材料的介电常数)，寄生电容可以通过边缘区域镜像电荷的积分得到。请参阅图5所示，首先利用本领域技术人员公知的沉积方法，例如CVD、VPE、 MOCVD, LPCVD, PECVD、脉冲激光沉积(PLD)、原子层外延、ΜΒΕ、溅射、蒸发等，在衬底1 (或基 片1)上沉积半导体层，该基片1可以是蓝宝石(Sapphire)、SiC、GaN, Si或者本领域的技
5术人员公知的任何其他适合生长氮化镓材料的任何基片或衬底，本实用新型对此没有任何 限制。在基片1上是可选的成核层2，用于在其上生长半导体层。应该理解，也可以不形 成成核层2，而直接在基片1上形成半导体层。在成核层2上是半导体层3，其可以是基于氮化物的任何半导体材料，例如III族 氮化物半导体材料，其中III价原子包括铟、铝、镓或其组合。具体地，半导体层3可以包括 氮化镓(GaN)以及其他镓类化合物半导体材料，例如AlGaNUnGaN等，也可以是镓类化合物 半导体材料与其他半导体材料的叠层。镓类半导体材料的极性可以是Ga-极性，也可以是 N-极性、非极性或者半极性。在半导体层3上是隔离层4，其是能够与下面的半导体层3形成异质结 的任何半导体材料，包括镓类化合物半导体材料或III族氮化物半导体材料，例如 In/l^a^-x-y-^O彡χ，y，ζ彡1)。也就是说，本实用新型对于半导体层3和隔离层4没有 任何限制，只要二者之间能够形成异质结即可。由于在半导体层3和隔离层4之间形成半 导体异质结，在异质结界面上的极化电荷引入了高浓度的二维电子气ODEG)。同时由于电 离杂质散射被大大降低，电子具有很高的电子迁移率。在隔离层4上即是本专利实用新型的封装环境，如图5所示，包覆体9可以是陶瓷 材料或者其它材料，这些封装材料可以承受大气压的压力。器件封装环境8为真空状态。在 这样的真空条件下，可以消除所封装器件的电流崩塌效应，同时可以减小所封装器件的寄 生电容。所封装器件的源极5、漏极6和栅极7都可以引出包覆体9，形成外接端口，同时保 证所封装器件封装环境的真空度。同时，可以采用薄的钝化层10，使器件的电流崩塌效应进一步降低。钝化层可以是 各种绝缘材料，如SiN、GaN和SW2等。应该理解，本实用新型是从封装的角度来消除半导体器件的电流崩塌效应，提高 器件的截止频率，因此上述描述的耗尽型的氮化镓HEMT只是一个例子，本实用新型并不限 于此。本实用新型既适用于工作在射频环境下的砷化镓HEMT，氮化镓HEMT，也可以适用于 其他形式的晶体管，如金属氧化层半导体场效应晶体管(MOSFET)，金属绝缘层半导体场效 应晶体管(MISFET)，双异质结场效应晶体管(DHFET)，结型场效应晶体管(JFET)，金属半导 体场效应晶体管(MESFET)，金属绝缘层半导体异质结场效应晶体管(MISHFET)或者其他场 效应晶体管。并且，这些器件可以是增强型的，也可以是耗尽型的。以上虽然通过一些示例性的实施例对本实用新型的半导体器件以及用于制造半 导体器件的方法进行了详细的描述，但是以上这些实施例并不是穷举的，本领域技术人员 可以在本实用新型的精神和范围内实现各种变化和修改。因此，本实用新型并不限于这些 实施例，本实用新型的范围仅以所附权利要求书为准。
权利要求1.一种半导体芯片封装结构，其特征在于包括半导体芯片和包覆体(9)，所述半导体 芯片被真空包覆于所述包覆体(9)中，所述半导体芯片为氮化镓芯片。
2.如权利要求1所述半导体芯片封装结构，其特征在于所述氮化镓芯片为氮化镓晶 体管、氮化镓放大器模块或者氮化镓单片微波集成电路。
3.如权利要求2所述半导体芯片封装结构，其特征在于所述氮化镓晶体管由下至上 依次包括基片(1)、半导体层( 和隔离层G)，该氮化镓晶体管还包括源极(5)、漏极(6) 和栅极(7)，所述源极( 和漏极(6)设置于所述隔离层(4)上且电性连接所述半导体层(3)，所述栅极(7)设置于所述隔离层(4)上，所述栅极(7)位于所述源极(5)和漏极(6) 之间。
4.如权利要求3所述半导体芯片封装结构，其特征在于所述包覆体(9)外设置有电 性连接对应源极(5)、漏极(6)和栅极(7)的外接端口。
5.如权利要求3所述半导体芯片封装结构，其特征在于所述隔离层(4)上设置有钝 化层(10)。
6.如权利要求5所述半导体芯片封装结构，其特征在于所述钝化层(10)的厚度小于 20nmo
7.如权利要求3所述半导体芯片封装结构，其特征在于所述氮化镓晶体管还包括设 置于所述基片(1)和所述半导体层C3)之间的成核层O)，所述半导体层C3)和所述隔离层(4)之间形成异质结，所述半导体层(3)的材料为氮化物半导体材料，所述隔离层的材 料为与所述半导体层(3)的材料形成异质结的半导体材料。
8.如权利要求3所述半导体芯片封装结构，其特征在于所述半导体层(3)和所述隔 离层⑷的材料为hxAlAa^m，0彡X，y，ζ彡1。
9.如权利要求5所述半导体芯片封装结构，其特征在于所述钝化层(10)的材质为 SiN、GaN或SiO2，所述基片(1)的材料为蓝宝石、SiC、GaN或Si。
10.如权利要求1至9中任一项所述半导体芯片封装结构，其特征在于所述包覆体 (9)中空气的压强小于1.0X KT2Torr。
专利摘要本实用新型提供一种半导体芯片封装结构，该半导体芯片被真空包覆于包覆体中，所述半导体芯片可以是氮化镓晶体管、氮化镓放大器模块或者氮化镓单片微波集成电路，上述氮化镓晶体管由下至上依次包括基片、半导体层和隔离层，该氮化镓晶体管还包括源极、漏极和栅极，所述源极和漏极设置于所述隔离层上且电性连接所述半导体层，所述栅极设置于所述隔离层上，所述栅极位于所述源极和漏极之间。上述氮化镓晶体管真空封装于包覆体中，真空条件下，在器件表面不设置钝化层或者设置很薄的一层钝化层均可以消除所封氮化镓晶体管的电流崩塌效应，同时可以减小所封装氮化镓晶体管的寄生电容。
文档编号H01L23/02GK201887035SQ20102026807
公开日2011年6月29日 申请日期2010年7月22日 优先权日2010年7月22日
发明者范爱民 申请人:西安能讯微电子有限公司