专利名称：在引线键合的芯片上叠置倒装芯片的方法
技术领域：
本公开内容的实施方式涉及集成电路领域，并且更具体地，涉及用于在引线键合 芯片之上叠置倒装芯片的配置。
背景技术：
半导体封装体可以包括不止一个裸片。单个封装体的多个裸片可以按照多个配置 中的任何一个来布置。在某些封装体中，例如，裸片可以叠置。当裸片之一被引线键合至基 底、并且在引线键合的裸片之上叠置有附加裸片时，该附加裸片必须避免接触引线键合裸 片的引线，以避免损坏。
发明内容
本公开内容还提供一种制造半导体封装体的方法，该方法包括向基底上安装第 一芯片，其中第一芯片的有源表面背向基底，并且其中第一芯片包括位于第一芯片的有源 表面上的多个凸点焊盘。可以从多个凸点焊盘中的第一凸点焊盘向基底键合引线。该方法 还包括在第一芯片的有源表面的至少部分上形成中间层，以及在该中间层中形成通孔，其 中该通孔延伸至多个凸点焊盘中的第二凸点焊盘。第二芯片可以置于中间层上，其中第二 芯片的有源表面朝向基底，并且其中第二芯片包括第三凸点焊盘，该第三凸点焊盘(i)位 于第二芯片的有源表面上，并且(ii)与中间层中形成的通孔对准。可以在以下一个或多个 之上形成对应凸点(i)位于第一芯片的有源表面上的第二凸点焊盘，以及(ii)位于第二 芯片的有源表面上的第三凸点焊盘；并且可以加热对应凸点，以便在通孔内熔化该相应的 凸点，从而在第二凸点焊盘与第三凸点焊盘之间形成电连接。本公开内容还提供一种半导体封装体，包括基底；以及安装在基底上的第一芯 片，其中第一芯片的有源表面背向基底，并且其中第一芯片包括位于第一芯片的有源表面 上的多个凸点焊盘。该封装体还包括引线，将多个凸点焊盘中的第一凸点焊盘键合至基底。 中间层可以布置在第一芯片的有源表面的至少部分上，以及中间层中的通孔，其中该通孔 延伸至多个凸点焊盘中的第二凸点焊盘。该封装体还可以包括布置在中间层上的第二芯 片，其中第二芯片的有源表面朝向基底，并且其中第二芯片包括第三凸点焊盘，该第三凸点 焊盘(i)位于第二芯片的有源表面上，并且(ii)与中间层中形成的通孔对准。对应凸点 可以形成于以下一个或多个之上(i)位于第一芯片的有源表面上的第二凸点焊盘和(ii) 位于第二芯片的有源表面上的第三凸点焊盘，并且形成于通孔内，其中对应凸点将第二凸 点焊盘与第三凸点焊盘电连接。
通过结合附图的下文详细描述，本发明的实施方式将易于理解。为了辅助此描述， 相似的参考标号指示相似的结构元件。本发明的实施方式在附图中以示例而非限制的方式 示出。图1-图9示意性地示出了向引线键合芯片上叠置倒装芯片的各工艺操作之后的 半导体封装体。图10-图15示意性地示出了向引线键合芯片上叠置倒装芯片的各工艺操作之后 的另一半导体封装体。图16是用以制造包括叠置在引线键合芯片上的倒装芯片的半导体封装体的方法 的流程图。
具体实施例方式本发明的实施方式提供了叠置在引线键合芯片之上的倒装芯片。在微电子领域 中，术语“芯片”、“裸片”、“集成电路”、“单片器件”、“半导体器件”以及“微电子器件”经常 互换使用。本发明适用于所有上述这些，它们在本领域中被一般地理解。图1-图9示意性地示出了在向第一芯片104(例如，引线键合芯片)上叠置第二 芯片102(例如，倒装芯片)的各工艺操作之后的半导体封装体100。在一个实现中，第二芯 片102的有源表面106朝向第一芯片104的有源表面108。术语“有源表面”是指芯片的具 有有源区域/区的面，这是本领域技术人员已知的。芯片的有源表面可以包括任何一个或 多个各种电路部件，诸如晶体管、存储器单元、无源部件，等等。中间层110布置在第二芯片 102与第一芯片104之间。中间层110包括填充有互连材料113的一个或多个通孔112，该 互连材料113接触并且电耦合第二芯片102的有源表面106的一个或多个部分以及第一芯 片104的有源表面108的一个或多个部分。如图2所述，为了构建半导体封装体100，可以向基底114安装第一芯片104。第 一芯片104的有源表面108背向基底114安装。基底114可以包括用于承载叠置芯片102、 104的任何适当基底。在各种实施方式中，例如，基底114包括载体基底或者引线框。载体基 底可以包括用于承载电信号的一个或多个金属化层120，并且可以包括一个或多个焊料凸 点，用以在半导体封装体100与半导体封装体100外部的电器件(例如，主板或者其他电路 板)之间提供电连接。一个或多个焊料凸点122可用来引导去往或来自半导体封装体100 的电信号，诸如用于引线键合芯片104和/或第二芯片102的I/O和/或电源/接地信号。第一芯片104包括一个或多个凸点124，其耦合至位于有源表面108上的对应凸点 焊盘118。凸点IM可以在向基底114安装第一芯片104之前形成于凸点焊盘118上。在 这些实施方式中，凸点IM在第一芯片104从晶片分离(singulate)之前或者之后(S卩，在 晶片级或者裸片级)形成于凸点焊盘118上。在其他实施方式中，凸点IM在第一芯片104 被安装至基底114之后形成于凸点焊盘118上。尽管描绘了 5个凸点124，但是在其他实施 方式中可以使用更多或者更少的凸点。凸点IM包括由诸如金属、焊料或者合金的导电材料形成的结构，并且可以包括 各种形状和配置。例如，凸点IM可以是球形或者半球形(如图所绘)，或者包括诸如多边形、柱体等其他形状。凸点1 可以使用凸点成形工艺来形成，诸如可控坍塌芯片连接(C4) 工艺、柱形凸点成形或者其他适当的凸点成形工艺。凸点1 可以在第一芯片104与第二 芯片102之间提供电连接或者部分电连接。如图3所示，向基底114引线键合第一芯片104。引线116被键合至第一芯片104 的一个或多个凸点焊盘118，继而被耦合至基底114。引线116可以包括诸如金属等导电材 料，用以引导去往或者来自第一芯片104的电信号，例如输入/输出(I/O)或者电源/接地 信号。引线116可以使用例如球键合或者楔键合工艺来形成。如图4所示，在第一芯片104上形成中间层110。在一个实施方式中，中间层110 配置用于在第二芯片102与第一芯片104之间提供预定偏移量(距离)，从而保持第二芯 片102与引线116不接触。此预定偏移量可以防止在第二芯片102的尺寸与第一芯片104 的尺寸基本上相同的情况下，第二芯片102与第一芯片104经由引线116的直接耦合。例 如，当第二芯片102的宽度类似于或者大于第一芯片104的宽度时(如图6所示)，如果在 两个芯片之间没有预定偏移量的情况下向第一芯片104上安装第二芯片102，则引线116可 能潜在地受损。除了在第二芯片102与第一芯片104之间提供预定偏移量，中间层110可以提供 以下一个或多个引线键合保护、散热或者第二芯片102与第一芯片104之间增强的键合强 度(与仅使用焊块向第一芯片104上安装第二芯片102相比)。中间层110包括适于所描述目的的任何材料。中间层110可以包括例如糊剂 (paste)、胶、粘合剂等，并且可以根据所选材料的特性来应用。例如，在中间层110是糊剂 的实施方式中，中间层可以模塑或者灌注到引线键合芯片104的有源表面108上。在各种 其他实施方式中，中间层110包括硅、玻璃或者有机基底，如下文更全面描述的。如所示，中间层110配置用于覆盖具有键合至其上的引线116的一个或多个凸点 焊盘118。此配置可特别适用于期望引线键合保护的实施方式。在其他实施方式中，中间层 110可以代之以这样形成，使得中间层110不接触凸点焊盘118处的引线键合。换言之，中 间层110的宽度可以小于第一芯片104的相对侧边上的凸点焊盘118之间的距离。如图5所示，在中间层110中形成通孔112。通孔112可以配置为延伸至第一芯片 104的凸点124，从而暴露凸点124。在各种实施方式中，通孔112可以通过激光钻孔或刻 蚀或者任何其他适当的方法来形成。在某些实施方式中，可以在第一芯片104的有源表面 108上提供中间层110之前，在中间层110中形成通孔112。在凸点IM未形成在凸点焊盘 118上的一个实施方式中(下文详述)，通孔112形成为延伸到一个或多个凸点焊盘118。如图6和图7所示，将第二芯片102置于中间层110上。在一个实施方式中，第二 芯片102包括一个或多个凸点126，其耦合至第二芯片102的有源表面106上的对应凸点焊 盘128。第二芯片102可以置于中间层110上，使得凸点126(或者凸点焊盘128)与通孔 112对准。类似于第一芯片104上的凸点124，凸点1 包括由诸如金属、焊料或者合金的导 电材料形成，并且可以包括各种形状和配置。例如，凸点126可以是球形或者半球形(如图 所绘)，或者包括诸如多边形、柱体等其他形状。凸点126可以使用凸点成形工艺来形成， 诸如可控坍塌芯片连接(C4)工艺、柱形凸点成形或者其他适当的凸点成形工艺。在一个实 施方式中，凸点1 可以在第一芯片104与第二芯片102之间提供电连接(或者部分电连接)。第二芯片102的凸点1 与第一芯片104的凸点IM可以这样耦合加热凸点 124、126，以使凸点124、126回流(或者熔化)，由此在第二芯片102与第一芯片104以及如 图1所示的半导体封装体100之间形成电连接。在各种实施方式中，可以代之以仅在第一芯片104或者第二芯片102之一上提供 凸点，而不是在第一芯片104和第二芯片102 二者上分别包括凸点124、126。如图8所述， 例如，可以仅在第二芯片102上提供凸点126;或者如图9所述，可以仅在第一芯片104上 提供凸点124。不论在第二芯片102或者第一芯片104上提供凸点，凸点可能需要形成有一 定的尺寸，以提供足够的互连材料以填充通孔112使其空洞很少或没有。在图9中，例如， 凸点124的高度大于中间层110的高度。如在此提到的，中间层110可以包括硅、玻璃或者有机基底。硅、玻璃或者有机基 底可以是预先形成的结构，或者可以现场在第一芯片104上形成。图10-图15示意性地示 出了在第一芯片102(例如，引线键合芯片)上叠置第二芯片102(例如，倒装芯片)的各工 艺操作之后的半导体封装体200，其中中间层210包括硅、玻璃或者有机基底。为清晰以及 避免冗余，与关于图1-图9讨论的元件相类似的元件使用相同的参考标号来表示。为了构建半导体封装体200，第一芯片104如图11所示被安装至基底114，继而如 图12所示被引线键合至基底114。继而在第一芯片104上形成中间层210，如图13所示。在某些实施方式中，中间层 210可以代之以在引线键合之前形成于第一芯片104之上。类似于前面讨论的中间层110， 在一个实现中，中间层210配置用于在第二芯片102与第一芯片104之间提供预定偏移量， 从而保持第二芯片102与引线116不接触。当第二芯片102足够宽时，该预定偏移量尤其 重要，以防止由于引线116与第一芯片102的耦合而引起的第二芯片102与第一芯片104 的直接耦合。例如，当第二芯片102的宽度类似于或者大于第一芯片104的宽度时，如果在 没有预定偏移量的情况下向第一芯片104安装第二芯片102，则引线116可能潜在地受损。除了在第二芯片102与第一芯片104之间提供预定偏移量，中间层210可以提供 散热和/或第二芯片102与第一芯片104之间增强的键合强度(与单独使用凸点124向第 一芯片104上键合第二芯片102相比)。中间层210包括一个或多个通孔212。通孔212可以配置用于提供用于填充互连 材料的开口，以便将第二芯片102的有源表面106向第一芯片104的有源表面108耦合。在 某些实施方式中，尽管未示出，但是通孔212可配置为延伸至第一芯片104上的凸点(类似 于前面讨论的凸点124)。在各种实施方式中，通孔212可以通过激光钻孔或者刻蚀或者任 何其他适当方法来形成。在某些实施方式中，可以在第一芯片104的有源表面108上提供 中间层210之前，在中间层210中形成通孔212。继而将第二芯片102置于中间层110，如图14和图15所示。第二芯片102包括一 个或多个凸点126，其耦合至第二芯片102的有源表面106上对应的一个或多个凸点焊盘 128。第二芯片102可以置于中间层110上，使得凸点126与通孔212对准。第二芯片102的凸点126与第一芯片104的有源表面108上的凸点焊盘118可以 这样耦合通过加热凸点126以使凸点1 回流，由此在第二芯片102与第一芯片104以及 如图10所示的半导体封装体100之间形成电连接。
在各种实施方式中，不是在第二芯片102上包括凸点126，除了第二芯片102的凸 点1 或者作为替代，可以在第一芯片104上提供凸点(类似于在此讨论的凸点124)。不 论在第二芯片102或第一芯片104上提供凸点，凸点可能需要形成一定的尺寸，以便提供足 够的互连材料以填充通孔212，使其空洞很少或者没有。图16是根据在此描述的各种实施方式的与制造半导体封装体(例如，图1和图10 中分别的半导体封装体100或者200)的示例方法1600相关联的某些操作的流程图，所述 操作包括向第一芯片104(例如，引线键合芯片)上叠置第二芯片102(例如，倒装芯片)。 应当理解，尽管方法1600示出为一系列顺序步骤，但是方法并不必是依赖于顺序的。而且， 此公开内容的范围内的方法可以包括比图16所示更多或更少的步骤。方法1600可以符合 结合图1-图15描述的技术和配置。方法1600可以包括由框1602、框1604、框1606、框1608和/或框1610示出的一
个或多个功能、操作或者动作。方法1600的处理可以通过向基底安装第一芯片而开始于框 1602，其中第一芯片的有源表面背向基底，并且其中第一芯片包括位于第一芯片的有源表 面上的多个凸点焊盘。第一芯片可以包括类似于在此描述的第一芯片104的芯片。基底可 以包括类似于在此描述的基底114的基底。在框1604，从多个凸点焊盘中的第一凸点焊盘向基底键合引线。引线可以类似于 在此描述的引线116，而凸点焊盘可以类似于在此描述的凸点焊盘118。在框1606，在第一芯片的有源表面的至少部分上形成中间层。中间层可以包括糊 剂、胶、粘合剂等，或者可以包括玻璃、硅或有机基底。中间层可以类似于在此描述的中间层 110、210 之一。在框1608，在中间层中形成通孔，其中通孔延伸至多个凸点焊盘中的第二凸点焊 盘。通孔可以在向第一芯片提供中间层之前形成于中间层中，或者可以代之以在向第一芯 片提供中间层之后形成。通孔可以通过任何适当的方法来形成，包括刻蚀、激光钻孔等。在框1610，将第二芯片置于中间层上，其中第二芯片的有源表面朝向基底，并且 其中第二芯片包括第三凸点焊盘，该第三凸点焊盘(i)位于第二芯片的有源表面上，并且 (ii)与形成于中间层中的通孔对准。在框1612，在以下一个或多个上形成对应凸点(i)位于第一芯片的有源表面上 的第二凸点焊盘，以及(ii)位于第二芯片的有源表面上的第三凸点焊盘。在框1614，加热在(i)位于第一芯片的有源表面上的第二凸点焊盘；以及(ii)位 于第二芯片的有源表面上的第三凸点焊盘上一个或多个上的对应凸点，以便在通孔内熔化 该对应凸点，由此在第二凸点焊盘与第三凸点焊盘之间形成电连接。对应的凸点可类似于 在此描述的凸点124，其耦合至有源表面上对应的一个或多个凸点焊盘。尽管未示出，但是在各种实施方式中，方法1600还可以包括形成模塑料(molding compound)，以至少封装第一裸片、中间层和第二裸片，以形成半导体封装体(例如，半导体 封装体100或者200)。模塑料可以根据任何适当的模塑料技术来形成，例如包括向塑模中 放置粉末形式的树脂，并且加热以熔化/熔融树脂。在其他实施方式中可以使用其他适当 的技术。各种操作可能以有助于理解本发明实施方式的方式被描述为多个离散操作 ’然 而，描述的顺序不应被理解为暗示这些操作是依赖于顺序的。而且，某些实施方式可以包括比所描述的更多或更少的操作。描述可能使用短语“在一个实施方式中”、“在实施方式中”或“在各种实施方式 中”，其中每个表示一个或多个相同或不同的实施方式。此外，关于本发明的实施方式所使 用的术语“包括”、“包含”、“具有”等是同义的。出于此描述之目的，短语“A/B”表示A或B。短语“A和/或B”表示“ (A)，⑶或 者(A和B) ”。短语“A、B和C中的至少一个”表示“ (A)，(B)，(C)，(A和B)，(A和C)，(B和 C)或者(A、B和C) ”。短语“ (A) B”表示“ (B)或(AB) ”，即A是可选元素。尽管出于描述优选实施方式的目的已经在此示出和描述了某些实施方式，但是本 领域普通技术人员将会理解，在不脱离本发明的范围的情况下，用于实现相同目的的各种 备选方案和/或等效实施方式或实现可以替换所示出和描述的实施方式。本领域技术人员 将容易地理解，根据本发明的实施方式可以通过各种方式来实现。本申请意在覆盖在此讨 论的实施方式的任何调整或变形。因此，易见的是，根据本发明的实施方式仅有所附权利要 求及其等效项来限定。
权利要求
1.一种制造半导体封装体的方法，所述方法包括向基底上安装第一芯片，其中所述第一芯片的有源表面背向所述基底，并且其中所述 第一芯片包括位于所述第一芯片的所述有源表面上的多个凸点焊盘； 从所述多个凸点焊盘中的第一凸点焊盘向所述基底键合引线； 在所述第一芯片的所述有源表面的至少部分上形成中间层；在所述中间层中形成通孔，其中所述通孔延伸至所述多个凸点焊盘中的第二凸点焊盘；将第二芯片置于所述中间层上，其中所述第二芯片的有源表面朝向所述基底，并且其 中所述第二芯片包括第三凸点焊盘，所述第三凸点焊盘(i)位于所述第二芯片的所述有源 表面上，并且(ii)与所述中间层中形成的所述通孔对准；在以下一个或多个之上形成对应凸点(i)位于所述第一芯片的所述有源表面上的所 述第二凸点焊盘，以及(ii)位于所述第二芯片的所述有源表面上的所述第三凸点焊盘；加热在(i)位于所述第一芯片的所述有源表面上的所述第二凸点焊盘以及(ii)位于 所述第二芯片的所述有源表面上的所述第三凸点焊盘中的一个或多个上形成的所述对应 凸点，以便在所述通孔内熔化所述对应凸点，从而在所述第二凸点焊盘与所述第三凸点焊 盘之间形成电连接。
2.如权利要求1所述的方法，其中所述凸点在向所述基底上安装所述第一芯片之前形 成于所述第二凸点焊盘上。
3.如权利要求2所述的方法，其中形成所述中间层包括利用所述中间层覆盖所述第一凸点焊盘。
4.如权利要求1所述的方法，其中所述对应凸点形成在位于所述第一芯片的所述有源 表面上的所述第二凸点焊盘上。
5.如权利要求4所述的方法，其中形成所述通孔包括在所述中间层中形成所述通孔， 其相应地延伸至所述对应凸点。
6.如权利要求1所述的方法，其中形成所述对应凸点包括在所述第二芯片的所述有 源表面上的所述第三凸点焊盘上形成所述对应凸点。
7.如权利要求6所述的方法，其中加热所述对应凸点包括将所述对应凸点向所述第 一芯片的所述有源表面上的所述第二凸点焊盘耦合。
8.如权利要求7所述的方法，其中将所述对应第二凸点向所述第二凸点焊盘耦合包 括回流所述对应凸点。
9.如权利要求4所述的方法，其中所述对应凸点的高度大于所述中间层的高度。
10.如权利要求1所述的方法，其中所述中间层包括糊剂、胶或者粘合剂。
11.如权利要求1所述的方法，其中所述中间层包括硅、玻璃或者有机基底。
12.如权利要求1所述的方法，其中形成所述通孔先于在所述有源表面的所述至少部 分上形成所述中间层而执行。
13.如权利要求1所述的方法，其中形成所述通孔包括在所述中间层中激光刻蚀所述 通孑L。
14.一种半导体封装体，包括 基底；安装在所述基底上的第一芯片，其中所述第一芯片的有源表面背向所述基底，并且其 中所述第一芯片包括位于所述第一芯片的所述有源表面上的多个凸点焊盘； 引线，将所述多个凸点焊盘中的第一凸点焊盘键合至所述基底； 中间层，布置在所述第一芯片的所述有源表面的至少部分上； 所述中间层中的通孔，其中所述通孔延伸至所述多个凸点焊盘中的第二凸点焊盘； 布置在所述中间层上的第二芯片，其中所述第二芯片的有源表面朝向所述基底，并且 其中所述第二芯片包括第三凸点焊盘，所述第三凸点焊盘(i)位于所述第二芯片的所述有 源表面上，并且(ii)与所述中间层中形成的所述通孔对准；对应凸点，在(i)位于所述第一芯片的所述有源表面上的所述第二凸点焊盘和(ii)位 于所述第二芯片的所述有源表面上的所述第三凸点焊盘中的一个或多个之上，并且在所述 通孔之中，其中所述对应凸点将所述第二凸点焊盘与所述第三凸点焊盘电连接。
15.如权利要求14所述的装置，其中所述基底是引线框。
16.如权利要求14所述的装置，其中所述中间层覆盖所述第一凸点焊盘。
17.如权利要求14所述的装置，其中所述中间层包括糊剂、胶或者粘合剂。
18.如权利要求14所述的装置，其中所述中间层包括硅、玻璃或有机基底。
全文摘要
本公开内容的某些实施方式涉及在引线键合的芯片上叠置倒装芯片的方法，具体地提供用于叠置芯片的装置、系统和方法。第一芯片可安装在基底上，其中第一芯片的有源表面背向基底，并且其中第一芯片包括位于第一芯片的有源表面上的多个凸点焊盘，并且可以从多个凸点焊盘中的第一凸点焊盘向基底键合引线。可以在第一芯片的有源表面的至少部分上形成中间层，并且该中间层中的通孔可以延伸至多个凸点焊盘中的第二凸点焊盘。第二芯片可以置于中间层上，其中第二芯片的有源表面朝向基底，并且其中第二芯片包括第三凸点焊盘，该第三凸点焊盘(i)位于第二芯片的有源表面上，并且(ii)与中间层中形成的通孔对准。对应凸点可布置于(i)位于第一芯片的有源表面上的第二凸点焊盘和(ii)位于第二芯片的有源表面上的第三凸点焊盘中的一个或多个上，并且在通孔之中，其中该对应凸点将第二凸点焊盘与第三凸点焊盘电连接。还描述和要求保护其他实施方式。
文档编号H01L21/60GK102136434SQ20111003139
公开日2011年7月27日 申请日期2011年1月26日 优先权日2010年1月27日
发明者刘宪明, 吴亚伯 申请人:马维尔国际贸易有限公司