半导体装置及其制造方法

专利名称：半导体装置及其制造方法
技术领域：
本发明涉及一种通过在半导体晶片上形成多片半导体芯片、并对划线区域进行切割而形成的半导体装置及其制造方法。
背景技术：
一般，将多个由多个元件所构成并具有规定功能的IC电路(集成电路 (Integrated Circuit))呈矩阵状地配置于例如硅等半导体晶片上，从而制成半导体装置。另外，多个配置于晶片上的芯片区域彼此之间被设置成栅格状的划线区域(划线 (scribe line))所隔开。在经过半导体制造工序而在一片晶片上形成多个芯片区域之后， 该晶片经过从背面进行磨削而使其达到规定厚度的工序、沿着划线区域切割成各个芯片的工序、以及之后的安装工序，被制成各个半导体装置。然而，若对晶片进行切割而将其分割成各个芯片，则在芯片的端面上将会露出透水性、吸湿性较高的层间绝缘膜。因此，从芯片的端面进入层间绝缘膜中的水分、可动离子等有可能会进入到芯片内部而腐蚀布线，或引起绝缘膜的耐受性劣化、元件的特性恶化等。 另外，在通过切割而分割成各个芯片时，划线周围的芯片区域还有可能会受到机械冲击，从而在分离后的芯片的切割断面上产生裂纹和缺陷。为了防御这样的水分、可动离子等的进入和机械冲击，在现有的半导体装置中，有时会在芯片的周围设置被称为密封圈的环状防御壁。图24是对现有的具有密封圈的半导体装置的结构进行说明的主要部分放大图。 图25是对现有的具有密封圈的半导体装置的结构进行说明的剖视图，是表示沿图24的 A-A’线切下的截面结构的图。另外，图26是对现有的形成多个半导体装置的晶片的结构进行说明的图，表示在由晶片所形成的基板上形成有多个具有密封圈的半导体装置的状态。如图24和图25所示，在由晶片所形成的基板111上，形成有多个由划线区域113 所划分的芯片区域112。在基板111上，形成有由多层层间绝缘膜115 120所形成的层叠绝缘膜170。在芯片区域112中，在基板111上，形成有用于构成元件的活性层130。在层叠绝缘膜170中，形成有与活性层130相连接的布线结构171。更详细而言，在层间绝缘膜115 上形成有与活性层130相连接的过孔131，而在层间绝缘膜116上形成有与过孔131相连接的布线132，在层间绝缘膜117上形成有与布线132相连接的过孔133，在层间绝缘膜118上形成有与过孔133相连接的布线134，在层间绝缘膜119上形成有与布线134相连接的过孔 135，在层间绝缘膜120上形成有与过孔135相连接的布线136，从而构成了布线结构171。另外，在芯片区域112的周边部分上的多层层间绝缘膜115 120的层叠结构中， 形成有贯通该层叠结构并连续包围芯片区域112的密封圈114。密封圈114是将由布线形成用掩模所形成的密封布线和由过孔形成用掩模所形成的密封过孔交替进行堆叠而形成的。具体而言，密封圈114由形成于基板111上的导电层140、形成于层间绝缘膜115上并与导电层140相连接的密封过孔141、形成于层间绝缘膜116上并与密封过孔141相连接
4的密封布线142、形成于层间绝缘膜117上并与密封布线142相连接的密封过孔143、形成于层间绝缘膜118上并与密封过孔143相连接的密封布线144、形成于层间绝缘膜119上并与密封布线144相连接的密封过孔145、以及形成于层间绝缘膜120上并与密封过孔145 相连接的密封布线146所构成。 而且，在设有布线(132、134、136)、过孔(131、133、135)、以及密封圈114的层叠绝缘膜170上，设有钝化膜121。钝化膜121在布线136上以及密封布线146上分别具有开口部。另外，在该开口部上，形成有与布线136相连接的焊盘137、以及与密封布线146相连接的罩层147。 另外，在钝化膜121的上部，形成有在密封圈114的上方以及焊盘137上具有开口部的其他钝化膜122。而且，为了保护芯片区域112，形成有在焊盘137及其周边上以及密封圈114上具有开口部的保护膜123。通过采用如图24和图25所示的结构，由于存在防御切割时的机械冲击的壁，因此，能防止裂纹扩展至芯片区域112。另外，钝化膜121在密封圈114上具有开口部，从而能避免因切割时的冲击而导致连芯片区域112上的钝化膜也发生剥落。另外，由于密封圈 114上的钝化膜121的开口部上形成有罩层147，因此，与未设罩层147的情况相比，能防止在切割时从划线区域进入的水分和杂质进入芯片区域112。然而，关于采用这样的结构的半导体装置，已知有如下情况。一般，在半导体制造工序中，当在由晶片所形成的基板111上形成采用如图24和图25所示的结构的芯片区域112之后，在从背面将该晶片磨削成规定的厚度后，在划线区域113内将该晶片切割成各个芯片。在进行这样的背面磨削时，在晶片表面、即图案形成面上粘贴保护片，将高速旋转的磨具按压在晶片背面来进行磨削。在磨削中，为了冲走所产生的切削屑，另外，为了对磨削中所产生的摩擦热量进行冷却，而喷射水。这里，如图26所示，晶片上到最外周为止形成有划线区域113。另外，芯片区域 112上形成有保护膜123。该保护膜123是以保护芯片区域112不被划伤和污染为目的而设的，具有一定程度(5μπι左右)的厚度。因此，在划线区域113与保护膜123之间存在高度差。在为了进行背面磨削而粘贴保护胶带时，无法填补该高度差，从而会在保护胶带与划线区域113之间产生间隙。在进行背面磨削时，在晶片的外周部上，含有切削屑的切削水可能会从这样的间隙进入，沿着划线进入晶片的内侧，从而对各芯片的表面造成污染。因此，在专利文献1(日本专利特开2001-274129号公报)中，揭示了一种技术，该技术在对用于保护芯片区域的保护膜(聚酰亚胺膜)进行图案形成时，在呈栅格状地纵横交织的划线的交叉点附近形成提防，从而将划线切断。根据该方法，即使包含切削屑的切削水从划线与保护胶带之间的间隙进入，但由于在划线上设有提防，因此，切削水也不会越过提防而进入。由此，能防止比提防更靠前的芯片区域中的电极焊盘和芯片表面被污染。另一方面，在紧接着背面磨削的切割时，沿着划线区域113将圆盘状的切割刀片进行按压从而切割成各个芯片，但在多数情况下，通过在该划线区域113中形成用于对半导体元件的特性或半导体制造工艺过程中的各种过程值进行确认的监控元件，从而利用与该监控元件相连接的电极焊盘进行特性检查，来推测半导体芯片是否良好，或确认半导体
5制造工艺是否存在异常。若存在这样的被称为辅助图案的监控元件、或特性检查用电极焊盘，则在切割时，很可能产生碎屑或发生图案剥离，从而成为合格率降低的原因。因此，在专利文献2(日本专利特开2005-183866号公报)中，揭示了一种技术，该技术通过用保护膜(聚酰亚胺膜)对划线区域上的辅助图案的一部分进行覆盖，利用保护膜对辅助图案进行按压，从而使辅助图案在切割时不容易发生剥落等。另外，在聚酰亚胺等的保护膜覆盖划线区域的情况下，在切割时，保护膜附着于切割刀片，从而对切割刀片产生气孔堵塞而有损其寿命，但通过采用只对辅助图案的一部分进行覆盖的结构，也能使保护膜不对切割刀片造成影响。此外，伴随着近年来的微细化、高集成化的发展，使用电阻较小的铜布线来作为布线材料、或使用相对介电常数较低的所谓Low-k材料来作为层间绝缘膜的情况逐渐增多。 然而，Low-k材料等低介电常数膜的机械强度较弱，在切割时产生碎屑或膜剥离的情况较多，从而成为合格率下降和质量下降的原因。对于这个问题，在专利文献3(日本专利特开2006-140404号公报)中，揭示了一种技术，该技术在进行俯视时具有形成于密封圈的外侧的凹陷部，从而能防止剥离蔓延至密封圈。根据该方法，在切割时所产生的硅基板的缺陷向电路形成区域蔓延的情况下，因存在凹陷部而使应力集中于该部分，从而能抑制剥离在横向上蔓延。然而，近年来，为了适用于便携式设备，半导体装置逐渐薄型化，与此同时，迫切要求芯片薄型化。例如，将芯片的厚度控制在100 μ m以下的情况也逐渐增多。然而，现有的制造方法是在1块晶片上形成多个芯片区域之后进行背面磨削和切割的制造方法，在这样的情况下，在背面磨削加工后的晶片上可能会产生翘曲，从而在装置内的传送过程中产生断裂或裂纹。另外，在对磨削完的晶片进行处理时，还可能会因误操作而导致发生晶片断裂。此外，若在磨削加工到厚度低于100 μ m之后进行切割，则可能会因切割时的冲击而导致芯片出现裂纹。这些问题都成为了制造的合格率下降、以及质量下降的原因。与此相对应，在专利文献4(日本专利特开平5-335411号公报)中，揭示了一种技术，该技术先进行开槽工序，在晶片的表面侧沿划线先设置槽，然后，实施背面磨削工序，在对晶片进行背面磨削的同时，使之前形成的槽与背面连通，从而使各芯片分离。根据该方法，由于当在晶片的状态下进行处理时，因具有足够的厚度而不会发生断裂，而在开槽工序中，也从表面侧对晶片的厚度方向的一部分切入切口，因此，能抑制裂纹的产生。该方法被称为预切割法或DBG(先划片后减薄(Dicing Before Grinding))工艺， 是对大口径晶片的情况、以及背面磨削中的加工厚度较薄的情况特别有效的制造方法。

发明内容
然而，以上说明的技术存在以下的问题。在专利文献1的技术的情况下，通过在划线上针对切削水的进入而设置提防，能抑制切削水的进入。但是，在紧接其后的切割时，由于划线上存在保护膜，因此，成为了切割刀片发生气孔堵塞的主要原因。其结果是，可能会因碎屑增多而招致质量下降、或合格率降低。另外，为了应对芯片的薄型化的要求，在使用专利文献4的技术的情况下，即使在
6划线的交叉点上(各芯片区域的转角的附近)形成有保护膜，也不能实现作为提防的功能。 即，由于在背面磨削时，在划线上已经形成有槽，因此，切削水可能会通过该槽而进入，从而对各芯片区域造成污染。在专利文献2的技术的情况下，通过对其一部分覆盖保护膜，对表层的辅助图案的剥离具有一定的抑制效果，但如前所述，在为了微细化、高集成化而使用Low-k材料等低介电常数膜作为层间绝缘材料的情况下，由于层间绝缘膜变得容易发生剥离，因此变得无法发挥足够的抑制效果。另外，如专利文献3的技术所示，作为对低介电常数膜的剥离的对策，预先在密封圈的外侧形成凹陷部，从而使应力集中于该凹陷部，对到达密封圈为止的剥离进行抑制，即使在这样的情况下，与生产率相关的凹陷的深度、与抑制剥离的效果之间也存在不能同时兼顾的关系，在车载用途等最重视安全性的情况下，从保护芯片区域的观点来看不能说就足够了。而且，在万一用该凹陷部无法对碎屑或剥离进行抑制、从而使它们扩展至密封圈的情况下，由于表面保护膜(钝化膜)在密封圈上与芯片区域内相连，因此，剥离有可能扩展到芯片内部，在可靠性上可能会产生问题。关于这些方面成为了要解决的课题。本发明的半导体装置及其制造方法用于解决以上的问题，其目的在于，抑制在对晶片进行背面磨削和切割时所产生的、因水分的进入而产生的污垢、或断裂、裂纹、碎屑、以及层间剥离等物理损伤。为了达到上述目的，本发明所涉及的半导体装置的特征在于，包括电极焊盘，该电极焊盘形成于所述半导体基板上；密封圈，该密封圈形成于比所述电极焊盘更靠近所述半导体基板的外周侧；罩层，该罩层形成于所述密封圈上，与所述密封圈相连接；钝化膜， 该钝化膜形成于所述半导体基板上，使所述电极焊盘和所述罩层露出；第一保护膜；该第一保护膜形成于所述钝化膜上，而且比所述密封圈更靠近内周，使所述电极焊盘和所述罩层露出；以及第二保护膜，该第二保护膜形成于所述钝化膜上，而且比所述密封圈更靠近外周，使所述罩层露出。另外，最好还包括第一槽，所述第一槽形成于所述钝化膜的比所述罩层更靠近所述半导体基板的外周侧，并与所述半导体基板的整个外周平行而呈闭环状，在所述第一槽之中也形成有所述第二保护膜。另外，最好还包括多个开口部，所述多个开口部形成于所述钝化膜的比所述罩层更靠近所述半导体基板的外周侧，并与所述半导体基板的外周平行，相互之间空开一定间隔，在所述开口部之中也形成有所述第二保护膜。另外，所述密封圈的平面形状最好是在所述半导体基板的四个角部上分别形成一条边的八边形。另外，最好还包括第一槽，该第一槽形成于所述钝化膜的比所述罩层更靠近所述半导体基板的外周侧，并与所述半导体基板的整个外周平行而呈闭环状；以及第二槽，该第二槽在所述芯片区域的四个角部与所述密封圈平行，且两端与所述第一槽相连接，在所述第一槽和所述第二槽之中也形成有所述第二保护膜，并且所述第二保护膜覆盖由所述第一槽和所述第二槽所形成的三角形。另外，最好还包括多个第一开口部，所述多个第一开口部形成于所述钝化膜的比
7所述罩层更靠近所述半导体基板的外周侧，并与所述半导体基板的外周平行，相互之间空开一定间隔；以及多个第二开口部，所述多个第二开口部在所述芯片区域的四个角部与所述密封圈平行形成，所述多个第二开口部的集合体的两端与所述第一开口部相连接，相互之间空开一定间隔，在所述第一开口部和所述第二开口部之中也形成有所述第二保护膜， 并且所述第二保护膜覆盖由所述第一开口部和所述第二开口部所形成的三角形。此外，本发明的半导体装置的制造方法，是利用划线区域将形成于晶片上的多个芯片区域分割成单片的半导体装置的制造方法，其特征在于，在形成所述芯片区域时，所述半导体装置的制造方法包括在半导体基板上形成元件的工序；在所述芯片区域的周边部分上形成导电层的工序；在所述半导体基板上形成层间绝缘膜、在所述层间绝缘膜中形成布线结构、同时在所述芯片区域的外边缘区域中形成密封圈的工序，所述布线结构包括与所述元件电连接的布线层和过孔，所述密封圈包括在所述层间绝缘膜中与所述导电层电连接的密封布线和密封过孔，并且连续包围所述布线结构及所述元件；在所述层间绝缘膜上形成第一钝化膜的工序，所述第一钝化膜在所述布线结构的上方具有电极焊盘用开口部， 在所述密封圈的上方具有罩层用开口部；在所述电极焊盘用开口部上形成与所述布线结构相连接的电极焊盘的工序；在所述罩层用开口部上形成罩层的工序；在所述第一钝化膜上形成使所述电极焊盘和所述罩层露出的第二钝化膜的工序；在所述密封圈内周的、所述芯片区域内的所述第二钝化膜上，形成使所述电极焊盘和所述罩层露出的第一保护膜的工序；以及在所述密封圈外侧的、所述芯片区域内的所述第二钝化膜上，形成使所述罩层露出的第二保护膜的工序。另外，最好在形成所述第一钝化膜的工序中，进一步在比所述密封圈更靠近所述划线区域一侧，与所述芯片区域的整个外周平行地形成闭环状的第一槽，在形成所述第二钝化膜的工序中，进一步在所述闭环状的第一槽的上部，与所述芯片区域的整个外周平行地形成闭环状的第二槽，在形成所述第二保护膜的工序，在所述第一槽和所述第二槽之中也形成所述第二保护膜。另外，最好在形成所述第一钝化膜的工序中，进一步在比所述密封圈更靠近所述划线区域一侧，与所述芯片区域的外周平行地形成多个相互之间空开一定间隔而形成的第一开口部，在形成所述第二钝化膜的工序中，在所述第一开口部的上部，与所述芯片区域的外周平行地形成多个第二开口部，在形成所述第二保护膜的工序中，在所述第一开口部和所述第二开口部之中也形成所述第二保护膜。另外，最好还包括磨削工序，该磨削工序在形成所述第二保护膜的工序之后，将保护片粘贴于所述半导体基板的形成有所述保护膜的主面一侧，从所述半导体基板的与所述主面相对的背面对所述半导体基板进行磨削，以使其达到规定的厚度；以及在所述磨削工序之后、在所述划线区域内进行切割、从而分割成各个单片的所述半导体装置的工序。另外，最好还包括在形成所述第二保护膜的工序之后、在所述半导体基板的所述划线区域内从形成有所述第二保护膜的主面一侧形成规定深度的第三槽的工序；以及在形成所述第三槽的工序之后将保护片粘贴于所述半导体基板的主面一侧、从所述半导体基板的与所述主面相对的背面磨削至所述第三槽为止、从而分割成各个单片的半导体装置的工序。
8


图1是举例示出实施方式1中的半导体装置的结构的主要部分的俯视图。图2A是举例示出实施方式1中的半导体装置的结构的主要部分的剖视图。图2B是举例示出实施方式1中的半导体装置的结构的主要部分的剖视图。图3A是表示实施方式1中的半导体装置的制造方法的工序剖视图。图;3B是表示实施方式1中的半导体装置的制造方法的工序剖视图。图3C是表示实施方式1中的半导体装置的制造方法的工序剖视图。图3D是表示实施方式1中的半导体装置的制造方法的工序剖视图。图3E是表示实施方式1中的半导体装置的制造方法的工序剖视图。图4A是表示实施方式1中的半导体装置的制造方法的工序剖视图。图4B是表示实施方式1中的半导体装置的制造方法的工序剖视图。图4C是表示实施方式1中的半导体装置的制造方法的工序剖视图。图4D是表示实施方式1中的半导体装置的制造方法的工序剖视图。图5A是表示实施方式1中的半导体装置的制造方法的工序剖视图。图5B是表示实施方式1中的半导体装置的制造方法的工序剖视图。图5C是表示实施方式1中的半导体装置的制造方法的工序剖视图。图5D是表示实施方式1中的半导体装置的制造方法的工序剖视图。图6A是表示实施方式1中的半导体装置的制造方法的工序剖视图。图6B是表示实施方式1中的半导体装置的制造方法的工序剖视图。图7A是表示实施方式1中的半导体装置的制造方法的工序剖视图。图7B是表示实施方式1中的半导体装置的制造方法的工序剖视图。图8A是表示实施方式1中的半导体装置的制造方法的工序剖视图。图8B是表示实施方式1中的半导体装置的制造方法的工序剖视图。图8C是表示实施方式1中的半导体装置的制造方法的工序剖视图。图9是举例示出实施方式2中的半导体装置的结构的主要部分的俯视IOA是举例示出实施方式2中的半导体装置的结构的主要部分的剖视图。图IOB是举例示出实施方式2中的半导体装置的结构的主要部分的剖视图。图IlA是表示实施方式2中的半导体装置的制造方法的工序剖视图。图IlB是表示实施方式2中的半导体装置的制造方法的工序剖视图。图12是举例示出实施方式3中的半导体装置的结构的主要部分的俯视图。图13A是举例示出实施方式3中的半导体装置的结构的主要部分的剖视图。图13B是举例示出实施方式3中的半导体装置的结构的主要部分的剖视图。图14A是表示实施方式3中的半导体装置的制造方法的工序剖视图。图14B是表示实施方式3中的半导体装置的制造方法的工序剖视图。图14C是表示实施方式3中的半导体装置的制造方法的工序剖视图。图14D是表示实施方式3中的半导体装置的制造方法的工序剖视图。图15是举例示出实施方式4中的半导体装置的结构的主要部分的俯视图。图16A是举例示出实施方式4中的半导体装置的结构的主要部分的剖视图。图16B是举例示出实施方式4中的半导体装置的结构的主要部分的剖视图。
图17A是表示实施方式4中的半导体装置的制造方法的工序剖视图。图17B是表示实施方式4中的半导体装置的制造方法的工序剖视图。图17C是表示实施方式4中的半导体装置的制造方法的工序剖视图。图17D是表示实施方式4中的半导体装置的制造方法的工序剖视图。图18A是表示实施方式4中的半导体装置的制造方法的工序剖视图。图18B是表示实施方式4中的半导体装置的制造方法的工序剖视图。图18C是表示实施方式4中的半导体装置的制造方法的工序剖视图。图18D是表示实施方式4中的半导体装置的制造方法的工序剖视图。图19A是表示实施方式4中的半导体装置的制造方法的工序剖视图。图19B是表示实施方式4中的半导体装置的制造方法的工序剖视图。图19C是表示实施方式4中的半导体装置的制造方法的工序剖视图。图20是举例示出实施方式5中的半导体装置的结构的主要部分的俯视图。图21A是举例示出实施方式5中的半导体装置的结构的主要部分的剖视图。图21B是举例示出实施方式5中的半导体装置的结构的主要部分的剖视图。图22A是表示实施方式5中的半导体装置的制造方法的工序剖视图。图22B是表示实施方式5中的半导体装置的制造方法的工序剖视图。图22C是表示实施方式5中的半导体装置的制造方法的工序剖视图。图22D是表示实施方式5中的半导体装置的制造方法的工序剖视图。图23A是表示实施方式5中的半导体装置的制造方法的工序剖视图。图23B是表示实施方式5中的半导体装置的制造方法的工序剖视图。图23C是表示实施方式5中的半导体装置的制造方法的工序剖视图。图23D是表示实施方式5中的半导体装置的制造方法的工序剖视图。图24是对现有的具有密封圈的半导体装置的结构进行说明的主要部分放大图。图25是对现有的具有密封圈的半导体装置的结构进行说明的剖视图。图26是对现有的形成有多个半导体装置的晶片的结构进行说明的图。
具体实施例方式下面，参照附图，对本发明的实施方式进行说明。此外，即使在不同的实施方式中， 对于相同结构在附图中也使用相同的标号，从而省略其详细说明。(实施方式1)下面，利用图1 图8C对实施方式1进行说明。图1是举例示出实施方式1中的半导体装置的结构的主要部分的俯视图。图2A、图2B是举例示出实施方式1中的半导体装置的结构的主要部分的剖视图，图2A、图2B分别是表示图1的A-A’线、B-B'线处的截面结构的图。这里，示出了在晶片上形成有多个芯片区域12、以及用于通过切割来将各芯片区域12进行分离的划线区域13的状态。利用基板11形成半导体装置。在基板11上，形成有采用从下方起依次层叠有多层层间绝缘膜15、16、17、18、19、及20的结构的层叠绝缘膜70在芯片区域12中，在基板11的上部形成有构成元件的活性层30 (关于元件省略图示)，并且，在层叠绝缘膜70中，形成有与活性层30相连接的布线结构71。布线结构71包括形成于层间绝缘膜15中并与活性层30相连接的过孔31、形成于层间绝缘膜16中并与过孔31相连接的布线32、形成于层间绝缘膜17中并与布线32相连接的过孔33、形成于层间绝缘膜18中并与过孔33相连接的布线34、形成于层间绝缘膜19中并与布线34相连接的过孔35、以及形成于层间绝缘膜20中并与过孔35相连接的布线36。另外，在芯片区域12的周边部分上，在基板11的上部形成有导电层40，并且形成有贯通层叠绝缘膜70的密封圈14。沿芯片区域12的周边部分形成有导电层40和密封圈 14，使其连续包围活性层30、布线结构71等。密封圈14具有将利用布线形成用掩模所形成的密封布线、与利用过孔形成用掩模所形成的密封过孔相互堆叠的结构。具体而言，包括形成于层间绝缘膜15中并与导电层40相连接的密封过孔41、形成于层间绝缘膜16中并与密封过孔41相连接的密封布线42、形成于层间绝缘膜17中并与密封布线42相连接的密封过孔43、形成于层间绝缘膜18中并与密封过孔43相连接的密封布线44、形成于层间绝缘膜 19中并与密封布线44相连接的密封过孔45、以及形成于层间绝缘膜20中并与密封过孔45 相连接的密封布线46。而且，设置有钝化膜21，以覆盖于设置有布线结构71和密封圈14的层叠绝缘膜 70上。钝化膜21在布线结构71 (布线36)上和密封圈14(密封布线46)上具有开口部。 在该开口部上，形成有与布线36相连接的焊盘电极37、以及与密封布线46相连接的罩层 47。另外，在钝化膜21上，除焊盘电极37的上部和罩层47的上部以外，形成有钝化膜 22。而且，在钝化膜22上，为了保护芯片区域12，形成有有机保护膜23，使其在焊盘电极37 及其附近、以及密封圈14的上部具有开口部，在芯片区域12内比密封圈14更靠近划线区域13的一侧还形成有闭环状的保护膜23’，使其包围芯片区域12的内侧。S卩，有机保护膜由对元件形成区域进行保护的部分即保护膜23、以及保护膜23’ 所构成，该保护膜23’呈闭环状地形成于比密封圈14更靠近划线区域13—侧，从而包围芯片区域12的内侧，钝化膜22以及有机保护膜23、23’利用使罩层47上的一部分露出而形成的闭环状开口部48，使形成于芯片区域12 —侧的保护膜23、以及形成于划线区域13 — 侧的保护膜23’变得不连续而互相独立。如图1和图2A、图2B所示，包括比芯片区域12的焊盘电极更靠近外侧的一侧在内，形成有保护膜23，并且，沿划线区域13遍及芯片区域12的整个外周部形成有利用开口部48而不与保护膜23相接触的保护膜23’，从而，在背面磨削时，能避免芯片区域12的表面被切削水所污染。即，若在背面磨削时粘贴保护胶带，则粘贴辊能对形成于比钝化膜22 的闭环状开口部更靠近划线区域13 —侧的有机保护膜23’的环状部分进行按压，从而使保护胶带与包围芯片区域12的内侧的有机保护膜23’紧贴。因此，即使在保护胶带与划线区域13之间存在间隙，背面磨削的切削水从该间隙进入，也能抑制切削水进入到芯片区域12 内。由此，能抑制芯片区域12的污染。另外，由于具有闭环状开口部48，因此，在切割时，即使产生了碎屑或膜剥离，但由于存在钝化膜22的闭环状开口部，并且在密封圈上方存在有机保护膜23、23’的开口部，因此，也能防止膜剥离或损坏由密封圈14向内侧的元件形成区域扩展。接着，利用图3A 图8C，对用于形成图1及图2A、图2B所示的结构的制造方法、 以及利用切割分别将各个芯片区域12分割成单片半导体装置的方法进行说明。
图3A 图3E、图4A 图4D、图5A 图5D、图6A、图6B、图7A、图7B、以及图8A 图8C是表示实施方式1中的半导体装置的制造方法的工序剖视图，是依次表示形成图1中的A-A'线处的截面结构的工序的图。尤其是图8A 图8C是对背面磨削和切割进行说明的图。首先，如图3A所示，在晶片(基板11)的芯片区域12中，形成构成晶体管等元件的活性层30，并在比活性层30更靠近周边部分一侧，形成遍及整个周边部分而连续包围所构成的芯片区域12的内部的、环状的导电层40。接着，如图3B所示，将层间绝缘膜15堆积在基板11上。并且，对于该层间绝缘膜 15，在活性层30上形成用于形成过孔31的通孔15a，并在导电层40上形成用于形成密封过孔41的槽状凹部15b。为此，利用光刻法和干法蚀刻法即可。这里，密封过孔41是构成密封圈14的构件，通过将导电材料埋入槽状凹部15b而形成。即，密封过孔41具有线状结构，所述线状结构具有与过孔相同程度的宽度。另外，由于密封圈14采用连续包围芯片区域12的元件等的结构，因此，密封过孔41也成为连续的环状。此外，这里对在层间绝缘膜15上形成通孔15a时同时形成槽状凹部15b的例子进行了说明。然而，并不局限于此，也可以分别形成通孔15a和槽状凹部15b。接着，进行图3C所示的工序。首先，对于设置于层间绝缘膜15中的通孔15a和槽状凹部15b，利用例如CVD (化学气相沉积(Chemical VaporDeposition))法，埋入由W所形成的导电膜。接着，利用例如CMP(化学机械抛光(Chemical Mechanical Polishing))法， 去除从通孔15a和槽状凹部15b中溢出的多余的导电膜。由此，形成与活性层30相连接的过孔31、以及与导电层40相连接的密封过孔41。接着，进行图3D所示的工序。首先，将层间绝缘膜16堆积到层间绝缘膜15上。并且，对于该层间绝缘膜16，在过孔31上形成用于形成布线32的布线槽16a，并在密封过孔 41上形成用于形成密封布线42的密封布线槽16b。为此，利用光刻法和干法蚀刻法即可。接着，进行图3E所示的工序。首先，对于设置于层间绝缘膜16的布线槽16a和密封布线槽16b，利用例如电镀法，埋入由Cu所形成的导电膜。接着，利用例如CMP法，去除从布线槽16a和密封布线槽16b中溢出的多余的导电膜。由此，形成与过孔31相连接的布线
32、以及与密封过孔41相连接的密封布线42。接着，进行图4A所示的工序。首先，在层间绝缘膜16上形成层间绝缘膜17。接着，对于该层间绝缘膜17，在布线32上形成用于形成过孔33的通孔17a，并在密封布线42 上形成用于形成密封过孔43的槽状凹部17b。都能使用与图3B的工序相同的方法和材料。接着，进行图4B所示的工序。即，形成埋入通孔17a而与布线32相连接的过孔
33、以及埋入槽状凹部17b而与密封布线42相连接的密封过孔43。都能使用与图3C的工序相同的方法和材料。接着，进行图4C所示的工序。首先，在层间绝缘膜17上形成层间绝缘膜18。接着，对于层间绝缘膜18，在过孔33上形成用于形成布线34的布线槽18a，并在密封过孔43 上形成用于形成密封布线44的密封布线槽18b。都能使用与图3D的工序相同的方法和材料。接着，进行图4D所示的工序。即，形成埋入布线槽18a而与过孔33相连接的布线
1234、以及埋入密封布线槽18b而与密封过孔43相连接的密封布线44。都能使用与图3E的工序相同的方法和材料。接着，进行图5A 图5D的工序。这些是形成重叠于层间绝缘膜18上的层间绝缘膜19以及埋入其中的过孔35和密封过孔45、然后形成重叠于层间绝缘膜19上的层间绝缘膜20以及埋入其中的布线36和密封布线46的工序。与图4A 图4D的工序相同，分别形成具有通孔19a和槽状凹部19b的层间绝缘膜19、以及具有布线槽20a和密封布线槽20b的层间绝缘膜20，通过埋入导电膜来形成即可。由此，形成由布线32、34和36、以及过孔31、33和35所形成的布线结构71，并形成由密封布线42、44和46、以及密封过孔41、43和45所形成的密封圈14。接着，进行图6A所示的工序。首先，在作为最上层的布线层的布线36、最上层密封布线46、以及层间绝缘膜20上，堆积成为布线36和密封布线46的保护膜的钝化膜21。然后，利用光刻法和干法蚀刻法，对布线36上和密封布线46上的钝化膜21部分地进行开口， 从而形成开口部21a和21b。接着，如图6B所示，在钝化膜21的开口部21a上形成与布线36相连接的焊盘电极 37，同时，在钝化膜21的开口部21b上形成与密封布线46相连接的罩层47。为此，首先，例如利用溅射法，在包括开口部21a和21b上的、钝化膜21上的整个面上堆积Al膜。接着， 利用光刻法和干法蚀刻法，在布线36和密封布线46上将该Al膜形成图案，以作为焊盘电极37和罩层47。接着，进行图7A所示的工序。首先，将其他钝化膜22堆积于包括焊盘电极37上和罩层47上的、钝化膜21上。接着，利用光刻法和干法蚀刻法，在焊盘电极37上和罩层47 上进行开口。由此，利用焊盘电极37在布线结构71上形成连接焊盘，在密封圈14上的罩层47上形成闭环状的开口部48a。接着，如图7B所示，在芯片区域12上，形成有机保护膜。对于这种情况，首先，例如利用旋涂法，在包括焊盘电极37上和密封圈14上方的、基板11上的整个面上，涂布由聚酰亚胺所形成的液态树脂。然后，利用光刻法进行曝光和显影，从而形成在芯片区域12的焊盘电极37及其附近和密封圈14的上部具有开口部的有机保护膜23、和有机保护膜23’， 所述有机保护膜23’包围芯片区域12的内侧而在芯片区域12内比密封圈14更靠近划线区域13—侧(参照图1)。此时，由于在罩层47的上方形成有隔开有机保护膜23和23’的闭环状的开口部48b，因此，具有与钝化膜的开口部48a—起利用闭环状的开口部48使罩层 47的一部分露出的结构。接着，进行背面磨削和切割。为此，首先，如图8A所示，将保护胶带61粘贴于基板 11的主面一侧(形成有活性层30、有机保护膜23、23’等的一侧)的整个面上。这是用于在背面磨削时对表面进行保护的工序，利用粘贴辊进行按压，从而使保护胶带61紧贴于晶片表面。此时，在比密封圈14更靠近划线区域13的一侧还呈闭环状地存在有机保护膜23’， 从而位于芯片区域12的周边部分的有机保护膜23’与保护胶带61紧贴。因此，在因有机保护膜23’所引起的高度差导致保护胶带61与晶片表面之间部分地产生间隙的情况下，划线区域13与布线结构71等所形成的芯片区域12之间也因保护胶带61和有机保护膜23’ 的紧贴部分而完全分离。
接着，如图8B所示，从背面一侧对基板11进行磨削，以使基板11达到规定的厚度。这时，切削水可能会从晶片的外周部的划线区域13进入。然而，如图8A所示，由于存在有机保护膜23’，划线区域13与芯片区域12因有机保护膜23’与保护胶带61的紧贴部分而分离，因此，切削水所导致的污染不会波及芯片区域12。然后，剥下保护胶带61。接着，如图8C所示，若对划线区域13实施切割，以将芯片区域12分离成各个芯片，则可以获得半导体装置。在该切割时，即使产生了碎屑或膜剥离，但由于在密封圈14上方存在钝化膜22和有机保护膜23、23’的闭环状开口部48，因此，也能防止膜剥离或碎屑、 裂纹等损坏由密封圈14向内侧的元件形成区域扩展。如以上说明那样，根据本实施方式的半导体装置的制造方法，在有机保护膜23’与保护胶带61紧贴的状态下，进行背面磨削，所述有机保护膜23’被设置成连续包围各芯片区域12的内侧部分。因此，即使在保护胶带61与划线区域13之间存在间隙，背面磨削时的切削水进入该间隙，切削水也不会进入到芯片区域12内。由此，虽然因形成有机保护膜 23,23'而导致芯片区域12与划线区域13之间存在高度差，但不会因该高度差而导致产生芯片区域12被污染、或因水分进入而对内部电路造成破坏等影响。而且，由于在密封圈14上方形成有闭环状开口部48，因此，即使在切割时产生碎屑或膜剥离，也能防止膜剥离或损坏向元件形成区域扩展。此外，在以上的工序中，为了形成布线、过孔、密封布线、以及密封过孔，使用了进行平坦化的方法(所谓的镶嵌法)，但并不局限于此，也能使用不涉及平坦化的层叠方法。另外，以三层层叠结构的布线结构和密封圈为例进行了说明，但层叠数可以是任意的。(实施方式2)下面，利用图9 图IlB对实施方式2进行说明。图9是举例示出实施方式2中的半导体装置的结构的主要部分的俯视图，是示例性地表示本实施方式的半导体装置的俯视图。图10A、图IOB是举例示出实施方式2中的半导体装置的结构的主要部分的剖视图，图10A、图IOB分别是表示图9的A-A’线、以及B-B' 线处的截面结构的图。与实施方式1的情况相同，示出了在晶片上形成有多个芯片区域12、 以及用于通过切割来将各芯片区域12进行分离的划线区域13的状态。下面，以与图1和图2A、图2B所示的实施方式1中的结构的不同点为主，对图9和图10A、图IOB所示的半导体装置的结构进行说明。此外，对于相同的结构要素，标注相同的标号。在本实施方式的情况下，如图9和图10A、图IOB所示，在除焊盘电极37上的一部分、及作为罩层47上和比罩层47更靠近划线区域13 —侧的部分的开口部49以外的芯片区域上、以及划线区域13上，形成有钝化膜22。另外，有机保护膜由保护膜23和保护膜23’ 所构成，所述保护膜23形成于钝化膜22上，使其在从焊盘电极37及其附近起的密封圈14 的上方具有开口部，所述保护膜23’呈闭环状地形成于比罩层47更靠近划线区域13 —侧的钝化膜21上。即，与实施方式1不同，采用了在从罩层47到划线区域13的区域中不设置钝化膜22、在焊盘电极37到罩层47之间不形成保护层23的结构。在形成这样的有机保护膜23、23’的情况下，与实施方式1的情况相同，也能在背面磨削时防止芯片区域12被切削水所污染。而且，由于钝化膜22在罩层47附近的开口部
1449上不与划线区域13相连，而有机保护膜23、23’也在密封圈14上分离，因此，即使在切割时产生了碎屑或膜剥离，损坏或膜剥离等也不会越过密封圈14而到达元件形成区域。下面，利用图11A、图11B，对用于形成这样的结构的制造方法进行说明。图11A、 图IlB是表示实施方式2中的半导体装置的制造方法的工序剖视图，是表示形成图9中的 A-A'线处的截面结构的工序的图。首先，根据在实施方式1中进行了说明的图3A 图6B的工序，形成图6B的结构。 即，利用基板11，形成活性层30和导电层40、由布线层15 20所形成的层叠绝缘膜70、埋入其中的布线结构71和密封圈14、钝化膜21、焊盘电极37、以及罩层47。接着，进行图IlA的工序。首先，将其他钝化膜22堆积在包括焊盘电极37上和罩层47上的、钝化膜21上。接着，利用光刻法和干法蚀刻法，对焊盘电极37上的一部分、以及作为罩层47上和比罩层47更靠近划线区域13 —侧的部分的开口部49进行开口。由此， 达到利用焊盘电极37在布线结构71上形成焊盘、利用开口部49使密封圈14上的罩层47 的一部分露出的状态。接着，如图IlB所示，例如利用旋涂法，在包括焊盘电极37和罩层47上的、基板11 上的整个面上，涂布由聚酰亚胺所形成的液态树脂。然后，利用光刻法进行曝光和显影，在芯片区域12中，形成从焊盘电极37的附近到密封圈14的上部为止具有开口部的有机保护膜23，同时，在比罩层47更靠近划线区域13 —侧的钝化膜21上，也包围芯片区域12的内侧而形成闭环状的有机保护膜23’。其后，与在实施方式1中的图8A 图8C中所说明的情况相同，在粘贴了保护胶带而进行了背面磨削之后，实施切割，从而分离成各个芯片。如上述说明那样，在本实施方式中，在各芯片区域12的边缘部分上也设有有机保护膜23’，使其连续包围其内侧部分。由此，能防止在背面磨削时对芯片区域12造成污染。而且，由于采用了利用开口部49使罩层47露出的结构，有机保护膜23’和钝化膜 22在罩层47上不相连，因此，能在切割时防止损坏或膜剥离扩展至元件形成区域内。在本实施方式中，为了形成布线、过孔、密封布线、以及密封过孔，使用了进行平坦化的方法(所谓的镶嵌法)，但并不局限于此，也能使用不涉及平坦化的层叠方法。(实施方式3)下面，利用图12 图14D对实施方式3进行说明。图12是举例示出实施方式3 中的半导体装置的结构的主要部分的俯视图。图13A、图13B是举例示出实施方式3中的半导体装置的结构的主要部分的截面，图13A、图13B分别是表示图12的A-A’线、以及B-B' 线处的截面结构的图。与实施方式1的情况相同，示出了在晶片上形成有多个芯片区域12、 以及用于通过切割来将各芯片区域12进行分离的划线区域13的状态。下面，以与图1和图2A、图2B所示的实施方式1中的结构的不同点为主，对图12 和图13A、图13B所示的半导体装置的结构进行说明。此外，对于相同的结构要素，标注相同的标号。在本实施方式中，如图13A、图13B所示，钝化膜22在焊盘电极37上具有开口部， 在罩层47上也具有开口部48a。而且，在钝化膜21和22上，在芯片区域12中的、比罩层 47更靠近划线区域13—侧的区域中，包围芯片区域的内侧而呈闭环状地形成有贯穿钝化膜21和22的槽50。此外，在图12的俯视图中，实际上无法看到槽50，但为了进行说明，在附图上表现出了槽50。另外，在芯片区域12中形成有有机保护膜23，使其从焊盘电极37及其附近到密封圈14的上方为止具有开口部，在芯片区域12中的、比罩层47更靠近外侧的区域中，也形成有有机保护膜23’。此时，贯穿钝化膜21和22的槽50处于被有机保护膜23’所埋入的状态。在形成这样的有机保护膜23、23’的情况下，与实施方式1的情况相同，由于在比罩层47更靠近外侧的区域中形成有有机保护膜23’，因此，也能在背面磨削时防止芯片区域12被切削水所污染。另外，由于钝化膜22在罩层47上具有闭环状开口部48a，因此，即使在切割时产生了碎屑或膜剥离，该损坏或膜的剥离等也不会到达元件形成区域12。而且， 由于形成于比罩层47更靠近划线区域13 —侧的区域中的有机保护膜23’覆盖着形成于钝化膜21和22中的闭环状的槽50，因此，即使在使用容易发生剥离的Low-k材料等低介电常数膜作为层间绝缘膜的情况下，有机保护膜23’因其固定效果而具有本身不容易发生剥离的结构，从而能进一步提高可靠性。下面，对用于形成这样的结构的制造方法进行说明。图14A 图14D是表示实施方式3中的半导体装置的制造方法的工序剖视图，是表示形成图12中的A-A’线处的截面结构的工序的图。首先，根据在实施方式1中进行了说明的图3A 图5D的工序，形成图5D的结构。 即，利用基板11，形成活性层30和导电层40、由布线层15 20所形成的层叠绝缘膜70、以及埋入其中的布线结构71和密封圈14。接着，进行图14A的工序。首先，在包括作为最上层的布线层的布线36上和密封布线46上的、层间绝缘膜20上，堆积成为布线36的保护膜的钝化膜21。然后，利用光刻法和干法蚀刻法，在布线36上和密封布线46上分别对钝化膜21部分地进行开口，从而形成开口部21a和开口部21b。另外，与此同时，在芯片区域12内的、比密封圈14更靠近划线区域13 —侧，形成包围芯片区域12的内侧并到达层间绝缘膜20的闭环状槽50a。接着，如图14B所示，在钝化膜21的开口部21a上形成与布线36相连接的焊盘电极37，并在开口部21b上形成与密封布线46相连接的罩层47。为此，首先，例如利用溅射法，在包括开口部21a上和开口部21b上的、钝化膜21上的整个面上堆积Al膜。接着，利用光刻法和干法蚀刻法，在布线36上和密封布线46上将该Al膜形成图案，以分别作为焊盘电极37和罩层47。接着，进行图14C所示的工序。首先，将其他钝化膜22堆积在包括焊盘电极37上和罩层47上的、芯片区域12的钝化膜21上。接着，利用光刻法和干法蚀刻法，分别在焊盘电极37上和罩层47上对钝化膜22形成开口部，同时，在呈闭环状地形成于钝化膜21中的闭环状槽50a上形成闭环状槽50b。由此，利用焊盘电极37在布线结构71上形成连接焊盘，在罩层上形成开口部48a，并形成包围芯片区域12的内侧的、贯穿钝化膜21和22的闭环状槽50。接着，进行图14D的工序。首先，例如利用旋涂法，在包括焊盘电极37上、罩层47 上、以及闭环状槽50的、基板11上的整个面上，涂布由聚酰亚胺所形成的液态树脂。然后， 利用光刻法进行曝光和显影，在芯片区域12中，形成从焊盘电极37的附近到密封圈上部为止具有开口部的有机保护膜23，并在芯片区域12内比密封圈14更靠近划线区域13—侧，
16形成包围芯片区域12的内侧并覆盖闭环状槽50的有机保护膜23’。其后，与在实施方式1中的图8A 图8C中所说明的情况相同，在粘贴了保护胶带而进行了背面磨削之后，实施切割，从而分离成各个芯片。如上述说明那样，在本实施方式中，在各芯片区域12的边缘部分上也设有有机保护膜23’，使其沿芯片区域12的整个外周而连续包围其内侧部分。由此，能防止在背面磨削时对芯片区域12造成污染。另外，由于钝化膜22在罩层47上具有闭环状开口部48a，因此，即使在切割时产生了碎屑或膜剥离，该损坏或膜的剥离等也不会到达元件形成区域。而且，由于形成于比罩层47更靠近划线区域13 —侧的区域中的有机保护膜23’ 对形成于钝化膜21和22中的闭环状槽50进行覆盖，因此，有机保护膜23’能因其固定效果而抑制其本身发生剥离，因而，不仅在如本实施方式中所说明的那样的、在背面磨削之后实施切割的情况下，而且在利用DBG工艺，先在划线区域13中进行开槽后再实施背面磨削的情况下，由于在切割时能抑制有机保护膜23’剥离，因此，也能在紧接其后的背面磨削时抑制因切削水进入而导致芯片区域12被污染，从而能提高生产合格率。在本实施方式中，为了形成布线、过孔、密封布线、以及密封过孔，使用了进行平坦化的方法(所谓的镶嵌法)，但并不局限于此，也能使用不涉及平坦化的层叠方法。(实施方式4)接下来，对实施方式4进行说明。图15是举例示出实施方式4中的半导体装置的结构的主要部分的俯视图。图16A、图16B是举例示出实施方式4中的半导体装置的结构的主要部分的剖视图，分别是表示图15的A-A’线、以及B-B'线处的截面结构的图。与实施方式1 实施方式3的情况相同，示出了在晶片上形成有多个芯片区域12、以及用于通过切割来将各芯片区域12进行分离的划线区域13的状态。下面，以与图12和图13A、图13B所示的实施方式3中的结构的不同点为主，对图 15和图16A、图16B所示的本实施方式的结构进行说明。此外，对于相同的结构要素，标注相同的标号。在图12和图13A、图13B所示的实施方式3中，在钝化膜21、22中形成有闭环状的槽50，使其在比密封圈14更靠近划线区域13—侧包围芯片区域12的内侧，但在本实施方式的情况下，如图15和图16A、图16B所示，形成有多个贯穿钝化膜21、22而互不相连的开口部51，所述多个开口部51不是闭环状，而是利用其集合体形成包围所述芯片区域12的内侧的大致方形。这里，实际上在图15所示的俯视图中无法看到开口部51，但为了进行说明，在附图上表现出了开口部51。另外，在芯片区域12中形成有有机保护膜23，使其在焊盘电极37及其附近、以及密封圈14的上方具有开口部，在芯片区域12中的、比罩层47更靠近外侧的区域中，也形成有有机保护膜23’。此时，贯穿钝化膜21和22的多个开口部51处于被有机保护膜23’所埋入的状态。这里，采用在焊盘电极37与密封圈14之间的区域中也形成有有机保护膜23、 有机保护膜23和23’在罩层47上形成闭环状开口部48的结构，这一点与实施方式3不同。这样，即使在具有形成有有机保护膜23’的结构的情况下，也能在背面磨削时防止因切削水而导致芯片区域12被污染，从而能因存在闭环状开口部48而在切割时抑制损坏或膜剥离等向元件形成区域内扩展。另外，由于有机保护膜23’对贯穿钝化膜21、22的多个开口部51进行覆盖，因此，也能抑制有机保护膜23’的剥离。另外，由于开口部51不连续，因此，即使在有机保护膜23’万一发生剥离的情况下，也能抑制剥离沿芯片外周蔓延。下面，对用于形成这样的结构的制造方法进行说明。图17A 17D、图18A 18D、 以及图19A 19C是表示实施方式4中的半导体装置的制造方法的工序剖视图，是分别表示形成图15中的A-A’线、B-B'线处的截面结构的工序的图。尤其是，图19A 图19C是对背面磨削和切割进行说明的图。首先，根据在实施方式1中进行了说明的图3A 图5D的工序，形成图5D的结构。 即，利用基板11，形成活性层30和导电层40、由层间绝缘膜15 20所形成的层叠绝缘膜 70、以及埋入其中的布线结构71和密封圈14。接着，进行图17A和图18A的工序。首先，在包括作为最上层的布线层的布线36 上和密封布线46上的层间绝缘膜20上，堆积成为布线36的保护膜的钝化膜21。之后，利用光刻法和干法蚀刻法，在布线36上和密封布线46上分别对钝化膜21部分地进行开口， 从而形成开口部21a和开口部21b。另外，与此同时，在芯片区域12内的、比密封圈14更靠近划线区域13 —侧，以一定的间隔形成利用其集合体包围芯片区域的内侧并到达层间绝缘膜20的开口部51a。图17A表示形成有开口部51a的部分的截面，图18A表示未进行开口的部分的截面。接着，如图17B和图18B所示，在钝化膜21的开口部21a上形成与布线36相连接的焊盘电极37，并在开口部21b上形成与密封布线46相连接的罩层47。为此，首先，例如利用溅射法，在包括开口部21a上和开口部21b上的、钝化膜21上的整个面上堆积Al膜。 接着，利用光刻法和干法蚀刻法，在布线36上和密封布线46上将该Al膜形成图案，以分别作为焊盘电极37和罩层47。接着，进行图17C和图18C所示的工序。首先，将其他钝化膜22堆积在包括焊盘电极37上和罩层47上的、芯片区域12的钝化膜21上。接着，利用光刻法和干法蚀刻法， 分别在焊盘电极37上和罩层47上对钝化膜22形成开口部，同时，在形成于钝化膜21中的多个开口部51a上形成开口部51b。图17C表示形成有开口部51b的部分的截面，图18C表示未进行开口的部分的截面。由此，利用焊盘电极37在布线结构71上形成连接焊盘，在罩层47上形成开口部48a，并且，形成多个贯通钝化膜21和22而互不相连的开口部51，所述多个开口部51用其集合体形成包围芯片区域12的内侧的大致方形。接着，进行图17D和图18D的工序。首先，例如利用旋涂法，在包括焊盘电极37上、 罩层47上、以及多个开口部51的、基板11上的整个面上，涂布由聚酰亚胺所形成的液态树脂。然后，利用光刻法进行曝光和显影，在芯片区域12中，形成焊盘电极37的附近和密封圈上部具有开口部的有机保护膜23，并在芯片区域12内比密封圈14更靠近划线区域13 — 侧，形成包围芯片区域12的内侧并覆盖多个用其集合体形成大致方形的开口部51的有机保护膜23’。将如上所述地形成于晶片上的各芯片区域12如图19A 图19C所示，分割成各个半导体装置。这是被称为DBG(先划片后减薄(Dicing BeforeGrinding))工艺(或预切割法)的方法。图19A 图19C表示图15中的A-A’线处的截面结构。首先，如图19A所示，沿划线区域13从基板11的主面一侧至途中为止切入切口， 从而形成槽62。
接着，如图19B所示，将保护胶带61粘贴于基板11的主面一侧。接着，如图19C所示，从背面一侧起至到达槽62为止，对基板11进行磨削。由此， 将各芯片区域12分割成各个单片半导体装置。然后，剥下保护胶带61，从而获得半导体装置。如上述说明那样，在本实施方式中的半导体装置及其制造方法的情况下，在各芯片区域12的边缘部分上也设有有机保护膜23’，使其连续包围其内侧部分。另外，将贯穿钝化膜21、22的多个开口部51埋入有机保护膜23’。由此，即使在沿划线区域13切入切口的情况下，由于能利用多个开口部51的固定效果来抑制有机保护膜23’的剥离，在紧接其后的背面磨削时，有机保护膜23’能可靠地抑制切削水进入元件形成区域，因此，能防止芯片区域12被污染。此外，该制造方法还能适用于在进行了背面磨削之后进行切割的情况。在本实施方式中，为了形成布线、过孔、密封布线、以及密封过孔，使用了进行平坦化的方法(所谓的镶嵌法)，但并不局限于此，也能使用不涉及平坦化的层叠方法。(实施方式5)接下来，对实施方式5进行说明。图20是举例示出实施方式5中的半导体装置的结构的主要部分的俯视图。图21A、图21B是举例示出实施方式5中的半导体装置的结构的主要部分的剖视图，分别是表示图20的A-A’线、以及B-B'线处的截面结构的图。与实施方式1 实施方式4的情况相同，示出了在晶片上形成有多个芯片区域12、以及用于通过切割来将各芯片区域12进行分离的划线区域13的状态。下面，以与图12和图13A、图13B所示的实施方式3中的结构的不同点为主，对图 20和图21A、图21B所示的半导体装置的结构进行说明。此外，对于相同的结构要素，标注相同的标号。如图20所示，在本实施方式的情况下，密封圈14的平面形状不是像实施方式3那样的方形，而是像在芯片角上进行了倒角那样呈八边形。即，在芯片区域12的四边的中间部分上形成与划线区域13平行的密封圈14，在芯片区域12的四个角部上，形成对形成于形成角部的两边的密封圈14的端部进行连接的密封圈14，从而形成八边形的密封圈14。另外，在实施方式3的情况下，在芯片区域12中的、比密封圈14更靠近划线区域13 —侧，包围芯片区域12的内侧而呈方形的闭环状地形成有贯穿钝化膜21和22的槽50，但在本实施方式的情况下，贯穿钝化膜21、22的槽52不仅在芯片角部上分离成了与密封圈平行的区域 52x、以及与划线区域13平行的区域52y，从而形成了包围芯片区域12的内侧的闭环状，而且，利用槽52x和槽52y，在芯片区域12的角部上形成了三角形的环状开口部。再有，在实施方式3的情况下，有机保护膜23’呈等宽度的方形闭环状，以埋入贯穿钝化膜21、22的槽 50，但在本实施方式的情况下，有机保护膜23’在芯片角部形成大致三角形，以埋入与密封圈14平行的槽52x、以及与划线区域13平行的槽52y这两者。S卩，有机保护膜23’采用对包括闭环状槽52的上部的、芯片区域12内的比密封圈14更靠近划线区域13—侧的大致整个区域进行覆盖的结构。在采用这样的结构的情况下，通过使有机保护膜23’在芯片角部上形成大致三角形，也能在背面磨削时进一步提高保护胶带的紧贴性，从而能够在背面磨削时防止因切削水而导致芯片区域12被污染。另外，由于即使在切割时容易产生碎屑或碎片的芯片角部上，在罩层47上也具有开口部48，而有机保护膜23’覆盖着闭环状槽52，因此，在切割时不
19会因碎屑或膜剥离等而导致损坏蔓延至元件形成区域。而且，即使在容易受到切割损坏、容易发生膜剥离的芯片角部上，由于有机保护膜23’覆盖着槽52x和槽52y，因此，还能提高抑制角部剥离或卷曲的效果，提高生产合格率，从而还能提高产品的可靠性。下面，对用于形成这样的结构的制造方法进行说明。图22k 22D、以及图23A 23D是表示实施方式5中的半导体装置的制造方法的工序剖视图，是分别表示形成图20的 A-A'线和B-B’线处的截面结构的工序的图。首先，根据在实施方式1中进行了说明的图3A 图5D的工序，形成图5D的结构。 即，利用基板11，形成活性层30和导电层40、由布线层15 20所形成的层叠绝缘膜70、以及埋入其中的布线结构71和密封圈14。这里，在本实施方式的情况下，芯片角部上的密封圈的位置与图3A 图5D所示的结构不同，但制造的过程相同。接着，进行图22A和图23A的工序。首先，在包括作为最上层的布线层的布线36 上和密封布线46上的层间绝缘膜20上，堆积成为布线36的保护膜的钝化膜21。之后，利用光刻法和干法蚀刻法，在布线36上和密封布线46上分别对钝化膜21部分地进行开口， 从而形成开口部21a和开口部21b。与此同时，在芯片区域12内的、比密封圈14更靠近划线区域13 —侧，形成包围芯片区域的内侧并到达层间绝缘膜20的闭环状的槽52a、52ax、 52ay。此时，利用槽52a和槽52ay，形成大致方形的闭环状槽，利用槽52a和槽52ax，形成大致八边形的闭环状槽。接着，如图22B和图23B所示，在钝化膜21的开口部21a上形成与布线36相连接的焊盘电极37，并在开口部21b上形成与密封布线46相连接的罩层47。为此，首先，例如利用溅射法，在包括开口部21a上和开口部21b上的、钝化膜21上的整个面上堆积Al膜。 接着，利用光刻法和干法蚀刻法，在布线36上和密封布线46上将该Al膜形成图案，以分别作为焊盘电极37和罩层47。接着，进行图22C和图23C所示的工序。首先，将其他钝化膜22堆积在包括焊盘电极37上和罩层47上的、芯片区域12的钝化膜21上。接着，利用光刻法和干法蚀刻法， 分别在焊盘电极37上和罩层47上对钝化膜22形成开口部，同时，在呈闭环状地形成于钝化膜21中的槽52a、52ax、52ay上形成槽52b、52bx、52by。由此，利用焊盘电极37在布线结构71上形成连接焊盘，在罩层47上形成开口部48，并形成包围芯片区域12的内侧的、贯穿钝化膜21和22的闭环状的槽52、52x、52y。此时，利用槽52和槽52y，形成大致方形的闭环状槽，利用槽52和槽52x，形成大致八边形的闭环状槽。接着，进行图22D和图23D的工序。首先，例如利用旋涂法，在包括焊盘电极37上、 罩层47上、以及闭环状槽52、52x、52y的、基板11上的整个面上，涂布由聚酰亚胺所形成的液态树脂。然后，利用光刻法进行曝光和显影，在芯片区域12中，形成从焊盘电极37的附近到密封圈14上部为止具有开口部的有机保护膜23，并在芯片区域12内比密封圈14更靠近划线区域13 —侧，形成包围芯片区域的内侧并覆盖闭环状槽52、52x、52y的有机保护膜 23’。此时，有机保护膜23’在芯片角部上对由槽52x和槽52y所形成的三角形进行覆盖， 从而如图20所示，成为大致三角形。其后，与在实施方式1中的图8A 图8C中所说明的情况相同，在粘贴了保护胶带 61而进行了背面磨削之后，实施切割，从而分离成各个半导体装置。根据如上所述的制造方法，能形成对芯片角部的剥离进行抑制的有机保护膜23’，而不增加工序数量。因此，能在背面磨削时抑制因切削水进入而导致芯片区域被污染，能在切割时抑制损坏或膜剥离等到达元件形成区域，从而能制造芯片角部增强的半导体装置。以上列举了五个具体例子，对本发明的技术进行了说明，但并不局限于以上的说明，可以在不脱离结构要点的范围内进行各种变更。例如，在上述的实施方式中，使用了聚酰亚胺作为有机保护膜，但并不局限于此， 也可以使用聚对苯撑苯并双噁唑(PBO)等。另外，在实施方式4中对预切割工艺进行了说明，但也可以在其他的实施方式中使用预切割工艺。此外，在实施方式4中，也可以采取在背面磨削之后再进行切割的方法。另外，在上述说明中，以不在钝化膜21和22的开口部上形成保护膜23’的例子进行了说明，对于这样的实施方式，也可以在钝化膜21和22的开口部上形成保护膜23’。另外，无论在哪个实施方式中，都可以不连续地形成保护膜23’下部的槽。另外，对在焊盘电极37与罩层47之间形成保护膜23的情况和不形成保护膜23的情况进行了说明，但无论在哪个实施方式中，都既可以形成保护膜23，也可以不形成保护膜23。
2权利要求
1.一种半导体装置，其特征在于，包括 半导体基板；电极焊盘，该电极焊盘形成于所述半导体基板上；密封圈，该密封圈形成于比所述电极焊盘更靠近所述半导体基板的外周侧； 罩层，该罩层形成于所述密封圈上，与所述密封圈相连接； 钝化膜，该钝化膜形成于所述半导体基板上，使所述电极焊盘和所述罩层露出； 第一保护膜，该第一保护膜形成于所述钝化膜上，而且比所述密封圈更靠近内周，使所述电极焊盘和所述罩层露出；以及第二保护膜，该第二保护膜形成于所述钝化膜上，而且比所述密封圈更靠近外周，使所述罩层露出。
2.如权利要求1所述的半导体装置，其特征在于，还包括第一槽，所述第一槽形成于所述钝化膜的比所述罩层更靠近所述半导体基板的外周侧，并与所述半导体基板的整个外周平行而呈闭环状，在所述第一槽之中也形成有所述第二保护膜。
3.如权利要求1所述的半导体装置，其特征在于，还包括多个开口部，所述多个开口部形成于所述钝化膜的比所述罩层更靠近所述半导体基板的外周侧，并与所述半导体基板的外周平行，相互之间空开一定间隔，在所述开口部之中也形成有所述第二保护膜。
4.如权利要求1所述的半导体装置，其特征在于，所述密封圈的平面形状是在所述半导体基板的四个角部上分别形成一条边的八边形。
5.如权利要求4所述的半导体装置，其特征在于，还包括第一槽，该第一槽形成于所述钝化膜的比所述罩层更靠近所述半导体基板的外周侧， 并与所述半导体基板的整个外周平行而呈闭环状；以及第二槽，该第二槽在所述芯片区域的四个角部与所述密封圈平行，且两端与所述第一槽相连接，在所述第一槽和所述第二槽之中也形成有所述第二保护膜，并且所述第二保护膜覆盖由所述第一槽和所述第二槽所形成的三角形。
6.如权利要求4所述的半导体装置，其特征在于，还包括多个第一开口部，所述多个第一开口部形成于所述钝化膜的比所述罩层更靠近所述半导体基板的外周侧，并与所述半导体基板的外周平行，相互之间空开一定间隔；以及多个第二开口部，所述多个第二开口部在所述芯片区域的四个角部与所述密封圈平行形成，所述多个第二开口部的集合体的两端与所述第一开口部相连接，相互之间空开一定间隔，在所述第一开口部和所述第二开口部之中也形成有所述第二保护膜，并且所述第二保护膜覆盖由所述第一开口部和所述第二开口部所形成的三角形。
7.一种半导体装置的制造方法，所述半导体装置的制造方法是利用划线区域将形成于晶片上的多个芯片区域分割成单片，其特征在于，在形成所述芯片区域时，所述半导体装置的制造方法包括在半导体基板上形成元件的工序；在所述芯片区域的周边部分上形成导电层的工序；在所述半导体基板上形成层间绝缘膜、在所述层间绝缘膜中形成布线结构、同时在所述芯片区域的外边缘区域中形成密封圈的工序，所述布线结构包括与所述元件电连接的布线层和过孔，所述密封圈包括在所述层间绝缘膜中与所述导电层电连接的密封布线和密封过孔，并且连续包围所述布线结构及所述元件；在所述层间绝缘膜上形成第一钝化膜的工序，所述第一钝化膜在所述布线结构的上方具有电极焊盘用开口部，在所述密封圈的上方具有罩层用开口部；在所述电极焊盘用开口部上形成与所述布线结构相连接的电极焊盘的工序； 在所述罩层用开口部上形成罩层的工序；在所述第一钝化膜上形成使所述电极焊盘和所述罩层露出的第二钝化膜的工序； 在所述密封圈内周的、所述芯片区域内的所述第二钝化膜上形成使所述电极焊盘和所述罩层露出的第一保护膜的工序；以及在所述密封圈外侧的、所述芯片区域内的所述第二钝化膜上形成使所述罩层露出的第二保护膜的工序。
8.如权利要求7所述的半导体装置的制造方法，其特征在于，在形成所述第一钝化膜的工序中，进一步在比所述密封圈更靠近所述划线区域一侧， 与所述芯片区域的整个外周平行地形成闭环状的第一槽，在形成所述第二钝化膜的工序中，进一步在所述闭环状的第一槽的上部，与所述芯片区域的整个外周平行地形成闭环状的第二槽，在形成所述第二保护膜的工序中，在所述第一槽和所述第二槽之中也形成所述第二保护膜。
9.如权利要求7所述的半导体装置的制造方法，其特征在于，在形成所述第一钝化膜的工序中，进一步在比所述密封圈更靠近所述划线区域一侧， 与所述芯片区域的外周平行地形成多个相互之间空开一定间隔而形成的第一开口部，在形成所述第二钝化膜的工序中，在所述第一开口部的上部，与所述芯片区域的外周平行地形成多个第二开口部，在形成所述第二保护膜的工序中，在所述第一开口部和所述第二开口部之中也形成所述第二保护膜。
10.如权利要求7所述的半导体装置的制造方法，其特征在于，还包括在形成所述第二保护膜的工序之后，将保护片粘贴于所述半导体基板的形成有所述第二保护膜的主面一侧，从所述半导体基板的与所述主面相对的背面对所述半导体基板进行磨削，以使其达到规定的厚度的工序；以及在对所述半导体基板进行磨削的工序之后、在所述划线区域内进行切割、从而分割成各个单片的所述半导体装置的工序。
11.如权利要求7所述的半导体装置的制造方法，其特征在于，还包括在形成所述第二保护膜的工序之后、在所述半导体基板的所述划线区域内从形成有所述第二保护膜的主面一侧形成规定深度的第三槽的工序；以及在形成所述第三槽的工序之后将保护片粘贴于所述半导体基板的主面一侧、从所述半导体基板的与所述主面相对的背面磨削至所述第三槽为止，从而分割成各个单片的半导体装置的工序。
全文摘要
本发明提供一种半导体装置及其制造方法，在基板(11)上的芯片区域(12)的周边部分上，连续包围芯片区域(12)的内侧部分而形成有机保护膜(23’)。另外，钝化膜(22)和有机保护膜(23)在罩层(47)上形成闭环状开口部。
文档编号H01L23/488GK102214618SQ20111008749
公开日2011年10月12日 申请日期2011年3月31日 优先权日2010年4月1日
发明者三木启司 申请人:松下电器产业株式会社