专利名称：高压n型结型场效应晶体管及其制造方法
技术领域：
本发明涉及半导体器件与工艺技术领域，具体来说，本发明涉及一种高压N型结型场效应晶体管及其制造方法。
背景技术：
结型场效应晶体管(JFET)是一种利用PN结反向偏置电压改变深入沟道区的空间电荷层厚度，从而控制沟道导电能力的器件。现有技术中，N型结型场效应晶体管(NJFET) 广泛应用于电源管理电路中，如电压控制器、电流限制器、开关及音响电路等集成电路中。 其也可用做放大电路，因为它的输入阻抗高，一些高输入阻抗的运放输入就是用NJFET， JFET的白噪声比MOSFET要小。在单+15V电源下工作时，其共模输入电压可以降低至0V。 JFET的输入偏置电流和输入电流均很小，可以直接与R-2R开关电阻网络级联。图1为现有技术中一种N型结型场效应晶体管的剖面结构示意图。如图所示，该 JFET结构形成于P型外延层103中，轻掺杂N阱105形成于P型埋层102之上。从而，P型埋层102形成背栅，然后在P型外延层103表面进行P型重掺杂(P+)形成栅极。不过此结构只能用于中低压(< 15V)的器件中，不能承受更高的电压(> 30V)。而且，上述传统的 NJFET结构不容易在集成电路(IC)中集成，更多的时候只能作为分立器件使用。
发明内容
本发明所要解决的技术问题是提供一种高压N型结型场效应晶体管及其制造方法，能够减小漏端的电场强度，增大安全工作区和击穿电压，与60V高压B⑶工艺完全兼容。为了解决上述技术问题，本发明提供一种高压N型结型场效应晶体管的制造方法，包括步骤提供P型半导体衬底，其上形成有P型埋层，作为所述晶体管的背栅；在所述P型半导体衬底上形成P型外延层；在所述P型外延层上形成多个局部氧化隔离，隔离出所述晶体管的漏极、栅极、源极和背栅引出端的位置；在所述P型外延层中注入N型杂质，经过扩散形成所述晶体管的低浓度N阱；在所述栅极的位置处注入P型杂质，经过扩散形成P型体区，作为所述晶体管的栅极；在所述漏极与所述栅极之间的所述局部氧化隔离上形成场板；在所述漏极和所述源极的位置处注入N型杂质形成漏极和源极，以及在所述栅极和所述背栅引出端的位置处注入P型杂质形成栅极引出端和背栅引出端。可选地，形成所述漏极、源极、背栅引出端和栅极引出端之后还包括步骤对所述晶体管进行快速热处理工艺。可选地，所述制造方法与60V高压B⑶工艺相兼容。可选地，所述P型杂质为硼，所述N型杂质为磷。
可选地，所述场板为多晶硅材质。为了解决上述技术问题，相应地，本发明还提供一种高压N型结型场效应晶体管， 包括P型埋层，位于P型半导体衬底中，所述P型半导体衬底上还形成有P型外延层；低浓度N阱，位于所述P型外延层中；漏极、栅极、源极和背栅引出端，分布在所述P型外延层的表面，所述漏极、栅极和源极位于所述低浓度N阱中，所述漏极和源极掺杂有N型杂质，所述栅极和背栅引出端掺杂有P型杂质；栅极引出端，位于所述栅极中，掺杂有比所述栅极浓度更高的P型杂质；多个局部氧化隔离，分布在所述P型外延层的表面，用于隔离出所述漏极、栅极、 源极和背栅引出端的位置；场板，位于所述漏极与所述栅极之间的所述局部氧化隔离上。可选地，所述P型杂质为硼，所述N型杂质为磷。可选地，所述场板为多晶硅材质。与现有技术相比，本发明具有以下优点本发明在漏极与栅极之间的局部氧化隔离上形成场板，能够减小漏极端的电场强度，增大HV-NJFET的安全工作区和击穿电压。本发明与60V高压B⑶工艺完全兼容，也能与CMOS器件的工艺兼容集成，不需要增加额外的工艺步骤，对于高压结型场效应晶体管的发展与应用有很大作用。
本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中图1为现有技术中一种N型结型场效应晶体管的剖面结构示意图；图2为本发明一个实施例的高压N型结型场效应晶体管的制造方法的流程图；图3至图7为本发明一个实施例的高压N型结型场效应晶体管的制造过程的剖面结构图。
具体实施例方式下面结合具体实施例和附图对本发明作进一步说明，在以下的描述中阐述了更多的细节以便于充分理解本发明，但是本发明显然能够以多种不同于此描述地其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎，因此不应以此具体实施例的内容限制本发明的保护范围。图2为本发明一个实施例的高压N型结型场效应晶体管的制造方法的流程图。如图所示，该制造方法可以包括执行步骤S201，提供P型半导体衬底，其上形成有P型埋层，作为晶体管的背栅；执行步骤S202，在P型半导体衬底上形成P型外延层；执行步骤S203，在P型外延层上形成多个局部氧化隔离，隔离出晶体管的漏极、栅极、源极和背栅引出端的位置；
执行步骤S204，在P型外延层中注入N型杂质，经过扩散形成晶体管的低浓度N 阱；执行步骤S205，在栅极的位置处注入P型杂质，经过扩散形成P型体区，作为晶体管的栅极；执行步骤S206，在漏极与栅极之间的局部氧化隔离上形成场板；执行步骤S207，在漏极和源极的位置处注入N型杂质形成漏极和源极，以及在栅极和背栅引出端的位置处注入P型杂质形成栅极引出端和背栅引出端。高压N型结型场效应晶体管的制造方法的实施例图3至图7为本发明一个实施例的高压N型结型场效应晶体管的制造过程的剖面结构图。其中，本实施例的高压N型结型场效应晶体管(HV-NJFET) 200与相邻的CMOS晶体管300 —般在B⑶工艺中是可以同步形成的，与60V高压B⑶工艺相兼容，故在此作一并描述。另外，这些附图均仅作为示例，其并非是按照等比例的条件绘制的，并且不应该以此作为对本发明实际要求的保护范围构成限制。如图3所示，提供P型半导体衬底201，该P型半导体衬底201可以为硅材料，分为左右两部分，左侧部分为CMOS晶体管300的区域，右侧部分为高压N型结型场效应晶体管 (HV-NJFET) 200的区域。在该P型半导体衬底201上形成有P型埋层202，作为HV-NJFET 200的背栅。继续如图3所示，在P型半导体衬底201上热生长P型外延层203，该CMOS晶体管 300和HV-NJFET 200的大部分均会做在P型外延层203中。如图4所示，在P型外延层203上(包括CMOS晶体管300的区域和HV-NJFET200 的区域)按预定位置形成多个局部氧化隔离(LOCOS) 204，隔离出HV-NJFET200的漏极、栅极、源极和背栅引出端的位置。同时，在CMOS晶体管300的区域隔离出CMOS晶体管300的 N阱和P阱的位置。随后，在HV-NJFET 200的区域的P型外延层203中高能注入N型杂质(例如磷)， 经过高温扩散形成HV-NJFET 200的低浓度N阱(HNW) 205。后续可以进行CMOS晶体管300 的双阱工艺，即形成N阱301和P阱302 (CMOS晶体管300的双阱工艺也可在形成局部氧化隔离204之前形成，或者在HV-NJFET 200的低浓度N阱(HNW) 205之前形成)。如图5所示，接着在HV-NJFET 200的栅极的位置处图形曝光，在栅极的位置处高能注入P型杂质(例如硼)，经过高温扩散形成P型体区206，作为HV-NJFET200的栅极207。如图6所示，在HV-NJFET 200的漏极211与栅极207之间的局部氧化隔离204上形成场板208。当然，在形成场板208之前在CMOS晶体管300的区域上需要生长例如100A 左右的栅氧化层303。然后再热生长栅极304，材质可以为多晶硅。此时HV-NJFET 200的多晶硅场板208就在漏极211与栅极207之间的局部氧化隔离204上同步形成了。如图7所示，依照标准CMOS工艺，以CMOS晶体管300的栅极304作为对准层，在 HV-NJFET 200的区域进行图形曝光，在HV-NJFET 200的漏极和源极的位置处注入N型杂质，形成漏极211和源极212，以及在HV-NJFET 200的栅极207和背栅引出端的位置处注入 P型杂质，形成栅极引出端214和背栅引出端213。当然，在执行此步骤的同时，左侧的CMOS 晶体管300的源极和漏极也都同步掺杂形成。在本实施例中，在形成漏极211、源极212、背栅引出端213和栅极引出端214之后可以还包括对晶体管200进行快速热处理工艺，这样可以降低各接触端的接触电阻。高压N型结型场效应晶体管的实施例图7为本发明一个实施例的高压N型结型场效应晶体管的剖面结构图。如图所示， 本实施例的高压N型结型场效应晶体管(HV-NJFET) 200与相邻的CMOS晶体管300可以形
成在一起。如图7所示，该高压N型结型场效应晶体管200可以包括P型埋层202、低浓度N 阱205、漏极211、栅极207、源极212、背栅引出端213、栅极引出端214、多个局部氧化隔离 204、以及场板208。其中，P型埋层202位于P型半导体衬底201中，P型半导体衬底201上还形成有 P型外延层203。低浓度N阱205位于P型外延层203中。漏极211、栅极207、源极212和背栅引出端213分布在P型外延层203的表面，其中漏极211、栅极207和源极212位于低浓度N阱205中，漏极211和源极212掺杂有N型杂质(例如磷)，栅极207和背栅引出端 213掺杂有P型杂质(例如硼)。栅极引出端214位于栅极207中，掺杂有比栅极207浓度更高的P型杂质。多个局部氧化隔离204分布在P型外延层203的表面，用于隔离出漏极 211、栅极207、源极212和背栅引出端213的位置。场板208 —般为多晶硅材质，位于漏极 211与栅极207之间的局部氧化隔离204上。本发明在漏极与栅极之间的局部氧化隔离上形成场板，能够减小漏极端的电场强度，增大HV-NJFET的安全工作区和击穿电压。本发明与60V高压B⑶工艺完全兼容，也能与CMOS器件的工艺兼容集成，不需要增加额外的工艺步骤，对于高压结型场效应晶体管的发展与应用有很大作用。本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本发明权利要求所界定的保护范围之内。
权利要求
1.一种高压N型结型场效应晶体管O00)的制造方法，包括步骤提供P型半导体衬底001)，其上形成有P型埋层002)，作为所述晶体管O00)的背栅；在所述P型半导体衬底O01)上形成P型外延层O03)；在所述P型外延层(20 上形成多个局部氧化隔离004)，隔离出所述晶体管(200)的漏极011)、栅极007)、源极(212)和背栅引出端013)的位置；在所述P型外延层O03)中注入N型杂质，经过扩散形成所述晶体管O00)的低浓度 N 阱(205)；在所述栅极O07)的位置处注入P型杂质，经过扩散形成P型体区006)，作为所述晶体管O00)的栅极Q07)；在所述漏极011)与所述栅极(207)之间的所述局部氧化隔离(204)上形成场板 (208)；在所述漏极011)和所述源极012)的位置处注入N型杂质形成漏极011)和源极 012)，以及在所述栅极(207)和所述背栅引出端(21 的位置处注入P型杂质形成栅极引出端(214)和背栅引出端013)。
2.根据权利要求1所述的制造方法，其特征在于，形成所述漏极011)、源极012)、背栅引出端(213)和栅极引出端(214)之后还包括步骤对所述晶体管(200)进行快速热处理工艺。
3.根据权利要求1或2所述的制造方法，其特征在于，所述制造方法与60V高压B⑶工艺相兼容。
4.根据权利要求1所述的制造方法，其特征在于，所述P型杂质为硼，所述N型杂质为磷。
5.根据权利要求1所述的制造方法，其特征在于，所述场板(208)为多晶硅材质。
6.一种高压N型结型场效应晶体管000)，包括P型埋层002)，位于P型半导体衬底O01)中，所述P型半导体衬底O01)上还形成有P型外延层O03)；低浓度N阱005)，位于所述P型外延层Q03)中；漏极011)、栅极007)、源极(21 和背栅引出端013)，分布在所述P型外延层(203) 的表面，所述漏极011)、栅极(207)和源极(21 位于所述低浓度N阱Q05)中，所述漏极011)和源极(21 掺杂有N型杂质，所述栅极(207)和背栅引出端(21 掺杂有P型杂质；栅极引出端014)，位于所述栅极Q07)中，掺杂有比所述栅极(207)浓度更高的P型杂质；多个局部氧化隔离004)，分布在所述P型外延层(203)的表面，用于隔离出所述漏极 011)、栅极007)、源极(212)和背栅引出端013)的位置；场板008)，位于所述漏极011)与所述栅极(207)之间的所述局部氧化隔离(204)上。
7.根据权利要求6所述的高压N型结型场效应晶体管000)，其特征在于，所述P型杂质为硼，所述N型杂质为磷。
8.根据权利要求6所述的高压N型结型场效应晶体管000)，其特征在于，所述场板 (208)为多晶硅材质。
全文摘要
本发明提供一种高压N型结型场效应晶体管的制造方法，包括步骤提供P型半导体衬底，其上形成有P型埋层，作为背栅；在P型半导体衬底上形成P型外延层；在P型外延层上形成多个LOCOS，隔离出漏极、栅极、源极和背栅引出端的位置；在P型外延层中注入N型杂质，经过扩散形成低浓度N阱；在栅极的位置处注入P型杂质，经过扩散形成P型体区，作为栅极；在漏极与栅极之间的LOCOS上形成场板；在漏极和源极的位置处注入N型杂质形成漏极和源极，在栅极和背栅引出端的位置处注入P型杂质形成栅极引出端和背栅引出端。相应地，本发明还提供一种高压N型结型场效应晶体管。本发明能够减小漏极端的电场强度，增大安全工作区和击穿电压，与60V高压BCD工艺相兼容。
文档编号H01L21/336GK102339755SQ20111029569
公开日2012年2月1日 申请日期2011年9月30日 优先权日2011年9月30日
发明者刘建华, 吴晓丽 申请人:上海先进半导体制造股份有限公司