半导体装置及其制造方法

专利名称：半导体装置及其制造方法
技术领域：
本发明涉及具有能够写入、读取和擦除的非易失性半导体存储元件的半导体装置。
请注意，在本说明书中“半导体装置”指的是能够使用半导体特性工作的一般装置，并且电光装置、半导体电路和电子装置都可以被认为是半导体装置。
背景技术：
非易失性半导体存储元件是能够电重写并且即使当关闭电源时也能存储数据的半导体元件。作为非易失性半导体存储元件，具有与金属氧化物半导体场效应晶体管 (MOSFET)的结构类似的结构的非易失性存储晶体管按照电荷存储装置被划分为两个主要的组。一组是其中电荷存储单元由沟道形成区和栅电极之间的导电层形成的浮栅(re)型； 另一组是金属-氧化物-氮化物-氧化物-硅(M0N0Q型和金属-氮化物-氧化物-硅 (MNOS)型，每一种类型都使用电荷俘获层作为电荷存储装置。
在许多MONOS存储晶体管和MNOS存储晶体管中，包含许多电荷陷阱的硅氮化物膜被用作电荷存储装置。为了改进MONOS存储晶体管和MNOS存储晶体管的电荷保持特性，已经对硅氮化物膜进行了研究。
例如，在参考文献1-4中，描述了通过提供具有两层结构的硅氮化物膜来改进存储晶体管的保持特性，所述两层结构包括不同的成分或成分比。在参考文献5中，描述了通过提供所形成的具有包含不同成分比的三层结构的硅氮化物膜来改进保持特性。
在参考文献1(日本已审查专利申请公开NO.H2-59632)中，形成含Si-H键的硅氮化物膜作为下层，并形成几乎不含Si-H键的硅氮化物膜作为上层。具有上述两层结构的硅氮化物膜通过CVD方法形成，其中SiH4和NH3用作源材料，假设在形成作为下层的硅氮化物膜时的形成温度被设定为700°C -900°C，且在形成作为上层的硅氮化物膜时的形成温度被设定为900°C或更高。
在参考文献2 (日本已审查专利申请公开No. S56-24547)中，形成含大量Si的硅氮化物膜作为下层，并形成含大量N的硅氮化物膜作为上层。为了形成具有上述两层结构的硅氮化物膜，使用CVD方法，其中SiH4和NH3用作源材料，在形成下层时将NH3/SiH4的流量比设定为50-150，且在形成上层时将NH3/SiH4的流量比设定为300以上。
在参考文献3(日本已公开专利申请No. S63_20596O中，通过CVD方法形成具有相对较高电导率的硅氮化物膜作为下层，并形成具有相对较低电导率的硅氮化物膜作为上层。以下描述了作为形成具有上述两层结构的硅氮化物膜的条件加热温度为 7000C -800°C, SiH2Cl2和NH3用作源材料，在形成下层时将NH3/SiH2Cl2的流量比设定为 0. 1-150，且在形成上层时将NH3/SiH2Cl2的流量比设定为10-1000。
在参考文献4(日本已公开专利申请No. 2002-203917)中，通过CVD方法形成具有两层结构的硅氮化物膜，其中将上层的电荷陷阱密度设定为高于下层的电荷陷阱密度。为了形成具有上述两层结构的硅氮化物膜，描述如下SiH4、SiH2Cl2等用作形成上层时所用的硅源气体，其中氯的成分比低于形成下层时所用的硅源气体的氯的成分比。在参考文献4 中，通过改变硅源气体的氯的成分比，形成含数目大于Si-H键的Si-Cl键的硅氮化物膜作为下层，并形成含大量Si-H键的硅氮化物膜作为上层。
在参考文献5(日本已公开专利申请NO.H3-9571)中，描述了具有三层结构的硅氮化物膜，其中第二层硅氮化物膜的电荷陷阱能级密度(level density)比其它层的更高，且第二层硅氮化物膜的Si浓度增加。为了形成具有上述三层结构的硅氮化物膜，在形成第二层时增加SiH2Cl2的流量。发明内容
本发明的一个目的是改进非易失性半导体存储元件的电荷保持特性。
本发明的一个方面是具有非易失性半导体存储元件的半导体装置。非易失性半导体存储元件由半导体形成，并包括含源区、漏区和沟道形成区的半导体区；以及与沟道形成区重叠的导电膜。为了形成电荷陷阱，至少在半导体区和导电膜之间夹入与沟道形成区重叠的第一绝缘膜、形成于第一绝缘膜之上的第一硅氮化物膜以及形成于第一硅氮化物膜之上的第二硅氮化物。此外，非易失性半导体存储元件可以包括形成于第二硅氮化物膜之上的第二绝缘膜，其被夹在半导体区和导电膜之间。
通过把注意力集中于硅氮化物中的H的成键状态(bonding state)而得到本发明。本发明的一个方面在于通过使得第一硅氮化物膜的N-H键浓度高于第二硅氮化物膜的 N-H键浓度来改进非易失性半导体存储元件的保持特性。
在本发明中，优选地，第二硅氮化物膜是含比第一硅氮化物膜中的数目更大的 Si-H键和/或Si-X键(X是卤族元素)的膜。
优选地，第二硅氮化物膜的Si-H键浓度与N-H键浓度的比((Si-H)/(N-H))大于第一硅氮化物膜的Si-H键浓度与N-H键浓度的比。或者，优选地，第二硅氮化物膜的Si-X 键浓度(X是卤族元素)与N-H键浓度的比((Si-X)/(N-H))大于第一硅氮化物膜的Si-X 键浓度与N-H键浓度的比。或者，优选地，第二硅氮化物膜的Si-H键浓度及Si-X键浓度(X 是卤族元素)的总和与N-H键浓度的比((Si-H+Si-X)/(N-H))大于第一硅氮化物膜的Si-H 键浓度及Si-X键浓度(X是卤族元素)的总和与N-H键浓度的比。
优选地，第二硅氮化物膜是在化学计量上比第一硅氮化物膜更接近Si3H4的膜。
在本发明中，第一硅氮化物膜和第二硅氮化物膜由化学气相沉积(CVD)方法形成。作为这种CVD方法，可以使用低压CVD方法、等离子体CVD方法、热CVD方法、催化化学气相沉积(Cat-CVD)方法等等。
为了形成具有不同N-H键浓度的第一硅氮化物膜和第二硅氮化物膜，使用含N-H 键的氮氢化合物气体作为氮源气体，该氮源气体用作第一硅氮化物膜的源材料。同时，对于第二硅氮化物膜的氮源气体，使用基本上不含N-H键的气体，S卩，其成分基本上不含氢的气体。
优选地，使用氨(NH3)作为第一硅氮化物膜的氮源气体。也可以使用联氨(NH2H2N)来代替氨(NH3)。优选地，使用氮气(N2)作为第二硅氮化物膜的氮源气体。
对于用来形成第一硅氮化物膜和第二硅氮化物膜的硅源气体，可以使用在成分中包含氢或卤素的气体。作为硅源气体，存在SiH4、Si2H6、SiCl4、SiHCl3、SiH2Cl2、SiH3Cl3、SiF4 等。第一硅氮化物膜和第二硅氮化物膜可以使用相同硅源气体或者不同硅源气体来形成。
在本发明的非易失性半导体存储元件中，作为数据的写入方法和擦除方法，可以使用如下方法中的任一个使用Rwler-Nordheim(F-N)隧穿电流的方法，使用直接隧穿电流的方法，或使用热载流子的方法。
根据本发明，可以改进非易失性半导体存储元件的电荷保持特性，并且可以提供具有高可靠性的数据存储能力的半导体装置。


图1是非易失性存储晶体管的截面图。
图2是非易失性存储晶体管的截面图。
图3是被形成用以评估本发明的非易失性半导体存储元件的保持特性的电容器 (元件1)的截面图。
图4A-4C中的每一个都是示出被形成用以评估比较实例的非易失性半导体存储元件的保持特性的电容器的截面图。
图5是示出元件1的保持特性的曲线图。
图6是示出比较元件A的保持特性的曲线图。
图7是示出比较元件B的保持特性的曲线图。
图8是示出比较元件C的保持特性的曲线图。
图9是硅氮化物膜的FIlR的吸收谱。
图10是非易失性存储晶体管的截面图。
图11是非易失性存储晶体管的截面图。
图12是非易失性存储晶体管的截面图。
图13是非易失性存储晶体管的截面图。
图14是非易失性存储晶体管的截面图。
图15是非易失性存储晶体管的截面图。
图16是非易失性存储晶体管的截面图。
图17是非易失性存储晶体管的截面图。
图18是示出半导体装置的结构实例的框图。
图19是示出存储单元阵列的结构实例的电路图。
图20是示出存储单元阵列的结构实例的电路图。
图21是示出存储单元阵列的结构实例的电路图。
图22A和图22B中的每一个都是描述存储单元阵列的写入操作的电路图。
图23是描述存储单元阵列的擦除操作的电路图。
图M是描述存储单元阵列的读取操作的电路图。
图25A-25C是示出半导体装置的制造方法的截面图。
图^A_26C是示出半导体装置的制造方法的截面图。
图27A-27C是示出半导体装置的制造方法的截面图。
图28A和图28B是示出半导体装置的制造方法的截面图。
图四是示出半导体装置的制造方法的顶视图。
图30是示出半导体装置的制造方法的顶视图。
图31是示出半导体装置的制造方法的顶视图。
图32A-32C是示出半导体装置的制造方法的截面图。
图33A-33C是示出半导体装置的制造方法的截面图。
图34A-34C是示出半导体装置的制造方法的截面图。
图35A-35C是示出半导体装置的制造方法的截面图。
图36A-36C是示出半导体装置的制造方法的截面图。
图37A-37C是示出半导体装置的制造方法的截面图。
图38A-38C是示出半导体装置的制造方法的截面图。
图39A-39C是示出半导体装置的制造方法的截面图。
图40A-40C是示出半导体装置的制造方法的截面图。
图41A-41C是示出半导体装置的制造方法的截面图。
图42A-42C是示出半导体装置的制造方法的截面图。
图43A-43C是示出半导体装置的制造方法的截面图。
图44A和图44B是示出半导体装置的制造方法的顶视图。
图45A和图45B是示出半导体装置的制造方法的顶视图。
图46A和图46B是示出半导体装置的制造方法的顶视图。
图47是示出半导体装置的制造方法的截面图。
图48A-48C是示出半导体装置的制造方法的截面图。
图49A-49C是示出半导体装置的制造方法的截面图。
图50是示出可以非接触地传输数据的半导体装置的结构实例的框图。
图51A和图51B中的每一个都是示出可以非接触地传输数据的半导体装置的使用模式的示意图。
图52A-52E是具有非易失性半导体存储器件的电子装置的外部视图。
图53是示出实施例的非易失性存储晶体管的结构的截面图。
图54A-54C是示出非易失性存储晶体管的制造方法的截面图。
图55A-55C是示出非易失性存储晶体管的制造方法的截面图。
图56A-56C是示出非易失性存储晶体管的制造方法的截面图。
图57A-57D是示出实施例和比较实例的存储晶体管的保持特性的曲线图。
附图标记说明
BL 位线；SL 源极线；SGl 选择栅极线；SG2 选择栅极线JL 字线；MC 存储单元；Tm 非易失性存储晶体管；Ts 开关晶体管；Sl 选择晶体管；S2 选择晶体管；10 半导体区；11 第一绝缘膜；12 第一硅氮化物膜；13 第二硅氮化物膜；14 第二绝缘膜；15 导电膜；16 沟道形成区；17 高浓度杂质区；18 高浓度杂质区；17a 低浓度杂质区；18a 低浓度杂质区；21 半导体衬底；22 阱；31 衬底；32 底部绝缘膜；33 半导体膜；35 间隔物；41 硅衬底；42 第一绝缘膜；43 硅氮化物层；44 第二绝缘膜；45 电极；52 存储单元阵列；54 逻辑部分；56 地址缓冲器；58 控制电路；60 增压电路；62 行解码器；64 列解码器；66 读出放大器；68 数据缓冲器；70 数据输入/输出缓冲器；100 衬底；102 底部绝缘膜；103 半导体膜；104 半导体膜；106 半导体膜；108 半导体膜；110 半导体膜； 112 绝缘膜；114 抗蚀剂；115 绝缘膜；116 绝缘膜；118 绝缘膜；120 绝缘膜；122 第一硅氮化物膜；123 第二硅氮化物膜；1 抗蚀剂；125 抗蚀剂；1 抗蚀剂；1 绝缘膜； 130 导电膜；132 导电膜；134 导电膜；136 导电膜；138 导电膜；140 导电膜；142 抗蚀剂；144 沟道形成区；146 高浓度杂质区；148 沟道形成区；150 高浓度杂质区；152 沟道形成区；1 高浓度杂质区；156 抗蚀剂；158 沟道形成区；160 高浓度杂质区；162 绝缘膜；164 导电膜；165 导电膜；166 导电膜；167 导电膜；168 导电膜；169 导电膜； 170 导电膜；501 玻璃衬底；502 底部绝缘膜；503 硅膜；504 沟道形成区；505 源区； 506 漏区；507 低浓度杂质区；508 低浓度杂质区；511 第一绝缘膜；512 第一硅氮化物膜；513 第二硅氮化物膜；514 第二绝缘膜；515 栅电极；516 电荷存储层；517 氮化钽膜；518 钨膜；520 间隔物；521 :绝缘膜；522 :绝缘膜；523 :源电极；5 漏电极530 结晶硅膜；800 半导体装置；810 高频电路；820 :电源电路；830 重置电路；840 时钟发生电路；850 数据解调电路；860 数据调制电路；870 控制电路；880 存储器件；890 天线； 910 代码提取电路；920 代码判断电路；930 =CRC判断电路；940 输出单元电路；1012 第一硅氮化物膜；1013 第二硅氮化物膜；1200 半导体衬底；1201 绝缘膜；1202 硅氮化物膜；1203 抗蚀剂；1204 凹部；1205 绝缘膜；1207 半导体区；1208 半导体区；1209 半导体区；1210 φ阱；1211 绝缘膜；1212 抗蚀剂；1214 绝缘膜；1215 绝缘膜；1216 绝缘膜；1218 抗蚀剂；1221 绝缘膜；1222 导电膜；1223 导电膜；1224 导电膜；1225 导电膜；1226 导电膜；1227 导电膜；1228 导电膜；1229 低浓度杂质区；1230 低浓度杂质区；1231 低浓度杂质区；1233 间隔物；1234 间隔物；1235 间隔物；1236 间隔物；1237 间隔物；1238 高浓度杂质区；1239 高浓度杂质区；IMO 高浓度杂质区；IMl 低浓度杂质区；1M2 低浓度杂质区；1243 低浓度杂质区；1244 低浓度杂质区；1245 沟道形成区；1M6 沟道形成区；1M7 沟道形成区；1M8 沟道形成区；1249 绝缘膜；1250 开口 ； 1251 开口 ；1252 开口 ；1253 开口 ；1254 开口 ；1255 导电膜；1256 导电膜；1257 导电膜；1258 导电膜；1259 导电膜；1沈0 导电膜；1沈1 导电膜；1沈2 导电膜；1沈3 导电膜；1271 绝缘膜；1273 绝缘膜；1274 绝缘膜；1275 绝缘膜；1四0 绝缘膜；2111 机壳； 2112 显示部分；2113 镜头；2114 操作键；2115 快门按钮；2116 存储介质；2121 机壳； 2122 显示部分；2123 操作键；2125 存储介质；2130 主体；2131 显示部分；2132 存储介质；2133 操作部分；2134 耳机；2141 主体；2142 显示部分；2143 操作键；2144 存储介质；3200 读写器；3210 显示部分；3220 产品；3240 读写器；3260 产品。
具体实施方式
在下文中将描述本发明。但是，本发明可以以各种模式实施。如本领域技术人员可以容易理解的，在不脱离本发明的精神和范围的情况下，本发明的模式和细节可以以各种方式改变。因此，本发明不应该被认为局限于随后的实施方式和实施例的描述。
(实施方式1)
在本实施方式中，将描述非易失性存储晶体管被应用于本发明作为非易失性存储元件的实例。首先，将参照图1描述本发明的非易失性存储晶体管的结构及其制造方法。
图1是用以描述MONOS型非易失性存储晶体管的主要结构的截面图。图1的非易失性存储晶体管包括半导体衬底21，其具有半导体区10和阱22。通过在半导体衬底21中形成阱22，限定用于形成存储晶体管的半导体区10。在半导体区10中，形成沟道形成区16 以及将沟道形成区16夹在中间的高浓度杂质区17和高浓度杂质区18。高浓度杂质区17 和18分别是用作存储晶体管的源区或漏区的区域。
当半导体衬底21是ρ型衬底时，通过离子注入工艺等对半导体衬底21掺杂有诸如磷(P)或砷(As)的赋予η型导电性的杂质，从而形成阱22。当半导体衬底21是η型衬底时，对半导体衬底21掺杂有诸如硼(B)的赋予ρ型导电性的杂质，从而形成阱22。阱22 的赋予η型或ρ型导电性的杂质的浓度约为5 X IO15CnT3至IX 1016cm_3。如有必要，适当地形成阱22。
在半导体区10之上，以下列描述的顺序堆叠第一绝缘膜11、第一硅氮化物膜12、 第二硅氮化物膜13、第二绝缘膜14和导电膜15。这些膜11-15与半导体区10中的沟道形成区16重叠。
导电膜15用作存储晶体管的栅电极。第一硅氮化物膜12和第二硅氮化物膜13 用作电荷存储层。作为将电荷放入和取出电荷存储层的方法(非易失性存储晶体管的写入方法和擦除方法)，存在使用F-N隧穿电流的方法、使用直接隧穿电流的方法和使用热载流子的方法。本实施方式的非易失性存储晶体管可以使用选自这些方法中的适当的方法作为写入方法和擦除方法。
形成薄的第一绝缘膜11以使电荷通过第一绝缘膜11，其厚度优选为大于或等于 Inm且小于或等于lOnm，更优选为大于或等于Inm且小于或等于5nm。第一绝缘膜11可以由单层膜形成，该单层膜由从硅氧化物、硅氧氮化物(SiOxNy)、氧化铝、氧化钽、氧化锆和氧化铪中选择的绝缘材料构成。此外，第一绝缘膜11也可以由两层结构形成，在该两层结构中，在硅氧化物膜上堆叠绝缘膜，该绝缘膜由从硅氧氮化物(SiOxNy)、氧化铝、氧化钽、氧化锆和氧化铪中选择的绝缘材料构成。
例如，作为形成硅氧化物膜的方法，存在半导体衬底21的热氧化、通过利用等离子体处理生成氧基进行半导体衬底21的氧化、诸如等离子体CVD方法的CVD方法等。作为形成硅氧氮化物膜的方法，存在通过热氧化处理或等离子体处理氧化半导体衬底21并通过热氮化处理或等离子体处理氮化前面获得的硅氧化物膜的方法、通过诸如等离子体CVD 方法的CVD方法形成硅氧氮化物膜的方法等。由诸如氧化铝的金属氧化物构成的膜可以通过溅射方法、金属有机化学气相沉积(MOCVD)方法等来形成。
通过诸如低压CVD方法、等离子体CVD方法、热CVD方法或Cat-CVD方法的CVD 方法形成第一硅氮化物膜12。利用等离子体CVD方法，可以将加热温度设定为小于或等于 600°C。作为用作第一硅氮化物膜12的源材料的氮源气体，使用含N-H键的氮氢化合物气体。具体地，优选使用氨(NH3)作为该氮源气体，也可以使用联氨(NH2H2N)替代氨(NH3)。
作为用作第一硅氮化物膜12的源材料的硅源气体，使用在成分中包含氢或卤素的气体。作为这种气体，存在 SiH4、Si2H6, SiCl4, SiHCl3、SiH2Cl2, SiH3Cl3、SiF4 等。
氮源气体与硅源气体的流量比(N源气体/Si源气体)可以设定为大于或等于0. 1 且小于或等于1000，并且该流量比优选地大于或等于1且小于或等于400。
在形成第一硅氮化物膜时，可以将除了均用作源材料的氮源气体和硅源气体之外的气体添加到CVD的工艺气体。作为这种气体，存在诸如He、Ar和Xe的惰性气体；氢气 (H2)；等等。
通过诸如低压CVD方法、等离子体CVD方法、热CVD方法或Cat-CVD方法的CVD 方法形成第二硅氮化物膜13。利用等离子体CVD方法，可以将加热温度设定为小于或等于 600°C。作为用作第二硅氮化物膜的源材料的氮源气体，使用基本上不含N-H键的气体。具体地，优选使用氮气(N2)作为该氮源气体。
与第一硅氮化物膜12的情况相类似，作为用作第二硅氮化物膜13的源材料的硅源气体，可以使用选自 SiH4、Si2H6、SiCl4、SiHCl3、SiH2Cl2、SiH3Cl3 禾口 SiF4 的气体。
在形成第二硅氮化物膜13时，可以将除了均用作源材料的氮源气体和硅源气体之外的气体添加到CVD的工艺气体。作为这种气体，存在诸如He、Ar和Xe的惰性气体；氢气(H2)；等等。为了促进N2气体的电离，优选将诸如He、Ar和Xe的惰性气体添加到源材料气体。
氮源气体与硅源气体的流量比(N源气体/Si源气体)可以设定为大于或等于0. 1 且小于或等于1000，并且该流量比优选地大于或等于1且小于或等于400。
通过调整工艺气体的流量和种类，可以在CVD设备的同一反应室中连续形成第一硅氮化物膜12和第二硅氮化物膜13。以这种方式，可以在不将第一硅氮化物膜12和第二硅氮化物膜13之间的界面暴露于空气的情况下形成第一硅氮化物膜12和第二硅氮化物膜 13 ；因此，可以防止在界面处形成不稳定的电荷陷阱能级。此外，即使当使用具有多个反应室的CVD设备且在不从CVD设备中取出衬底的情况下在不同的反应室中形成第一硅氮化物膜12和第二硅氮化物膜13时，也可以类似地防止界面处的污染。
第一硅氮化物膜12和第二硅氮化物膜13用作电荷存储层。由于氮源气体不同， 第一硅氮化物膜所包含的N-H键的数目大于第二硅氮化物膜的N-H键的数目。第一硅氮化物膜12的来自硅源气体的Si-H键浓度或Si-X键浓度(X是卤族元素)比第二硅氮化物膜 13的相应浓度低。
第一硅氮化物膜12和第二硅氮化物膜13中的每一个都可以具有大于或等于Inm 且小于或等于20nm、优选地大于或等于5nm且小于或等于15nm的厚度。优选地，第一硅氮化物膜12和第二硅氮化物膜13的总厚度小于或等于15nm。
可以将第二绝缘膜14形成为厚度大于或等于Inm且小于或等于20nm。优选地，第二绝缘膜14具有大于或等于5nm且小于或等于IOnm的厚度。第二绝缘膜14可以由单层膜或具有两层或更多层的多层膜形成，其由从硅氧化物、硅氧氮化物(SiOxNy)、硅氮化物、氧化铝、氧化钽、氧化锆和氧化铪中选择的绝缘材料构成。构成第二绝缘膜14的绝缘膜可以通过热氧化方法、CVD方法或溅射方法形成。例如，当第二绝缘膜14具有多层结构时，可以使用如下方法对第二硅氮化物膜13进行热氧化，然后通过CVD方法或溅射方法沉积由上述绝缘材料构成的膜。
导电膜15形成非易失性存储晶体管的栅电极，并可以由单层膜或具有两层或更多层的多层膜构成。作为形成导电膜15的导电材料，可以使用选自钽(Ta)、钨(W)、钛 (Ti)、钼(Mo)、铬(Cr)、铌(Nb)等的金属；包含这些金属中任一种作为其主要成分的合金或化合物(例如金属氮化物或硅化物)；或者掺杂有诸如磷的杂质元素的多晶硅。例如，导电10膜15可以具有多层结构，该多层结构包括单层或多层的金属氮化物以及其上方的由单质金属构成的层。对于这种金属氮化物，可以使用氮化钨、氮化钼或氮化钛。通过将金属氮化物层形成为与第二绝缘膜14接触，可以防止其上方的金属层的分离。由于诸如氮化钽的金属氮化物具有高功函数，因此归因于与第二绝缘膜14的协同效应(synergy effect)，第一绝缘膜11可以是厚的。
形成于半导体区10中的高浓度杂质区17和18以如下方法按自对准方式形成当将由膜11-15构成的叠层膜用作掩模时，通过离子注入工艺用杂质对半导体衬底21进行掺杂。当阱22是ρ型时，高浓度杂质区17和18掺杂有赋予η型导电性的杂质。当阱22是 η型时，高浓度杂质区17和18掺杂有赋予ρ型导电性的杂质。
图1的非易失性存储晶体管是其中半导体区形成于半导体衬底中的存储元件。形成于绝缘膜之上的半导体膜也可以用作半导体区。在图2中，示出了具有这种半导体区的非易失性存储晶体管的截面图。
作为衬底31，可以使用玻璃衬底、石英衬底、蓝宝石衬底、陶瓷衬底、不锈钢衬底、 金属衬底等等。衬底31可以是不同于在制作非易失性存储晶体管时使用的衬底的衬底。在这种情况下，作为衬底31，也可以使用塑料膜。
底部(base)绝缘膜32形成于衬底31之上，用作半导体区10的半导体膜33形成于底部绝缘膜32之上。形成底部绝缘膜32以便可以使衬底31侧上的半导体膜33的界面能级良好，并且可以防止来自衬底31的诸如碱金属的污染物进入半导体膜33。不一定形成底部绝缘膜32。底部绝缘膜32可以由诸如硅氧化物、硅氮化物或硅氧氮化物的绝缘材料的单层膜或叠层膜构成。
半导体膜33由结晶半导体膜构成，并且在使用非单晶半导体膜的情况下，优选使用多晶半导体。对于半导体材料，优选使用硅，也可以使用硅锗或锗。作为半导体膜的结晶方法，可以采用激光结晶方法、通过使用快速热退火(RTA)或退火炉的热处理的结晶方法、 使用促进结晶的金属元素的结晶方法或结合这些方法的方法。描述用于形成半导体膜33 的方法的实例。在底部绝缘膜32之上，通过等离子体CVD方法形成厚度为IOnm至IOOnm的非晶硅膜。接着，用激光束照射要结晶的非晶硅膜，从而形成多晶硅膜。刻蚀该多晶硅膜以形成具有期望形状的半导体膜33。在图2的情况中，出于元件隔离的目的，将半导体区10 形成为岛状半导体膜33。
请注意，在图2的非易失性存储晶体管中，可以将第一绝缘膜11形成为以与图13 的非易失性存储晶体管类似的方式覆盖半导体膜33，而不是被处理成与第一硅氮化物膜 12和第二硅氮化物膜13相同的形状。
以半导体区10被分隔成岛状的方式形成图2的非易失性存储晶体管。以这种方式，即使在存储单元阵列和逻辑电路形成于同一衬底之上的情况下也比使用体(bulk)半导体衬底时能够更有效地分隔元件。换言之，即使在同一衬底之上形成存储单元阵列和逻辑电路，其中存储单元阵列需要约IOV至20V的电压来写入或擦除数据，逻辑电路在约3V 至7V的电压下工作且主要用于输入或输出数据或者控制指令，也可以防止由于施加于各个元件的电压的差别而造成的相互干扰。
为了增加非易失性存储晶体管的重写次数，第一绝缘膜11需要高耐压特性。然而，在诸如玻璃衬底的衬底31具有约630°C至750°C的变形温度(其低于半导体衬底21的变形温度)的情况下，加热温度受限于衬底的变形温度。因此，即使在通过热氧化或热氮化形成第一绝缘膜11时，也很难形成耐压特性优异的膜。此外，第一绝缘膜11可以在小于或等于衬底的变形点的加热温度下通过CVD方法或溅射方法沉积。由于在膜内存在缺陷，以这种方式形成的绝缘膜的耐压特性不够。此外，通过CVD方法或溅射方法形成的厚度约为 Inm至IOnm的薄的绝缘膜容易产生诸如针孔的缺陷。另外，通过CVD方法或溅射方法的成膜方法在台阶覆盖上劣于通过热氧化等的成膜方法。
因而，在使用具有小于或等于750°C的变形温度的衬底的情况下，非常优选地利用等离子体通过固相氧化或固相氮化来形成具有高耐压的第一绝缘膜11。这是因为即使在形成时的加热温度小于或等于500°C时，使用通过等离子体处理对其进行氧化或氮化的半导体(典型地，硅)形成的绝缘膜也是致密的，且具有高耐压和优秀的可靠性。
此外，可以通过CVD方法或溅射方法沉积绝缘膜，并可以利用等离子体对该绝缘膜进行固相氧化处理或固相氮化处理以形成第一绝缘膜11，从而可以增强耐压特性。
优选地，利用等离子体处理的固相氧化处理或固相氮化处理使用高密度等离子体，该高密度等离子体具有大于或等于IX IO11CnT3且小于或等于lX1013cm_3的电子密度和大于或等于0. 5eV且小于或等于1. 5eV的电子温度，并且该高密度等离子体已经由微波 (典型地，具有2. 45GHz的频率的微波)激发。这是为了利用高密度等离子体在小于或等于 500°C的加热温度下以可行的反应速率形成致密绝缘膜。换言之，在有效地利用由等离子体激发的活性基(active radical)的使用微波的等离子体处理中，可以在小于或等于500°C 的低衬底加热温度下通过固相反应进行氧化或氮化。
在通过该高密度等离子体处理进行氧化处理的情况下，通过引入在成分中含氧的气体(例如，氧气(O2)或一氧化二氮(N2O))以及惰性气体(包含He、Ne、Ar、Kr和Xe中的至少一种)来产生氧基。利用惰性气体的激发态物质(excited species)可以有效地产生氧基。通过将在成分中含氧的气体、氢气(H2)和惰性气体引入反应室内，产生氧基(在某些情况下包括OH基)。
在通过高密度等离子体处理进行氮化处理的情况下，通过将氮气( )以及惰性气体(包含He、Ne、Ar、Kr和Xe中的至少一种)引入反应室中来产生氮基。利用惰性气体的激发态物质可以有效地产生氮基。此外，氢气和氮气可以被引入反应室内。另外，可以将氨 (NH3)引入反应室内，以便可以产生氮基(包括NH基)。在这种情况下，可以将惰性气体引入反应室内。例如，在使用氮气和氩气的情况下，优选地，将氮气以20sCCm至2000sCCm的流量引入反应室内，将氩气以lOOsccm至lOOOOsccm的流量引入反应室内。例如，将氮气的流量设定为200sccm，将氩气的流量设定为lOOOsccm。
描述通过高密度等离子体处理形成第一绝缘膜11的方法的实例。首先，通过产生氧基的高密度等离子体处理使半导体膜33氧化以形成厚度为3nm至6nm的硅氧化物膜。接着，通过产生氮基的高密度等离子体处理使该硅氧化物膜氮化。即使在衬底加热温度小于或等于500°C时，利用高密度等离子体处理也可以形成具有高可靠性的第一绝缘膜11。这是因为，在高密度等离子体处理中，要形成的表面不直接暴露于等离子体且电子温度低，从而对要利用等离子体形成的膜的损害小。特别地，进行氧化处理，然后进行氮化处理，从而可以形成适用于非易失性存储晶体管的第一绝缘膜11。
在图2的非易失性晶体管中，当采用CVD方法形成膜12-14时，优选地采用等离子体CVD方法，因为沉积速率可行且衬底加热温度可以设定为小于或等于600°C。此外，当使用等离子体CVD方法时，衬底加热温度可以设定为小于或等于500°C。
在下文中，将参照实验数据描述利用第一硅氮化物膜12和第二硅氮化物膜13的叠层结构的非易失性存储晶体管的电荷保持特性的改进。此外，将描述利用在加热温度小于或等于500°C的条件下通过等离子体CVD方法形成的第一硅氮化物膜12和第二硅氮化物膜13的电荷保持特性的改进。
为了评估本发明的第一硅氮化物膜12和第二硅氮化物膜13，使用硅衬底形成MOS 型电容器。图3是所形成的电容器的截面图。该电容器被称为“元件1”。在元件1中，第一绝缘膜42、硅氮化物层43、第二绝缘膜44和电极45以该描述的顺序堆叠在硅衬底41之上。硅衬底41是ρ型单晶硅衬底。硅氮化物层43具有第一硅氮化物膜12和第二硅氮化物膜13的两层结构。如下所述地形成元件1。
为了形成第一绝缘膜42，首先，通过利用微波产生等离子体的等离子体处理使硅衬底41的表面氧化来形成硅氧化物膜。该氧化等离子体处理按以下方式进行衬底温度设定为400°C，压强设定为106Pa，在将Ar气以900sCCm的流量和O2气以kccm的流量供应到反应室的同时将频率为2. 45GHz的微波引入反应室内以激发等离子体。调整等离子体处理的时间以形成厚度为3nm的硅氧化物膜。
接着，通过利用微波产生等离子体的等离子体处理使该硅氧化物膜氮化。该等离子体氮化处理如下进行。衬底温度设定为400°C，反应压强设定为12Pa，在将Ar气以 IOOOsccm的流量和O2气以200SCCm的流量供应到反应室的同时将频率为2. 45GHz的微波引入反应室内以激发等离子体。将等离子体处理的时间设定为90秒。通过上述方法形成第一绝缘膜42。
接着，在第一绝缘膜42之上形成硅氮化物层43。首先，在第一绝缘膜42之上通过等离子体CVD方法形成第一硅氮化物膜12。使用NH3作为氮源气体，使用SiH4作为硅源气体。衬底温度设定为400°C，反应压强设定为40Pa，将SiH4以kccm的流量和NH3以400sccm 的流量供应到反应室。电极之间的距离设定为30mm，并将RF功率设定为100W。
接着，在第一硅氮化物膜12之上通过等离子体CVD方法形成第二硅氮化物膜13。 使用N2作为氮源气体。使用SiHJt为硅源气体。作为工艺气体，使用Ar来促进N2的电离。 将SiH4以kccm的流量、N2以400sccm的流量和Ar以50sccm的流量供应到反应室。以与第一硅氮化物膜12的形成类似的方式，将衬底温度设定为400°C，将反应压强设定为40 ， 将电极之间的距离设定为30mm，并将RF功率设定为100W。
这里，在等离子体CVD设备的同一反应室中连续形成第一硅氮化物膜12和第二硅氮化物膜13。第一硅氮化物膜12和第二硅氮化物膜13都具有5nm的厚度。
接着，在第二硅氮化物膜13之上形成第二绝缘膜44。这里，使用作为等离子体CVD方法的源气体，并形成厚度为IOnm的硅氧氮化物膜。接着，利用溅射设备在第二绝缘膜44之上形成厚度为400nm的Al-Ti合金膜，并通过刻蚀将该Al-Ti合金膜加工成预定形状，从而形成电极45。如上所述，完成元件1。
为了与元件1进行比较，形成了三种MOS型电容器。图4A至图4C是这些元件的截面图。图4A、图4B和图4C中所示的电容器分别被称为比较元件A、比较元件B和比较元件C。
比较元件A至C与元件1的不同点仅在于硅氮化物层43的结构，而硅氮化物层43 的厚度为lOnm，与元件1的硅氮化物层43厚度相同。在比较元件A中，硅氮化物层43由厚度为IOnm的第一硅氮化物膜12的单层膜构成。在比较元件B中，硅氮化物层43由厚度为 IOnm的第二硅氮化物膜13的单层膜构成。比较元件C具有堆叠顺序与元件1相反的硅氮化物层43，其中厚度为5nm的第二硅氮化物膜13形成为下层，而厚度为5nm的第一硅氮化物膜12形成为上层。
比较元件A-C通过与元件1相同的方法形成。换言之，元件1的第一硅氮化物膜 12与比较元件A和比较元件C各自的第一硅氮化物膜12通过相同条件形成。元件1的第二硅氮化物膜13与比较元件B和比较元件C各自的第二硅氮化物膜13通过相同条件形成。
为了评估每个元件的硅氮化物层43的电荷保持特性，测量每个元件的电容-电压特性。如下所述进行该测量。为了评估写入数据之后的电荷保持特性，在金属卤化物灯发光时向电极45施加17V的电压10毫秒，并将电子注入到硅氮化物层43中。请注意，由于硅衬底41是ρ型的，因此电子是少数载流子。因此，金属卤化物灯向硅衬底41发射光以激发电子。然后，保持用热板在150°C下加热硅衬底41的状态。在写入操作之前、紧随写入操作之后和写入操作后经过预定时间之后测量电容-电压特性。
为了评估在擦除所写入的数据之后的电荷保持特性，首先，进行如上所述的相同写入操作。接着，为了进行擦除操作，将-15V的电压施加到电极45持续10毫秒以将空穴注入硅氮化物层43中。然后，保持用热板在150°C下加热硅衬底41的状态。在写入操作之前、紧随写入操作之后、紧随擦除操作之后和擦除操作后经过预定时间之后测量电容-电压特性。
根据写入操作之后的电容-电压特性以及写入操作和擦除操作之后的电容-电压特性，计算元件1以及比较元件A-C的保持特性。测量结果在图5-8的曲线图中示出。图5 示出元件1的保持特性。图6、图7和图8分别示出比较元件A、B和C的保持特性。图5-8 中的每个的水平轴示出从写入操作和擦除操作开始所经过的时间。请注意，由于水平轴为对数刻度(log scale)，因此进行写入操作时的点和进行擦除操作时的点由0. 1小时表示。 垂直轴的电压Vm是根据电容-电压特性的测量结果计算的电压值。垂直轴的电压Vm是当电容值为最大值的一半时的电压值，该最大值为在电容-电压特性曲线图的切线中切线梯度最大时的值。
根据图5-8的保持特性的曲线图，通过从每个元件处于写入状态时的阈值电压中减去每个元件处于擦除状态时的阈值电压，得到阈值电压窗口。表1示出其中每个元件的维持时间(holding time)为1000小时的阈值电压窗口 (在下文中称为“Vth窗口”)。这里， 写入状态下的阈值电压和擦除状态下的阈值电压分别被设定为写入特性电压Vm和擦除特性电压Vm。根据在经过时间为1000小时的情况下的写入特性电压Vm和经过时间为1000 小时的情况下的擦除特性电压Vm之间的差，计算维持时间为1000小时的情况下的Vth窗口。请注意，1000小时之后的写入特性的电压Vm通过外推写入特性的曲线图来计算。另一方面，假定在擦除操作后的1000小时之后元件返回初始状态(写入操作之前的状态)， 将1000小时之后擦除特性的电压Vm设定为初始状态(经过时间为0小时)的电压Vm的值。请注意，对于初始状态的写入特性的电压Vm，元件1和比较元件A约为-0. 8V,比较元件B和C约为-0. 9V。
表1示出元件1的Vth窗口是最宽的。此外，表1示出在形成硅氮化物层43时通过使用像元件1 一样的叠层结构(而不是使用第一硅氮化物膜12或第二硅氮化物膜13的单层)改进了电荷保持特性。另一方面，发现在第一硅氮化物膜12和第二硅氮化物膜13 按与元件1相反的顺序堆叠时，电荷保持特性变得比具有叠层结构的硅氮化物层43差。
[表1]
权利要求
1.一种半导体装置，包括非易失性半导体存储元件，所述非易失性半导体存储元件包括包含半导体材料的半导体区，所述半导体区包括源区、漏区和沟道形成区； 形成于所述半导体区之上的第一绝缘膜； 形成于所述第一绝缘膜之上的第一硅氮化物膜； 形成于所述第一硅氮化物膜之上的第二硅氮化物膜；以及形成于所述第二硅氮化物膜之上的导电膜，其中所述第一硅氮化物膜所含的N-H键的数目大于所述第二硅氮化物膜所含的N-H键的数目，其中所述第二硅氮化物膜所含的Si-H键和Si-X键的数目大于所述第一硅氮化物膜所含的Si-H键和Si-X键的数目，其中X是卤族元素。
2.一种半导体装置，包括非易失性半导体存储元件，所述非易失性半导体存储元件包括包含半导体材料的半导体区，所述半导体区包括源区、漏区和沟道形成区； 形成于所述半导体区之上的第一绝缘膜； 形成于所述第一绝缘膜之上的第一硅氮化物膜； 形成于所述第一硅氮化物膜之上的第二硅氮化物膜；以及形成于所述第二硅氮化物膜之上的导电膜，其中所述第二硅氮化物膜中的硅与氢和卤族元素中至少一种之间的键的浓度与氮-氢(N-H)键的浓度的比值高于所述第一硅氮化物膜中的此种比值。
3.根据权利要求2所述的半导体装置，其中所述第二硅氮化物膜中的硅-氢(Si-H)键的浓度与氮-氢(N-H)键的浓度的比值((Si-H)/(N-H))高于所述第一硅氮化物膜中的此种比值((Si-H)/(N-H))。
4.根据权利要求2所述的半导体装置，其中所述第二硅氮化物膜中的硅-卤族元素 (Si-X)键的浓度与氮-氢(N-H)键的浓度的比值((Si-X)/(N-H))高于所述第一硅氮化物膜中的此种比值((Si-X) / (N-H))，其中X是卤族元素。
5.根据权利要求2所述的半导体装置，其中所述第二硅氮化物膜中的硅-氢 (Si-H)键的浓度和硅-卤族元素(Si-X)键的浓度之和与氮-氢(N-H)键的浓度的比值 ((Si-H+Si-X) / (N-H))高于所述第一硅氮化物膜中的此种比值((Si-H+Si-X) / (N-H))，其中X是卤族元素。
6.根据权利要求1或2所述的半导体装置，其中所述第二硅氮化物膜由在化学计量上比所述第一硅氮化物膜更接近Si3N4的硅氮化物构成。
7.根据权利要求1或2所述的半导体装置，其中所述非易失性半导体存储元件包括夹在所述半导体区与所述导电膜之间且形成于所述第二硅氮化物膜之上的第二绝缘膜。
8.根据权利要求1或2所述的半导体装置，其中所述半导体区形成于半导体衬底中。
9.根据权利要求8所述的半导体装置，其中所述半导体衬底是单晶硅衬底、多晶硅衬底、单晶硅锗衬底、多晶硅锗衬底、单晶锗衬底和多晶锗衬底中的任一种。
10.根据权利要求8所述的半导体装置，其中所述半导体衬底是绝缘体上硅(SOI)衬底、绝缘体上硅锗(SGOI)衬底和绝缘体上锗(GOI)衬底中的任一种。
11.根据权利要求1或2所述的半导体装置，其中所述半导体区是形成于衬底之上的半导体膜，在所述半导体膜与所述衬底之间插入有绝缘膜。
12.根据权利要求11所述的半导体装置，其中所述衬底是玻璃衬底、石英衬底和塑料膜中的任一种。
全文摘要
本公开涉及半导体装置及其制造方法。本发明改进了非易失性存储晶体管的电荷保持特性。用作隧穿绝缘膜的第一绝缘膜、电荷存储层和第二绝缘膜夹在半导体衬底与导电膜之间。电荷存储层由两个硅氮化物膜构成。作为下层的硅氮化物膜通过CVD方法使用NH3作为氮源气体来形成，并且所包含的N-H键的数目大于上层的N-H键的数目。作为上层的第二硅氮化物膜通过CVD方法使用N2作为氮源气体来形成，并且所包含的Si-H键的数目大于下层的Si-H键的数目。
文档编号H01L27/12GK102522430SQ20121000480
公开日2012年6月27日 申请日期2008年3月18日 优先权日2007年3月23日
发明者佐藤奈奈绘, 野田耕生 申请人:株式会社半导体能源研究所