半导体装置及用于制造半导体装置的方法

专利名称：半导体装置及用于制造半导体装置的方法
技术领域：
实施例涉及半导体装置及用于制造半导体装置的方法。
背景技术：
由于氮化物半导体具有包括高饱和电子速度、宽带隙等的特征，因此，其可被应用于高击穿电压和高输出半导体装置。例如，作为氮化物半导体的GaN的带隙(例如为3. 4eV)大于Si的带隙(I. IeV)和GaAs的带隙(I. 4eV)，使得GaN具有高击穿场强。因此，GaN可用作电源的功率装置的材料，以进行高电压操作并产生高输出。
在日本公开专利申请53-1859号、日本公开专利申请2005-251910号、日本公开专利申请61-288434号和日本公开专利申请2007-12699号中公开了相关的技术。在氮化物半导体元件的封装中,通过使用金属线的引线接合(wire bonding)法进行电极之间的连接。由于氮化物半导体元件中通过大电流，所以使用多个金属线进行连接。因此，工艺时间可能增加。当使用长的线或者有许多金属线连接区域时，氮化物半导体元件的电阻可能增加并且电源效率可能降低。当通过引线接合法进行电极间的连接时，氮化物半导体元件的封装可能变得相当扁平(low-profile)。

发明内容
根据实施例的一个方面，一种用于制造半导体装置的方法包括将包括连接导电膜的密封层置于表面上，使得所述连接导电膜与半导体元件的电极和引线相接触；通过所述连接导电膜使所述电极与所述引线电耦接；以及通过所述密封层密封所述半导体元件。根据上述方法，降低了电极之间的连接电阻，降低了电极之间的连接距离或者连接点的数目，并且以简化的工艺制造扁平半导体封装。本发明另外的优点和新颖的特征将在以下描述中部分地给出，并且当本领域的技术人员研究以下描述时或者通过实践本发明来学习时，本发明的附加优点和新颖特征将部分地变得更加明显。


图I示出半导体封装的示例性的制造工艺；图2A至图2F示出半导体装置的示例性的制造工艺；图3示出示例性的化合物半导体元件；图4示出示例性的引线框架；图5A至图5C示出辅助层的示例性的形成；图6示出示例性的辅助层；图7A至图7G示出密封层的示例性的形成；图8示出示例性的密封层；图9A和图9B示出密封层的示例性的结合；
图10示出示例性的密封层；图11示出示例性的电源装置；以及图12示出示例性的高频放大器。
具体实施例方式为了方便，在下面说明的附图中，可以用不同的比例来表示大小和厚度。图I示出半导体封装的示例性的制造工艺。图2A至图2F示出半导体装置的示例性的制造工艺。在图2A至图2F中示出的半导体装置的制造工艺中，可以制造AlGaN/GaNHEMT。在图I中示出的操作SI和S2中制造化合物半导体元件，并且通过图I中示出的操作S3至S6制造半导体封装。在图I中示出的操作SI中，生成安装在树脂电路板上的半导体元件，例如，具有高电子迁移率晶体管(HEMT)结构的化合物半导体元件。例如，可以生成作为氮化物半导体的AlGaN/GaN HEMT。可以生成 InAlN/GaN HEMT、InAlGaN/GaN HEMT 等。可以生成 HEMT 以外的氮化物半导体元件、氮化物半导体以外的化合物半导体元件、半导体存储器或者其它半导体元件。如图2A中所示，在用于生长的衬底(例如Si衬底I)上形成化合物半导体叠层结构2。对于用于生长的衬底，可以使用Si衬底、SiC衬底、蓝宝石衬底、GaAs衬底、GaN衬底等。关于导电性，该衬底可以具有半绝缘属性或者导电属性。化合物半导体叠层结构2可以包括缓冲层2a、电子跃迁层2b、中间层2c、电子供应层2d和上覆层2e。当操作AlGaN/GaN HEMT时，在电子跃迁层2b至电子供应层2d的界面附近(例如中间层2c)生成二维电子气(2DEG)。可以基于电子跃迁层2b的化合物半导体(例如GaN)的晶格常数和电子供应层2d的化合物半导体(例如AlGaN)的晶格常数之间的差生成2DEG。在Si衬底I上，依次形成膜厚度约为O. I μ π!的Α1Ν、膜厚度约为3 μ m的i (故意未惨杂的intentionally undoped)-GaN、膜厚度约为5nm的i-AlGaN、膜厚度约为30nm的n-AlGaN和膜厚度约为IOnm的η-GaN。可以通过例如有机金属气相沉积法(MOVPE)法生成这些化合物半导体。代替MOVPE法，可以使用分子束外延(MBE)法等。形成了缓冲层2a、电子跃迁层2b、中间层2c、电子供应层2d和上覆层2e。至于AlN、GaN、AlGaN和GaN的生长条件，可以使用三甲基铝气体、三甲基镓气体和铵气的混合气体作为原材料气体。可以根据生长化合物半导体层规定作为Al源的三甲基铝气体和作为Ga源的三甲基镓气体的供应存在或不存在以及流量。作为共同原材料的氨气的流量可以为约IOOccm至10LM。生长压强可以为约50Torr (托)至300Torr。生长温 度可以为约1000°C至1200°C。当GaN和AlGaN被生成为η型时，例如以一定的流量将包括作为η型杂质的Si的SiH4添加到原材料气体中，使得GaN和AlGaN掺杂有Si。Si掺杂的浓度可以为约I X IO18/cm3 至 lX1027cm3，例如，约 5 X IO1Vcm30如图2B中所示，形成元件隔离结构3。在图2C至图2F中，可以省略元件隔离结构3。例如，将氩(Ar)注入到化合物半导体叠层结构2的元件隔离区中。在化合物半导体叠层结构2和Si衬底I的表面层部分中形成元件隔离结构3。利用元件隔离结构3在化合物半导体叠层结构2上划定有源区。可以用例如浅沟槽隔离(STI)法代替注入法来形成元件隔离。关于化合物半导体叠层结构2的干蚀刻，可以使用例如基于氯的蚀刻气体。如图2C中所示，形成源电极4和漏电极5。在化合物半导体叠层结构2的表面上要设置源电极和漏电极的位置处形成电极凹槽2A和电极凹槽2B。将抗蚀剂施加到化合物半导体叠层结构2的表面。通过光刻技术对抗蚀剂进行处理，以便在抗蚀剂中形成开口，该开口用于露出与要设置电极的位置对应的化合物半导体叠层结构2的表面。因此，形成了具有开口的抗蚀剂掩模。使用该抗蚀剂掩模通过干蚀刻对上覆层2e的要设置电极的位置进行去除，直到露出电子供应层2d的表面为止。形成电极凹槽 2A和电极凹槽2B，电极凹槽用于露出电子供应层2d的表面上要设置电极的位置。可以使用惰性气体(例如Ar)和基于氯的气体(例如Cl2)作为蚀刻气体。关于蚀刻条件，例如，将Cl2的流量设置为30sCCm，将压强设置为2Pa，并且将RF输入电功率设置为20W。可以通过部分地蚀刻上覆层2e或者通过直到蚀刻至电子供应层2d或更深来形成电极凹槽2A和电极凹槽2B。通过灰化处理等去除该抗蚀剂掩模。形成用于形成源电极和漏电极的抗蚀剂掩模。例如，可以使用适于蒸发法和剥离(lift-off)法的罩盖结构(canopy structure)的两层抗蚀剂。将该罩盖结构的两层抗蚀剂施加于化合物半导体叠层结构2，并且由此形成用于露出电极凹槽2A和2B的开口。因此，形成了具有开口的抗蚀剂掩模。通过例如使用抗蚀剂掩模的蒸发法，在该抗蚀剂掩模上和用于露出电极凹槽2A和电极凹槽2B的开口中沉积电极材料(例如，Ta/Al)。Ta的厚度可以为约20nm，并且Al的厚度可以为约200nm。通过剥离法去除抗蚀剂掩模和其上沉积的Ta/Al。在例如氮气氛中以400°C至1000°C的温度(例如约600°C )对Si衬底I进行热处理，并且剩余的Ta/Al与电子供应层2d欧姆接触。可以在不进行热处理的情况下建立欧姆接触。形成源电极4和漏电极5，其中电极凹槽2A和电极凹槽2B填充有部分电极材料。如图2D中所示，在化合物半导体叠层结构2中形成栅电极的电极凹槽2C。将抗蚀剂施加于化合物半导体叠层结构2。通过光刻技术对该抗蚀剂进行处理，以便在该抗蚀剂中形成用于露出要设置栅电极的位置(例如，与要设置该电极的位置相对应的化合物半导体叠层结构2的表面)的开口。形成了具有该开口的抗蚀剂掩模。使用该抗蚀剂掩模通过干蚀刻去除与要设置栅电极的位置相对应的上覆层2e和部分电子供应层2d。因此，通过开凿上覆层2e和部分电子供应层2d形成电极凹槽2C。可以使用惰性气体(例如Ar)和基于氯的气体(例如Cl2)作为蚀刻气体。关于蚀刻条件，例如，将Cl2的流量设置为30SCCm，将压强设置为2Pa，并且将RF输入电功率设置为20W。可以通过部分地蚀刻上覆层2e或者通过直到蚀刻至电子供应层2d的较深处来形成电极凹槽2C。通过灰化处理等去除该抗蚀剂掩模。如图2E中所示，形成栅极绝缘膜6。以覆盖电极凹槽2C的内壁表面的方式在化合物半导体叠层结构2上沉积绝缘材料(例如Al2O3)。例如，通过原子层沉积(ALD)法形成膜厚度约为2nm至200nm(例如约IOnm)的A1203。因此，形成了栅极绝缘膜6。代替原子层沉积法，可以通过例如等离子体化学气相沉积法、溅射法等进行Al2O3的沉积。对于栅极绝缘膜6，可以使用Al的氮化物或者氮氧化物代替Al2O315可以使用Si、Hf、Zr、Ti、Ta或W的氧化物、氮化物或氮氧化物，或者可以使用从这些材料选择的多层结构。
如图2F中所示，形成栅电极7。形成用于形成栅电极和场板电极(field plateelectrode)的抗蚀剂掩模。例如，使用适于蒸发法和剥离法的罩盖结构的两层抗蚀剂。将该罩盖结构的两层抗蚀剂施加于栅极绝缘膜6，并且形成用于露出栅极绝缘膜6的电极凹槽2C部分的每个开口。因此，形成了具有该开口的抗蚀剂掩模。使用该抗蚀剂掩模通过例如蒸发法在该抗蚀剂掩模上和用于露出栅极绝缘膜6的电极凹槽2C部分的开口中沉积电极材料(例如Ni/Au)。Ni的厚度可以为约30nm，并且Au的厚度可以为约400nm。通过剥离法去除该抗蚀剂掩模及其上沉积的Ni/Au。电极凹槽2C填充有部分电极材料，在电极凹槽2C和该部分电极材料之间具有栅极绝缘膜6，以形成栅电极7。形成层间绝缘膜，形成耦接到源电极4、漏电极5或栅电极7的导线，形成用作保护膜的顶层，并且形成暴露在最外部表面的连接电极，从而形成AlGaN/GaN HEMT。可以形成具有栅极绝缘膜6的MIS型的AlGaN/GaN HEMT。可以形成肖特基型的AlGaN/GaN HEMT，其中不具有层间绝缘膜6的栅电极7与化合物半导体叠层结构2直接接 触。可以不采用在电极凹槽2C中形成栅电极7的栅极凹槽结构。可以在不具有凹槽的化合物半导体叠层结构2上形成栅电极，其中，在栅电极和化合物半导体叠层结构2之间具有栅极绝缘膜或者栅电极和化合物半导体叠层结构2直接接触。在操作S2中，从包括操作SI中制造的AlGaN/GaN HEMT的Si衬底中切割每个化合物半导体元件(例如化合物半导体芯片)。通过使用例如某种激光沿着衬底上设置的方格线将Si衬底切成小块，并且切割出每个化合物半导体元件。图3示出示例性的化合物半导体元件。可以通过图2A至图2F中示出的生成工艺制造图3中示出的化合物半导体元件。关于连接电极，在化合物半导体元件10的表面上沿着矩形外边缘的一条边形成源极焊盘10a，沿着另一条边形成栅极焊盘10b，沿着剩余的两条边形成漏极焊盘IOc和10d。源极焊盘IOa通过化合物半导体元件10下面的层中的导线等耦接到源电极。栅极焊盘IOb通过化合物半导体元件10下面的层中的导线等耦接到栅电极。漏极焊盘IOc和IOd通过化合物半导体元件10下面的层中的导线等耦接到漏电极。图4示出示例性的引线框架。在操作S3中，如图4中所示，将化合物半导体元件10布置在引线框架11上。将作为晶片结合材料12的、具有优良散热效果的粘合剂材料(例如熔融金属的焊膏)施加到与漏极引线Ilc集成的引线框架11，然后布置化合物半导体元件10。通过加热熔化晶片结合材料12，并且通过冷却以晶片结合材料12在化合物半导体元件10和引线框架11之间的方式，将化合物半导体元件10结合至引线框架11。为了使半导体封装扁平化，在引线框架11的表面和源极引线Ila的表面之间存在高度差。引线框架11的背面和源极引线Ila的背面之间存在高度差。化合物半导体元件10被布置在引线框架11上，因此引线框架11的表面和源极引线Ila的表面之间的高度差可以减小。弓丨线框架11的表面和栅极引线Ilb的表面之间的存在高度差。引线框架11的背面和栅极引线Ilb的背面之间存在高度差。化合物半导体元件10被布置在引线框架11上，因此引线框架11的表面和栅极引线Iib的表面之间的高度差可以减小。引线框架11的表面和与引线框架11集成的漏极引线Ilc的表面之间存在高度差。引线框架11的背面和漏极引线Ilc的背面之间存在高度差。化合物半导体元件10被布置在引线框架11上，因此引线框架11的表面和漏极引线IlC的表面之间的高度差可以减小。
图5A至图5C示出示例性的辅助层形成。在图I中所示的操作S4中，形成辅助层13a。图6示出示例性的辅助层。在图6中，布置有辅助层13a、13b、13c和13d。图5A至图5C示出沿着图6中所示的虚线V-V取得的截面。如图5A中所示，树脂膜13被粘在化合物半导体元件10的源极焊盘IOa和源极引线Ila之间。树脂膜13被粘在化合物半导体元件10的栅极焊盘IOb和栅极引线Ilb之间。树脂膜13被粘在化合物半导体元件10的漏极焊盘IOc和漏极引线Ilc之间。树脂膜13被粘在化合物半导体元件10的漏极焊盘IOd和引线框架11之间。对于树脂膜13，可以使用半固化状态的耐热树脂膜，例如环氧树脂或者聚酰亚胺树脂。如图5B中所示，利用装置(例如安装器)以每个辅助层2kg至5kg对树脂膜13施加压力，使得树脂膜13暂时粘住。暂时粘住之后，将温度设置为150°C，将压强设置为O. 5Mpa，并且利用真空层压机对树脂膜13施加压力约30秒钟。如图5C中所示，树脂膜13充分固化。源极焊盘10a、引线框架11和源极引线Ila之间的间隙被树脂填充，并且由此形成了具有平坦表面的辅助层13a。栅极焊盘10b、引线 框架11和栅极引线Ilb之间的间隙被树脂填充，并且由此形成了具有平坦表面的辅助层13b。漏极焊盘10c、引线框架11和漏极引线Ilc之间的间隙被树脂填充，并且由此形成了具有平坦表面的辅助层13c。漏极焊盘IOd和引线框架11之间的间隙被树脂填充，并且由此形成了具有平坦表面的辅助层13d。利用真空层压机形成辅助层13a、13b、13c和13d，而不生成孔隙等。真空层压机在一个操作中对多个引线框架进行处理，因此可以提高生产率。树脂膜13可以被完全固化。可以通过其它方法形成辅助层13a、13b、13c和13d。例如，可以利用武藏高科技公司(Musashi Engineering Inc)生产的喷射型点胶机(jet dispenser)将树脂施加到任意位置。喷射型点胶机甚至可以在短时间内涂覆具有大面积且表面具有高度差的区域。图7A至图7G示出示例性的密封层形成。在图I中所示的操作S5中，形成化合物半导体元件10的密封层20。如图7A中所示，形成表面具有高度差的结构21。结构21的表面上的高度差可以对应于如下结构的表面上的高度差该结构中布置有例如固定的化合物半导体元件10、辅助层13a、13b、13c和13d、包括漏极引线11c、源极引线Ila和栅极引线Ilb的引线框架11。在用A表示结构21的高度差且用B表示包括化合物半导体元件10等的结构的高度差的情况下，结构21的表面上的高度差A可以具有与高度差为高度差B相配合的形状。如图7B中所示，将脱模剂22施加到结构21的表面。对于脱模剂22，例如可以使用基于氟的树脂。如图7C中所示，将作为模树脂的绝缘树脂提供到结构21的表面，其中，脱模剂22夹在该绝缘树脂和结构21之间。如图7D中所示，结构21的表面被绝缘树脂23覆盖，其中，脱模剂22夹在结构21和绝缘树脂23之间，并且通过制模部件30调节绝缘树脂23的形状。在该状态下，例如，进行约30分钟的温度约120°C的热处理，使得绝缘树脂23成为半固化状态。如图7E中所示，从结构21的脱模剂22剥离通过结构21制模的绝缘树脂23。如图7F中所示，将导电材料提供到绝缘树脂23的表面的某些区域。对于导电材料，可以使用导电粘合材料(例如，Ag浆或Cu浆)。可以利用喷射型点胶机提供导电材料。例如，导电材料的厚度可以为约10 μ m至30 μ m，并且是均匀的。在绝缘树脂23的表面上形成连接导电膜24。可以使用喷墨法代替喷射型点胶机。可以通过电镀法形成连接导电膜。在绝缘树脂23的表面上形成电镀种子电极，并且对该种子电极施加抗蚀剂。在抗蚀剂的要设置连接导电膜的位置处形成开ロ，并且露出部分种子电扱。例如，通过电解电镀处理在该开口中的种子电极上形成厚度为约ΙΟμπι至30μπι的Cu电解镀膜层。剥离该抗蚀剂并且蚀刻电解电镀层。通过无电电镀处理在该电解电镀层上形成Ni/Au无电电镀层。例如，Ni可以具有约2μπι至5μπι的厚度，并且Au可以具有约O. 01 μ m至O. 5 μ m的厚度。因此，形成了具有Cu/Ni/Au叠层结构的连接导电膜。如图7G中所示，沿着图中的虚线切割绝缘树脂23，使得该结构成为单独的件。形成了在表面上具有连接导电膜24的密封层20。图8示出示例性的密封层。如图8的平面图中所示，关于密封层20，在包括绝缘树脂的树脂层25的表面上形成连接导电膜24。连接导电膜24可以包括导电膜24a、24b、24c和24d。导电膜24a使得源极焊盘IOa和源极弓I线Ila电耦接。导电膜24b使得栅极焊盘IOb和栅极引线Ilb电耦接。导电膜24c使得漏极焊盘IOc和漏极引线Ilc电耦接。导电膜24d使得漏极焊盘IOd和引线框架11电耦接。图9A和图9B示出密封层的示例性的结合。在图I中所示的操作S6中，密封层20 结合到引线框架11。图10示出示例性的密封层。图9A和图9B示出沿着图10中所示的虚线IX-IX取得的截面。如图9A中所示，通过利用装置(例如安装器或晶片结合器)，使得密封层20与化合物半导体元件10已固定至的引线框架11对准。导电膜24a的表面形状与包括源极焊盘10a、引线框架11、源极引线Ila以及填充它们之间的间隙的辅助层13a的表面形状相配合。导电膜24b的表面形状与包括栅极焊盘10b、引线框架11、栅极引线Ilb以及填充它们之间的间隙的辅助层13b的表面形状相配合。导电膜24c的表面形状与包括引线框架11、漏极引线Ilc以及填充它们之间的间隙的辅助层13c的表面形状相配合。导电膜24d的表面形状与包括漏极焊盘10d、引线框架11以及填充它们之间的间隙的辅助层13d的表面形状相配合。在此状态下，如图9B中所示，例如，将温度设置为约180°C，将压强设置为约IMpa至5MPa，并且加热和加压约30分钟。树脂层25的绝缘树脂、连接导电膜24的导电材料以及辅助层13a、13b、13c和13d的树脂被固化。连接导电膜24的导电材料中的导电填充物可以相互接触，从而可以发挥导电性。源极焊盘IOa和源极引线Ila通过导电膜24a电耦接。栅极焊盘IOb和栅极引线Ilb通过导电膜24b电耦接。漏极焊盘IOc和漏极引线Ilc通过导电膜24c电耦接。漏极焊盘IOd和引线框架11通过导电膜24d电耦接。因此，形成了半导体封装。包括宽的导电膜24a至24d且具有大的面积的连接导电膜24成为电连续的，使得可以减小连接电阻并且可以通过大电流。以如下方式预先形成辅助层13a、13b、13c和13d 辅助层填充引线框架11和各引线Ila至Ild之间的间隙，并且连接导电膜24耦接到辅助层。密封层20的表面形状(其可以减小电极和多个连接区域之间的连接距离)被形成为与引线框架11侧的表面高度差相对应的形状，并且因此通过将连接导电膜24填充到密封层20中制造出扁平的半导体封装。在ー个操作中进行各个电极之间连接和通过制模树脂密封化合物半导体元件10，因此可以減少エ艺。减小了电极之间的连接电阻，减小了电极或多个连接区域之间的连接距离，并且以简化的エ艺制造出扁平的半导体封装。
图11示出示例性的电源装置。图11中所示的电源装置可以包括通过图I中所示的制造エ艺制造出的半导体封装。该电源装置包括高电压初级电路31、低电压次级电路32和布置在初级电路31与次级电路32之间的变压器33。初级电路31包括交流电源34、所谓的桥式整流器电路35以及多个开关元件(例如四个开关元件36a、36b、36c和36d)。桥式整流器电路35包括开关元件36e。次级电路32包括多个开关元件，例如三个开关元件37a、37b和37c。初级电路31的开关元件36a、36b、36c、36d和36e可以是例如在图I中所示的操作SI中制造的化合物半导体元件AlGaN/GaN HEMT。次级电路32的开关元件37a、37b和37c可以是包括硅的金属-绝缘层-半导体场效应晶体管(MIS FET)。
减小了电极之间的连接电阻，减小了电极或多个连接区域之间的连接距离，并且对于高电压电路使用扁平的半导体封装。因此，可以提供展现高可靠性且具有大功率的功率电路。图12示出示例性的高频放大器。图12中所示的高频放大器可以包括通过图I中所示的制造エ艺制造的半导体封装。该高频放大器包括数字预矫正电路41、混合器42a和42b以及功率放大器43。数字预矫正电路41对输入信号补偿非线性失真。混合器42a进行补偿了非线性失真的输入信号与交流电流信号的混合。功率放大器43对混合有交流电流信号的输入信号进行放大，并且包括例如在图I中所示的操作SI中制造的化合物半导体元件AlGaN/GaN HEMT。例如，基于开关的切換，混合器42b将输出侧的信号与交流电流信号混合,并且将该混合信号输出到数字预矫正电路41。减小了电极之间的连接电阻，减小了电极或多个连接区域之间的连接距离，并且对于高频放大器使用扁平的半导体封装。因此，可以提供展现高可靠性并且具有高击穿电压的高频放大器。现已根据上述优点描述了本发明的示例实施例。应该理解，这些例子仅是用于说明本发明。对本领域的技术人员来说，许多变形和修改是明显的。
权利要求
1.一种用于制造半导体装置的方法，包括 将包括连接导电膜的密封层放置在结构的表面上，使得所述连接导电膜与半导体元件的电极和引线相接触； 通过所述连接导电膜使所述电极与所述引线电耦接；以及 通过所述密封层密封所述半导体元件。
2.根据权利要求I所述的用于制造半导体装置的方法，还包括 形成辅助层以填充所述电极与所述引线之间的间隙。
3.根据权利要求2所述的用于制造半导体装置的方法， 其中所述辅助层具有基本平坦的表面。
4.根据权利要求2所述的用于制造半导体装置的方法， 其中所述辅助层包括耐热树脂。
5.根据权利要求2所述的用于制造半导体装置的方法，还包括 向所述电极和所述弓丨线按压触所述膜。
6.根据权利要求I所述的用于制造半导体装置的方法，还包括 使用喷射型点胶机形成所述连接导电膜。
7.根据权利要求I所述的用于制造半导体装置的方法，还包括 通过电镀法形成所述连接导电膜。
8.根据权利要求I所述的用于制造半导体装置的方法，还包括 使用与所述表面的形状相配合的结构形成所述密封层；以及 去除所述结构。
9.根据权利要求I所述的用于制造半导体装置的方法， 其中所述半导体元件包括化合物半导体元件。
10.一种半导体装置，包括 引线和引线框架，在所述引线和所述引线框架的表面之间具有高度差； 化合物半导体元件，其被设置于所述引线框架上且包括电极； 辅助层，其用于填充所述电极、所述引线和所述引线框架之间的间隙； 连接导电膜，其用于通过所述辅助层电耦接所述电极和所述引线；以及 密封层，其用于密封所述半导体元件。
11.根据权利要求10所述的半导体装置， 其中所述辅助层具有基本平坦的表面。
12.根据权利要求10所述的半导体装置， 其中所述半导体元件包括化合物半导体元件。
13.根据权利要求10所述的半导体装置， 其中所述辅助层包括耐热树脂。
14.一种电子电路,包括 半导体装置，其包括 引线和引线框架，在所述引线和所述引线框架的表面之间具有高度差； 化合物半导体元件，其被设置于所述引线框架上且包括电极； 辅助层，其用于填充所述电极、所述引线和所述引线框架之间的间隙；连接导电膜，其用于通过所述辅助层电耦接所述电极和所述引线；以及 密封层，其用于密封所述半导体元件。
15.根据权利要求14所述的电子电路，其中 所述电子电路包括高频放大器和电源电路中的至少ー个，其中，所述高频放大器用于放大高频电压输入，所述电源电路包括变压器、高电压电路和低电压电路。
全文摘要
本发明提供一种半导体装置、用于制造半导体装置的方法和电子电路。该用于制造半导体装置的方法包括将包括连接导电膜的密封层放置在表面上，使得连接导电膜与半导体元件的电极和引线相接触；通过连接导电膜使所述电极与所述引线电耦接；以及通过密封层密封所述半导体元件。
文档编号H01L23/538GK102651334SQ201210028789
公开日2012年8月29日 申请日期2012年2月9日 优先权日2011年2月25日
发明者今泉延弘, 今田忠纮, 冈本圭史郎, 常信和清, 酒井泰治 申请人:富士通株式会社