具有穿透衬底互连的半导体构造以及形成穿透衬底互连的方法
【专利摘要】一些实施例包含形成穿过半导体衬底的互连的方法。开口可经形成以部分地延伸穿过半导体衬底，且互连的部分可形成于所述开口内。另一开口可经形成以从所述衬底的第二侧延伸到所述互连的第一部分，且所述互连的另一部分可形成于此开口内。一些实施例包含半导体构造，其具有：穿透衬底互连的第一部分，其从所述衬底的第一侧部分地延伸穿过半导体衬底；及所述穿透衬底互连的第二部分，其从所述衬底的第二侧延伸且具有全部延伸到所述互连的所述第一部分的多个单独导电指状部。
【专利说明】具有穿透衬底互连的半导体构造以及形成穿透衬底互连的方法
【技术领域】
[0001]本发明涉及具有穿透衬底互连的半导体构造及形成穿透衬底互连的方法。
【背景技术】
[0002]集成电路装置(例如存储器裸片)的商业生产可涉及在单个半导体晶片或其它块状半导体衬底上制造大量相同电路图案。增加在给定大小的半导体衬底上制造的半导体装置的密度以实现半导体装置产量增加及其性能增强是半导体制造商的持续目标。
[0003]一种用于增加半导体组合件中的半导体装置密度的方法为建立完全延伸穿过半导体裸片的通孔(即，贯穿孔)；且具体来说，从裸片的作用表面延伸到裸片的相对背表面的通孔。用导电材料填充通孔以形成提供从裸片的作用表面到裸片背表面的电路径的穿透衬底互连。可将穿透衬底互连电耦合到沿裸片的背面且延伸到裸片外部的电路组件的电触点。在一些应用中，可将裸片并入到三维多芯片模块(3-D MCM)中，且裸片外部的电路组件可由另一半导体裸片及/或由载体衬底包含。
[0004]已揭示在半导体衬底中形成通孔的多种方法。例如，第7，855，140号、第7，626，269号及第6，943，106号美国专利描述可用以形成穿透衬底互连的实例方法。
[0005]可发生关于常规形成的穿透衬底互连的热致问题。此类问题可起因于由于互连内的导电材料(例如，铜)相对于半导体裸片的其它材料的不同热膨胀速率所致的应力。将需要开发减轻或防止此类热致问题的新颖穿透衬底互连架构及开发用于制造此类架构的方法。
【发明内容】
【专利附图】
【附图说明】
[0006]图1到8及图10到14为半导体构造在形成穿透衬底互连的实例实施例方法的各处理阶段的图解横截面图。
[0007]图9为图8的构造的图解俯视图。图8的横截面是沿着图9的线8-8。
[0008]图15及16为半导体构造在形成穿透衬底互连的另一实例实施例方法的各处理阶段的图解横截面图。图15的处理阶段可跟在图7的处理阶段之后，且可替代图8的处理阶段。
[0009]图17到19、21及22为半导体构造在形成穿透衬底互连的另一实例实施例方法的各处理阶段的图解横截面图。图17的处理阶段可跟在图4的处理阶段之后，且可替代图5的处理阶段。
[0010]图20为图19的构造的图解俯视图。图19的横截面是沿着图20的线19-19。
[0011]图21为半导体构造在形成穿透衬底互连的另一实例实施例方法的处理阶段的图解横截面图。[0012]图22为半导体构造在形成穿透衬底互连的另一实例实施例方法的处理阶段的图解横截面图。
[0013]图23到25为半导体构造在形成穿透衬底互连的另一实例实施例方法的各处理阶段的图解横截面图。图23的处理阶段可跟在图8的处理阶段之后。
[0014]图26为半导体构造在形成穿透衬底互连的另一实例实施例方法的处理阶段的图解横截面图。
[0015]图27到29及31为半导体构造在另一实例实施例方法的各处理阶段的图解横截面图。图27的处理阶段可跟在图4的处理阶段之后。
[0016]图30为图29的构造的图解俯视图。图29的横截面是沿着图30的线29-29。
[0017]图32为半导体构造在另一实例实施例方法的处理阶段的图解横截面图。
【具体实施方式】
[0018]一些实施例包含穿透衬底互连，所述穿透衬底互连细分成结合于衬底的内部区域中的至少两个单独导电组件。将穿透衬底互连细分成至少两个单独组件可解决上文于本发明的“【背景技术】”章节论述的问题；且具体来说可减轻或甚至防止与常规形成的穿透衬底互连相关联的热致问题。一些实施例包含与穿透衬底互连的组件同时形成的锚销。
[0019]参考图1到32描述实例实施例。
[0020]参考图1，说明半导体构造10的一部分。构造10可为半导体晶片的部分。构造10包括半导体衬底12，半导体衬底12具有与其相关联的集成电路(未展示)。衬底12包括半导体材料；且可包括例如单晶硅基底(例如单晶硅晶片的区域)。术语“半导电衬底”、“半导体构造”及“半导体衬底”意指包括半导体材料的任何构造，所述半导体材料包含(但不限于)例如半导电晶片(单独地或以包括其它材料的组合件的方式)的块状半导电材料及半导电材料层(单独地或以包括其它材料的组合件的方式)。术语“衬底”是指任何支撑结构，包含(但不限于)上文描述的半导电衬底。
[0021]衬底12具有第一侧9及相对第二侧11。
[0022]为了简化图式，未展示与衬底12相关联的集成电路。所述电路可包括当今已知或今后开发的任何集成电路组件；例如，包含存储器、逻辑、布线等。各种电路组件可包括众多材料中的任一者；例如，包含耐火金属材料、势垒材料、扩散材料、绝缘体材料等中的一者或一者以上。集成电路组件可主要沿侧9及侧11的一者或另一者。具有与其相关联的集成电路的侧可称为半导体衬底12的正面(或作用侧)，且另一侧可称为衬底的背面。在一些实施例中，第一侧9可对应于衬底的正面。
[0023]参考图2，开口 14经形成以从衬底的第一侧9部分地延伸到衬底12中。可利用任何适当处理形成此开口。例如，可在侧9的上方形成经光刻图案化的光致抗蚀剂掩模(未展示)以界定开口的位置，接着可利用一个或一个以上蚀刻以在衬底12内图案化开口，且随后可移除光致抗蚀剂掩模以留下图2的构造。
[0024]开口 14欲形成到衬底12内的任何适当距离。在一些实施例中，开口 14可经形成以延伸穿过衬底多于一半(未展示)，且在其它实施例中，开口 14可经形成以延伸穿过衬底12少于或等于一半。
[0025]参考图3，在开口 14内形成电绝缘衬里16，且接着在加衬开口内形成导电材料18及20。
[0026]电绝缘衬里可包括任何适当组合物或组合物的组合；且在一些实施例中可包括经掺杂玻璃；举例来说，例如硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、氟硅酸盐玻璃(FSG)等中的一者或一者以上。衬里16可形成为任何适当厚度，且在一些实施例中可形成为从约1000埃到约3000埃的范围内的厚度；举例来说，例如约1700埃的厚度。
[0027]导电材料18及20可包括任何适当组合物或组合物的组合。在一些实施例中，导电材料20可包括铜，基本上由铜组成或由铜组成；且材料18可为铜势垒材料。铜势垒材料可包含钴、钌、钽、氮化钽、氮化钨及氮化钛中的一者或一者以上。导电材料18及20 —起形成导电互连的第一部分22。在一些实施例中，导电材料20可称为导电互连的第一部分的芯，且材料18可称为围绕此芯延伸的护套。
[0028]对此申请案中图式的其余论述可能将芯20称为含铜芯，且将材料18称为围绕此芯的铜势垒护套。然而，本发明还可包含其中可利用除了含铜芯及铜势垒护套之外的其它导电材料或可利用其它导电材料替代含铜芯及铜势垒护套的实施例。在其中用非铜材料替换芯的实施例中，可省略铜势垒护套。
[0029]在所说明的实施例中，芯20被说明为向开口 14的外侧略微突出，且因此向外延伸超出半导体衬底的侧9。在其它实施例中，芯可经形成以与衬底的侧9齐平，或相对于衬底的侧9凹入。
[0030]参考图4，可使衬底12薄化，以使得从衬底的第二侧11到导电互连的第一部分22的距离D小于或等于约20微米。在一些实施例中，可省略衬底的薄化。
[0031]参考图5，在衬底12的第二侧11上方提供经图案化屏蔽材料24。开口 26延伸穿过经图案化屏蔽材料，其中此开口直接处于互连的第一部分22上方。屏蔽材料24可包括任何适当组合物或组合物的组合；且在一些实施例中，可对应于经光刻图案化的光致抗蚀剂。
[0032]参考图6，开口 26延伸到衬底12中，且具体来说延伸到电绝缘材料16。随后，移除屏蔽材料24(图5)。可使用任何适当蚀刻或蚀刻的组合使开口 26延伸到衬底12中；且在一些实施例中，可利用深反应性离子蚀刻(DRIE)工艺使开口 26延伸到衬底中。图6的开口 26可称为第二开口，以将其与在图2的处理阶段形成的第一开口 14区分开。在一些实施例中，开口 26可被形成到绝缘材料16中或穿过绝缘材料16。
[0033]参考图7，沿衬底12的第二侧11且在开口 26内形成电绝缘材料28。电绝缘材料28可包括任何适当组合物或组合物的组合；且在一些实施例中，可包括二氧化硅或氮化硅，基本上由二氧化硅或氮化硅组成或由二氧化硅或氮化硅组成。可使用任何适当处理形成电绝缘材料，例如包含原子层沉积(ALD)及化学气相沉积(CVD)中的一者或两者。沉积工艺可为低温工艺，且具体来说可利用小于或等于约200°C的温度。可能需要此低温处理以便避免对与衬底12相关联的集成电路组件的热致损害。
[0034]与沿开口 26的底部形成相比，沿衬底12的表面11形成的电绝缘材料28较厚。如果开口 26具有适当纵横比使得沿开口 26的底部的沉积慢于沿表面11的沉积，那么可发生此情况；且在一些实施例中，开口 26可具有大于或等于2:1的纵横比。在一些实施例中,表面11上方的材料28的厚度为至少约5000埃，且沿开口 26的底部的材料28的厚度小于或等于3000埃。
[0035]参考图8，使电绝缘材料28经受穿通材料28的底部且还穿通衬里16的各向异性蚀刻，以暴露互连的导电第一部分22。在于开口 26的底部处穿通材料28的蚀刻之后，电绝缘材料仍沿开口 26的侧壁且跨表面11。在所展示的实施例中，进行蚀刻以使开口 26延伸穿过护套18且延伸到电互连的第一部分的芯20。在下文参考图15及16论述的其它实施例中，开口 26可延伸到护套18而非穿过护套18。
[0036]图9展示图8的构造的俯视图，且展示相对于互连的第一部分22的开口 26。以虚线展示互连部分22以指示互连部分22在其它材料之下。
[0037]参考图10，跨衬底12的第二侧11且在开口 26内形成导电材料。此类导电材料可包括铜势垒材料30及铜晶种材料32。所述铜势垒材料可包括上文论述为适于利用于铜势垒材料18中的材料中的任一者，且可使用任何适当处理而形成；例如包含ALD、CVD及物理气相沉积(PVD)中的一者或一者以上。所述铜晶种材料可包括任何适当晶种材料，且可使用任何适当处理而形成；举例来说，例如ALD、CVD及PVD中的一者或一者以上。
[0038]参考图11，在衬底12的第二侧11上方形成经图案化掩模34。经图案化掩模包括屏蔽材料36。屏蔽材料36可为任何适当组合物或组合物的组合；且在一些实施例中，可包括经光刻图案化的光致抗蚀剂。
[0039]图案化掩模34覆盖衬底的第二侧的第一区域38，而使第二区域40保持未经覆盖。开口 26在此未经覆盖的第二区域内。
[0040]参考图12，在衬底的第二侧11上方且在此第二侧的未经覆盖第二区域40内形成导电材料42。材料42可包括铜，基本上由铜组成或由铜组成；且可从铜晶种材料32以电解方式生长。在图12的实施例中，以电解方式生长的材料42与未经覆盖区域40内的晶种材料合并，使得未经覆盖区域40内的晶种材料在其开始并入材料42中时有效地消失。
[0041]导电材料42可形成为任何适当厚度。在所展示的实施例中，材料42形成为超过掩模34的高度的厚度，但在其它实施例中，材料42可形成为并非超过掩模34的高度的厚度。
[0042]此申请案中的图式的论述可将材料42称为含铜材料，将材料32称为含铜晶种材料且将材料30称为铜势垒材料。然而，本发明还包含其中可利用除了含铜材料及铜势垒材料之外的其它导电材料或可利用其它导电材料替代含铜材料及铜势垒材料的实施例。在其中用非铜材料替换含铜材料32及42的实施例中，可省略铜势垒材料。
[0043]参考图13，使材料42经受化学机械抛光(CMP)以形成跨材料42延伸的经平坦化上表面43，且移除掩模34 (图12)。并且，从衬底12的区域38 (曾由掩模34覆盖)移除铜势垒材料30及晶种材料32 (图12)。
[0044]导电材料30及42并入到电互连的第二部分44中，其中电互连的此第二部分在开口 26内延伸。电互连的第一部分22及第二部分44彼此电耦合且一起形成穿透衬底互连100。
[0045]电互连的第二部分44包含在衬底的第二侧11上方且具有侧壁47的基座46。
[0046]在一些实施例中，可将第二部分44视为包括对应于材料42的芯且包括对应于围绕芯的材料30的护套。因此，材料42可称为互连的第二部分44的芯材料，且材料30可称为互连的第二部分的护套材料。在一些实施例中，芯42可为含铜芯，且护套30可为铜势垒护套。
[0047]参考图14，跨衬底12的第一区域38且沿基座46的侧壁47形成电绝缘结构48。结构48包括电绝缘材料50。此电绝缘材料可包括任何适当组合物或组合物的组合；且在一些实施例中可包括聚酰亚胺，基本上由聚酰亚胺组成或由聚酰亚胺组成。
[0048]图14展示形成于导电芯材料42上方的接合材料52。在一些实施例中，此接合材料可包括焊料可湿性材料，且可适合于制造到构造10外部的电路(未展示)的接合。尽管接合材料被展示为直接提供在芯材料42上方，但在一些实施例中，在接合材料与芯材料之间可存在一个或一个以上其它层。此类其它层可包括(例如)镍、金或适合于将焊料可湿性材料黏附到芯材料的任何其它材料；且在一些实施例中可包含在此项技术中称为凸块下材料的材料。
[0049]图8的制造阶段展示延伸到芯20的开口 26。在其它实施例中，开口 26可延伸到护套18而非完全穿过护套到达芯20。图15及16说明此类其它实施例的实例。
[0050]参考图15，此图展示在与图8的处理阶段类似的处理阶段的构造IOa ;但其中开口26延伸到导电互连的第一部分22的导电护套18，而非延伸到导电互连的此第一部分的芯20。
[0051]图16展示在与图14的处理阶段类似的处理阶段(具体来说，在与上文参考图10到14所描述的处理类似的处理之后)的构造10a，且展示穿透衬底互连100的第二部分44，第二部分44具有结合到穿透衬底互连的第一部分22的导电护套18的导电护套30。
[0052]图1到16的实施例在单个开口内形成电互连的第二部分。在其它实施例中，可在多个开口内形成电互连的第二部分。参考图17到22描述用于在多个开口内形成电互连的第二部分的实例实施例方法。
[0053]参考图17，展示在与图5的处理阶段类似的处理阶段的构造10b。构造IOb (如同图5的构造)10包括跨衬底12的第二侧11形成的经图案化屏蔽材料24。然而，不同于图5的构造，图17的构造IOb具有经图案化穿过屏蔽材料24的三个开口 60到62。全部开口60到62均直接处在电互连的第一部分22上方。图17的实施例为其中存在经图案化穿过屏蔽材料的多个开口的实例实施例。在其它实例实施例中，多个开口可对应于与所说明的三个开口不同的开口数目。在下文参考图27到32论述的一些实施例中，并非全部开口均为直接处在电互连的第一部分上方。而是，一些开口可处在需要锚销的位置中。
[0054]参考图18，使构造IOb经受类似于上文参考图6描述的处理，以使开口 60到62延伸穿过衬底12且延伸到电绝缘材料16。
[0055]参考图19，展示在与图8的处理阶段类似的处理阶段的构造10b。具体来说，展示在跨衬底的侧11且在开口 60到62内形成电绝缘材料28之后，且在蚀刻以使开口 60到62延伸穿过材料16及18且延伸到互连第一部分的芯20之后的构造。
[0056]图20展示图19的构造的俯视图，且展示相对于互连的第一部分22的开口 60到62。以虚线展示第一部分22以指示第一部分22在其它材料之下。除开口 60到62以外，在图19的俯视图中还可见额外开口 63到66。开口 60到66全部直接处在互连的第一部分22上方；且因此可将全部此类开口视为延伸到互连的第一部分的第二开口。尽管所展示的实施例具有七个开口形成于互连的第一部分22上方，但在其它实施例中，可存在少于7个开口形成于互连的第一部分上方或多于七个开口形成于此第一部分上方。
[0057]如上文参考图7所论述，可需要在使得绝缘材料在衬底12的外表面上方比在延伸到此衬底中的开口的底部处厚的条件下形成绝缘材料28。此类条件可利用具有适当高纵横比的开口以使得材料28在开口的底部处的沉积慢于材料28跨衬底12的外表面的沉积。关于利用具有适当高纵横比的单个开口以实现材料28的所要沉积特性的潜在困难为最终形成在此开口内的导电互连的部分可能过于狭窄以致无法实现所要电导特性。在图19及20的实施例中利用多个开口可实现在个别开口内实现适当高纵横比，以使待形成于开口的底部上方的绝缘材料28能够薄于形成于衬底12的外表面上方的绝缘材料，且又可使足够导电材料能够形成于经组合的多个开口内，以使得所得互连具有所要电导特性。
[0058]在图19及20的处理阶段形成的多个开口可具有彼此大致相同的尺寸(如所展示)。在其它实施例中，一个或一个以上开口可具有实质上不同于一个或一个以上其它开口的尺寸。
[0059]参考图21，展示在与图14的处理阶段类似的处理阶段的构造10b。构造包括穿透衬底互连100，穿透衬底互连100具有包括芯20及护套18的第一部分22且具有包括芯42及护套30的第二部分44。第二部分44包括分别在开口 60到62内的多个导电指状部70到72。全部导电指状部70到72延伸到穿透衬底互连的第一部分22的芯20。
[0060]在一些实施例中，芯20及芯42均可包括彼此相同的含金属组合物；且均可(例如)由铜组成。在此类实施例中，可将芯20及芯42视为包括第一组合物的含金属芯；且可将护套30视为包括不同于第一组合物的第二组合物(例如，护套30可包括铜势垒材料)且直接处在含金属芯20与含金属芯40之间。
[0061]图21的制造阶段展示延伸到芯20的导电指状部70到72。在其它实施例中，导电指状部70到72可延伸到护套18而非完全穿过此护套到芯20 (类似于上文参考图15及16论述的构造)。图22说明构造10c，其展示其中穿透衬底互连100的第二部分的导电指状部70到72延伸到穿透衬底互连的第一部分的护套18的实例实施例。在一些实施例中，护套18与护套30可包括彼此相同的组合物，且因此可合并以在导电芯42与导电芯20之间形成单个层。在其它实施例中，护套18与护套30可包括彼此不同的组合物。
[0062]图23到25说明一种用于图案化穿透衬底互连的第二部分的方法，所述方法可经利用而替代图10到图14的上述图案化。
[0063]参考图23，展示在图8的处理阶段之后的处理阶段的构造10d。所述构造展示为包括上文参考图11论述的第一区域38及第二区域40。电绝缘结构80经图案化以处在构造IOd的衬底12的第一区域38上方且不在第二区域40上方。
[0064]电绝缘结构包括电绝缘材料82 (其可包括任何适当组合物或组合物的组合);且在一些实施例中可包括聚酰亚胺，基本上由聚酰亚胺组成或由聚酰亚胺组成。可使用任何适当处理将电绝缘材料图案化成结构80的配置。例如，可在材料82的宽阔区域上方形成经光刻图案化的光致抗蚀剂掩模(未展示)，可使用一个或一个以上适当蚀刻将图案从掩模转印到材料82的宽阔区域中，且接着可移除掩模以留下材料82的所说明的经图案化结构80。
[0065]于绝缘结构80上方且跨未由结构80所覆盖的区域40形成铜势垒材料30及铜晶种材料32。
[0066]参考图24，跨材料30形成含铜材料42。含铜材料可从晶种材料32 (图23)以电解方式生长。晶种材料与以电解方式生长的铜合并，且因此并未展示在图24的处理阶段。
[0067]参考图25，利用CMP及/或其它适当处理以从绝缘材料82上方移除含铜材料42及铜势垒材料30，而留下衬底的第二区域40上方的含铜材料42。在随后的处理(未展示)中，可在含铜材料42上方提供类似于图14的材料52的焊料润湿材料。
[0068]图25的构造具有穿透衬底互连100的第二部分44 (其延伸穿过此互连的第一部分22的护套18)。在其它实施例中，可利用与图23到25的处理相似的处理以形成与图16的构造(其中电互连的第二部分44并未延伸穿过此电互连的第一部分22的护套18)类似的构造。
[0069]在制造与上文参考图21及22描述的互连(即，包括多个导电指状部的互连)类似的互连期间，可利用与图23到25的处理相似的处理。图26展示使用与图23到25的处理相似的处理形成且包括具有多个导电指状部70到72的穿透衬底互连100的构造IOe0
[0070]尽管本文中描述的穿透衬底互连的部分44为称为“第二部分”且部分22为称为“第一部分”，但在一些实施例中，可以相反于本文中提供的多种图式中所展示的顺序形成相应部分。因此，在一些实施例中，多指状部部分可在穿透衬底互连的另一部分之前形成。
[0071]尽管实施例描述包括第一部分及第二部分的单个互连的形成，但也可将实施例视为形成在经定位而部分地穿过衬底的接口处彼此耦合的双互连。
[0072]此申请案的图式展示个别穿透衬底互连的形成，但应理解，此类互连表示可同时制造在半导体衬底内的大量互连。因此，应了解，图式中所展示的个别互连中的每一者可表示同时制造于衬底内的大量多个互连。此多个互连可具有跨衬底的任何适当布置，且例如可具有与第6，943，106号美国专利(其将科比(Kirby)列为
【发明者】且将Micron技术公司列为受让人)中所描述的布置类似的布置。
[0073]图1到26的实施例形成穿透衬底电互连。在其它实施例中，锚销可在穿透衬底互连的制造期间与穿透衬底互连并排形成。参考图27到31描述用于形成锚销的实例实施例方法。
[0074]参考图27，展示在与图17的处理阶段类似的处理阶段的构造IOf。构造IOf (如同图17的构造10)包括跨衬底12的第二侧11形成的经图案化屏蔽材料24。然而，不同于图17的构造，图27的构造IOf在三个开口 60到62的相对侧上具有经图案化穿过屏蔽材料24的一对开口 110及112。开口 110及112为从电互连的第一部分22横向偏移且因此并非直接处在电互连的此第一部分上方。图27的实施例为在并非直接处于电互连的第一部分上方的位置中存在经图案化穿过屏蔽材料的至少一个开口的实例实施例。在其它实施例中，并非直接处在此第一部分上方的开口的数目可对应于不同于所说明开口对的开口数目。
[0075]参考图28，使构造IOf经受与上文参考图18描述的处理类似的处理，且此处理使开口 110及112延伸到衬底12中。
[0076]参考图29，展示在与图19的处理阶段类似的处理阶段的构造IOf。具体来说，展示在跨衬底的侧11且在开口 60到62、110及112内形成电绝缘材料28后，且在蚀刻以使开口 60到62延伸穿过材料16及18且延伸到互连的第一部分的芯20之后的构造。如所展示,此蚀刻还可使开口 110及112凹入衬底12到此类开口内的绝缘材料11的底表面下方的深度。
[0077]图30展示图29的构造的俯视图，且展示相对于互连的第一部分22的开口 60到62、110及112。以虚线展示第一部分22以指示第一部分22在其它材料之下。除开口 60到62、110及112以外，在图29的俯视图中还可见额外开口 63到66。全部开口 60到66均直接处在互连的第一部分22上方，而开口 110及112并非直接处在互连的此第一部分上方。
[0078]在图29及图30的处理阶段形成的多个开口可具有任何适当尺寸。
[0079]参考图31，展示在与图21的处理阶段类似的处理阶段的构造IOf。所述构造包括穿透衬底互连100，穿透衬底互连100具有包括芯20及护套18的第一部分22且具有包括芯42及护套30的第二部分44。第二部分44包括分别在开口 60到62内的多个导电指状部70到72。全部导电指状部70到72皆延伸到穿透衬底互连的第一部分22的芯20。构造还包括延伸到开口 110及112中以形成延伸到衬底12中的锚销114及116的导电材料42。此类锚销可有助于将材料42的衬垫保留到衬底。可选择锚销的数目及间距以实现材料42的衬垫到衬底的所要保留，同时避免衬底的非所要弱化。
[0080]可结合本文中描述的任何实施例利用与图31的锚销类似的锚销。
[0081]尽管图31的实施例展示相对于电互连的第一部分22略微对称地定向的材料42的衬垫(且具体来说展示沿图31的横截面朝向互连的第一部分的右侧及左侧两者延伸约相同距离的衬垫材料42)，但在其它实施例中，衬垫材料可相对于电互连的此第一部分不对称地定向。图32展示其中材料42的衬垫经提供而相对于电互连的第一部分22横向偏移的构造10g。在所展示的实施例中，材料42形成延伸到开口 112中的锚销116。在一些实施例中，使材料42的衬垫相对于电互连的第一部分22横向偏移可存在一些优点，因为此可实现在热膨胀期间产生的多种力的重新导向。
[0082]多种实施例在图式中的特定定向仅为出于说明性目的，且在一些应用中可相对于所展示定向而旋转实施例。本文中提供的描述及所附权利要求书适合具有多种特征之间的经描述关系的任何结构，而与所述结构是否在图式的特定定向中或相对于此定向旋转无关。
[0083]所附说明的横截面图仅展示在横截面的平面内的特征，且为了简化图式而并未展示在横截面的平面之后的材料。
[0084]当一结构在上文称为在另一结构“上”或“抵着”另一结构时，所述结构可直接处在另一结构上或还可存在介入结构。相比之下，当一结构称为“直接在另一结构上”或“直接抵着”另一结构时，不存在介入结构。当一结构称为“连接”或“耦合”到另一结构时，所述结构可直接连接或耦合到另一结构或可存在介入结构。相比之下，当一结构为称为“直接连接”或“直接耦合”到另一结构时，不存在介入结构。
[0085]一些实施例包含形成穿过半导体衬底的互连的方法。可形成从半导体衬底的一侧延伸且部分穿过衬底的第一开口。可在第一开口内形成导电互连的第一部分。可形成从衬底的第二侧延伸到导电互连的第一部分的至少一个第二开口。可在至少一个第二开口内形成导电互连的第二部分。
[0086]一些实施例包含形成穿过半导体衬底的互连的方法。可形成从半导体衬底的一侧延伸且部分地穿过衬底的第一开口。可在第一开口内形成导电互连的第一部分。可形成从衬底的第二侧延伸且直接处在导电互连的第一部分上方的至少一个第二开口。可沿衬底的第二侧且在至少一个第二开口内形成电绝缘材料。可移除沿至少一个第二开口的底部的电绝缘材料，而留下沿衬底的第二侧及沿至少一个第二开口的侧壁的电绝缘材料。在移除沿至少一个第二开口的底部的电绝缘材料后，透过所述至少一个第二开口暴露互连的第一部分的区域。接着，可在至少一个第二开口内形成导电互连的第二部分。
[0087]一些实施例包含具有穿透衬底互连的导电第一部分的半导体构造，其中所述第一部分从半导体衬底的第一侧延伸且部分地穿过衬底。所述半导体构造还可具有穿透衬底互连的导电第二部分，其中第二部分从衬底的与第一侧呈相对关系的第二侧延伸且包括全部延伸到导电第一部分的多个单独导电指状部。
[0088]一些实施例包含含有穿透衬底互连的第一导电部分的半导体构造，其中所述第一部分从半导体衬底的第一侧延伸且部分地穿过衬底且具有第一含金属芯。所述半导体构造还可含有穿透衬底互连的第二导电部分，其中所述第二部分从半导体衬底的与第一侧呈相对关系的第二侧延伸，其中所述第二部分具有围绕含金属芯的导电护套，且其中所述第二部分的导电护套在第一部分的导电芯与第二部分的导电芯之间。
【权利要求】
1.一种形成穿过半导体衬底的互连的方法，其包括: 形成从所述衬底的第一侧延伸且部分地穿过所述衬底的第一开口； 在所述第一开口内形成所述导电互连的第一部分； 形成从所述衬底的第二侧延伸且延伸到所述导电互连的所述第一部分的至少一个第二开口 ；及 在所述至少一个第二开口内形成所述导电互连的第二部分。
2.根据权利要求1所述的方法，其进一步包括在所述导电互连的所述第二部分的所述形成期间形成延伸到所述衬底中的至少一个锚销。
3.根据权利要求1所述的方法，其中所述导电互连的所述第一部分包括铜芯，且其中所述至少一个第二开口暴露所述铜芯。
4.根据权利要求3所述的方法，其中仅存在一个第二开口，其延伸到所述导电互连的所述第一部分。
5.根据权利要求3所述的方法，其中存在多个第二开口，其延伸到所述导电互连的所述第一部分。
6.根据权利要求1所述的方法，其中所述导电互连的所述第一部分包括围绕铜芯的导电护套，且其中所述至少一个第二开口暴露所述导电护套而不暴露所述铜芯。
7.根据权利要求6所述的方法，其中所述经暴露的导电护套为铜势垒材料。
8.一种形成穿过半导体衬底的互连的方法，其包括: 形成从所述衬底的第一侧延伸且部分地穿过所述衬底的第一开口； 在所述第一开口内形成导电互连的第一部分； 形成从所述衬底的第二侧延伸且直接处在所述导电互连的所述第一部分上方的至少一个第二开口； 沿所述衬底的所述第二侧且在所述至少一个第二开口内形成电绝缘材料； 移除沿所述至少一个第二开口的底部的所述电绝缘材料，而留下沿所述衬底的所述第二侧及沿所述至少一个第二开口的侧壁的所述电绝缘材料；在移除沿所述至少一个第二开口的所述底部的所述电绝缘材料之后，所述互连的所述第一部分的区域即透过所述至少一个第二开口暴露；及 在所述至少一个第二开口内形成所述导电互连的第二部分。
9.根据权利要求8所述的方法，其中仅存在一个第二开口，其从所述衬底的所述第二侧延伸到所述导电互连的所述第一部分。
10.根据权利要求8所述的方法，其中存在多个第二开口，其从所述衬底的所述第二侧延伸到所述导电互连的所述第一部分。
11.根据权利要求8所述的方法，其中将所述电绝缘材料形成为沿所述衬底的所述第二侧比沿所述至少一个第二开口的所述底部厚。
12.根据权利要求8所述的方法，其中所述形成所述导电互连的所述第二部分包括在所述至少一个第二开口内以电解方式生长铜。
13.根据权利要求8所述的方法，其中所述形成所述导电互连的所述第二部分包括: 跨所述衬底的所述第二侧且在所述至少一个第二开口内形成铜势垒材料； 在所述铜势垒材料上方形成铜晶种材料；形成覆盖所述衬底的所述第二侧的第一区域的经图案化掩模，而使所述衬底的所述第二侧的第二区域保持未经覆盖；所述至少一个第二开口在所述未经覆盖的第二区域内； 在所述未经覆盖的第二区域内从所述晶种材料以电解方式生长铜；及 在以电解方式生长所述铜之后，从所述第一区域上方移除所述经图案化掩模、所述晶种材料及所述铜势垒材料。
14.根据权利要求13所述的方法，其中在从所述第一区域上方移除所述经图案化掩模、所述晶种材料及所述铜势垒材料之后，所述铜保留作为所述第二区域上方的基座；且所述方法进一步包括跨所述第一区域且沿所述基座的侧壁形成电绝缘结构。
15.根据权利要求13所述的方法，其进一步包括在所述导电互连的所述第二部分的所述形成期间形成延伸到所述衬底中的至少一个锚销，且其中所述至少一个锚销包括所述以电解方式生长的铜。
16.根据权利要求8所述的方法，其中所述形成所述导电互连的所述第二部分包括: 形成电绝缘结构以覆盖所述衬底的所述第二侧的第一区域，而使所述衬底的所述第二侧的第二区域保持未经覆盖；所述至少一个第二开口在所述未经覆盖的第二区域内； 跨所述电绝缘结构且在所述至少一个第二开口内形成铜势垒材料； 在所述铜势垒材料上方形成铜；及 从所述电绝缘结构上方移除所述铜及所述势垒材料，而留下所述第二区域上方的所述铜及所述势垒材料。
17.根据权利要求16所述的方法，其中所述电绝缘结构包括聚酰亚胺。
18.根据权利要求16所述的方法，其中所述从所述电绝缘结构上方移除所述铜及所述势垒材料包括化学机械抛光。
19.一种半导体构造，其包括: 穿透衬底互连的导电第一部分；所述第一部分从半导体衬底的第一侧延伸且部分地穿过所述衬底 '及 所述穿透衬底互连的导电第二部分，所述第二部分从所述衬底的与所述第一侧呈相对关系的第二侧延伸且包括全部延伸到所述导电第一部分的多个单独导电指状部。
20.根据权利要求19所述的半导体构造，其中所述导电第一部分具有含有第一组合物的含金属芯；其中所述单独导体指状部皆具有所述第一组合物的含金属芯；且其中所述指状部的所述含金属芯通过具有不同于所述第一组合物的第二组合物的导电材料的介入区域而与所述第一部分的所述含金属芯隔开。
21.根据权利要求20所述的半导体构造，其进一步包括至少一个锚销，所述至少一个锚销从所述穿透衬底互连的所述第二部分横向偏移且包括与所述指状部的所述含金属芯共同的组合物。
22.根据权利要求20所述的半导体构造，其中所述第一组合物由铜组成。
23.根据权利要求22所述的半导体构造，其中所述第二组合物包括钴、钌、钽、氮化钽、氮化鹤及氮化钛中的一者或一者以上。
24.—种半导体构造，其包括: 穿透衬底互连的第一导电部分；所述第一部分从半导体衬底的第一侧延伸且部分地穿过所述衬底且具有第一含 金属芯；及所述穿透衬底互连的第二导电部分，所述第二部分从所述半导体衬底的与所述第一侧呈相对关系的第二侧延伸；所述第二部分具有围绕含金属芯的导电护套；所述第二部分的所述导电护套在所述第一部分的所述导电芯与所述第二部分的所述导电芯之间。
25.根据权利要求24所述的半导体构造，其进一步包括至少一个锚销，所述至少一个锚销从所述穿透衬底互连的所述第二部分横向偏移且包括与所述穿透衬底互连的所述第二部分的所述含金属芯共同的组合物。
26.根据权利要求24所述的半导体构造，其中所述第一部分的所述含金属芯由铜组成；其中所述第二部分的所述含金属芯由铜组成；且其中所述导电护套为铜势垒材料。
27.根据权利要求24所述的半导体构造，其中所述铜势垒材料包括钴、钌、钽、氮化钽、氮化鹤及氮化钛中的一者或 一者以上。
【文档编号】H01L21/768GK103582933SQ201280027691
【公开日】2014年2月12日 申请日期:2012年5月3日 优先权日:2011年6月6日
【发明者】艾伦·G·伍德, 菲利普·J·爱尔兰 申请人:美光科技公司