一种非易失性三维半导体存储器及其栅电极的制作方法
【专利摘要】本实用新型公开了一种非易失性三维半导体存储器及其栅电极；栅电极包括n个依次成阶梯状排列的栅电极单元，每个栅电极单元为柱状结构，由连通电极和包围在连通电极周围的绝缘侧壁构成；所述连通电极的上表面用于连接栅层，下表面用于连接字线。本实用新型适用于在字线等前道工艺完成后制备连接栅层的电极结构。此电极结构呈阶梯状连接不同堆叠层且相对应的栅层，对叠层中非相对应的栅层与栅电极之间通过绝缘层隔离。
【专利说明】一种非易失性三维半导体存储器及其栅电极
【技术领域】
[0001] 本实用新型属于微电子器件【技术领域】，更具体地，涉及一种非易失性三维半导体 存储器的栅电极。
【背景技术】
[0002] 为了满足高效及廉价的微电子产业的发展，半导体存储器需要具有更高的集成密 度。高密度对于半导体产品成本的降低至关重要。对于传统的二维及平面半导体存储器， 它们的集成密度主要取决于单个存储器件所占的单位面积，集成度非常依赖于掩膜工艺的 好坏。但是，即使不断用昂贵的工艺设备来提高掩膜工艺精度，集成密度的提升依旧是非常 有限的。尤其是随着摩尔定律的发展，在22nm工艺节点以下，平面半导体存储器面临各类 尺寸效应，散热等问题，亟需解决。
[0003] 作为克服这种二维极限的替代，三维半导体存储器被提出。三维半导体存储器， 需要具有可以获得更低制造成本的工艺，并且能够得到可靠的器件结构。在三维NAND(not and,非并）型存储器中，BiCS(BitCostScalable)被认为是一种可以减少每一位单位面 积的三维非易失性存储器技术。此项技术通过通孔和拴柱的设计来实现，并且在2007年的 VLSI技术摘要年会中发表。在非易失性半导体存储器中采用BiCS技术后，不仅使得此存储 器具有三维结构，并且使得数据存储位的减少与层架的堆叠层数成正比。但是由于此特殊 的器件结构，现在此结构中仍有许多问题需要解决。
[0004] 其中存在的问题主要体现在如何将存储单元同驱动电路相兼容。在BiCS的存储 器中，尽管存储单元阵列被设计为三维结构，但是外围电路的设计仍然保持传统的二维结 构设计。因此在此三维NAND存储器中，需连通至字线的栅层通过设计刻蚀成阶梯状台阶， 再制备连接栅层和字线的栅电极结构。而此结构中，字线以及外围电路必须最后完成且占 用面积较大，形成的结构在同位线和其他外围电路连接上存在一定问题。
[0005] 为了解决上述问题，一系列专利针对此三维NAND结构进行改进，其中包括垂直栅 结构的提出（VG-NAND)，在此专利中，不同于在BiCS中是沉积垂直平面方向的沟道材料，栅 极材料为垂直平面方向，从而此栅电极可以直接从二维平面引出，与外围电路进行互联，且 避免了需要制备连通的问题。但是此结构中在进行读写过程中存储单元的串扰问题相对严 重。 实用新型内容
[0006] 针对现有技术的缺陷，本实用新型的目的在于提供一种非易失性三维半导体存储 器的栅电极，旨在解决现有技术中的存储单元的存在串扰的问题。
[0007] 本实用新型提供了一种非易失性三维半导体存储器的栅电极，包括n个依次成阶 梯状排列的第一栅电极单元、第二栅电极单元……第n栅电极单元，每个栅电极单元为柱状 结构，由连通电极和包围在连通电极周围的绝缘侧壁构成；所述连通电极的上表面用于连 接栅层，所述连通电极的下表面用于连接字线。
[0008] 更进一步地，所述第一栅电极单元包括衬底，形成于所述衬底上的第一层绝缘层， n个通孔以及在具有n个通孔的第一层绝缘层上形成的第一层栅层；所述第二栅电极单元 包括：形成于所述第一层栅层上的第二层绝缘层，（n_l)个通孔，以及在具有（n-1)个通孔 的第二层绝缘层上形成的第二层栅层；所述第n栅电极单元包括：形成于所述第（n-1)层 栅层上的第n层绝缘层，一个通孔，以及在具有一个通孔的第n层绝缘层上形成的第n层栅 层。
[0009] 更进一步地，所述第一层绝缘层、第二层绝缘层……和第n层绝缘层的材料相同， 为二氧化硅、氮化硅或氮氧化硅。
[0010] 本实用新型还提供了一种非易失性三维半导体存储器，包括：位线电极、字线电 极、选通晶体管以及多个阵列分布的NAND存储串；每个NAND存储串至少包含两个存储单 元；每层存储单元共用同一栅层，并且通过栅电极与字线选通；所述栅电极包括依次成阶 梯状排列的第一栅电极单元、第二栅电极单元以及第n栅电极单元；所述第一栅电极单元 包括衬底，形成于所述衬底上的第一层绝缘层，n个通孔以及在具有n个通孔的第一层绝缘 层上形成的第一层栅层；所述第二栅电极单元包括：形成于所述第一层栅层上的第二层绝 缘层，（n-1)个通孔，以及在具有（n-1)个通孔的第二层绝缘层上形成的第二层栅层；所述 第n栅电极单元包括：形成于所述第（n-1)层栅层上的第n层绝缘层，一个通孔，以及在具 有一个通孔的第n层绝缘层上形成的第n层栅层。
[0011] 本实用新型采用此连通的栅电极结构；主体上与BiCS结构的三维存储结构对应， 因此可以较好的避免NAND存储串扰问题。其次由于栅电极阶梯排布方向可以有效的减少 三维NAND的整体面积，从而提高存储密度。同时，此新型的栅电极结构可以在衬底上预先 制备好二维的外围电路结构，从而可以有效避免后期的外围电路制备对存储单元的影响， 大大减少了工艺流程中引入的损害，提高了存储器的成品率。
【专利附图】
【附图说明】
[0012] 图1是本实用新型提供的非易失性三维半导体存储器的结构示意图；
[0013] 图2(a)是本实用新型提供的非易失性三维半导体存储器的结构剖面图；
[0014] 图2(b)是本实用新型提供的非易失性三维半导体存储器的结构俯视图；
[0015] 图3是本实用新型提供的非易失性三维半导体存储器的第一种制备方法步骤一 的不意图；
[0016] 图4(a)是本实用新型提供的非易失性三维半导体存储器的第一种制备方法的步 骤二中通孔结构示意图；
[0017] 图4(b)是本实用新型提供的非易失性三维半导体存储器的第一种制备方法的步 骤二中第一栅层结构示意图；
[0018] 图5(a)是本实用新型提供的非易失性三维半导体存储器的第一种制备方法的步 骤二中第二栅层结构示意图；
[0019] 图5(b)是本实用新型提供的非易失性三维半导体存储器的第一种制备方法的步 骤二中通孔结构示意图；
[0020] 图5(c)是本实用新型提供的非易失性三维半导体存储器的第一种制备方法的步 骤二中侧壁绝缘结构示意图；
[0021] 图6是本实用新型提供的非易失性三维半导体存储器的第一种制备方法的步骤 四中多层栅结构完成步骤示意图；
[0022] 图7是本实用新型提供的非易失性三维半导体存储器的第一种制备方法的步骤 四中多层栅结构完成步骤示意图；
[0023] 图8是本实用新型提供的非易失性三维半导体存储器的第一种制备方法的步骤 四中多层栅结构完成步骤示意图；
[0024] 图9是本实用新型提供的非易失性三维半导体存储器的第二种制备方法的工艺 结构示意图；
[0025] 图10是本实用新型提供的非易失性三维半导体存储器的第二种制备方法的步骤 一中的字线结构示意图；
[0026] 图11 (a)是本实用新型提供的非易失性三维半导体存储器的第二种制备方法的 步骤二中绝缘层通孔结构示意图；
[0027] 图11 (b)是本实用新型提供的非易失性三维半导体存储器的第二种制备方法的 步骤二中绝缘层通孔填充结构示意图；
[0028] 图12(a)是本实用新型提供的非易失性三维半导体存储器的第二种制备方法的 步骤三中第二栅层结构示意图；
[0029] 图12(b)是本实用新型提供的非易失性三维半导体存储器的第二种制备方法的 步骤三中通孔结构示意图；
[0030] 图12(C)是本实用新型提供的非易失性三维半导体存储器的第二种制备方法的 步骤三中通孔填充结构示意图；
[0031] 图13是本实用新型提供的非易失性三维半导体存储器的第二种制备方法的第三 层通孔电极结构的示意图；
[0032] 图14是本实用新型提供的非易失性三维半导体存储器的第二种制备方法的第四 层通孔电极结构的示意图；
[0033] 图15是本实用新型提供的非易失性三维半导体存储器的第三种制备方法的结构 示意图；
[0034] 图16是本实用新型提供的非易失性三维半导体存储器的第三种制备方法的步骤 一的字线结构示意图；
[0035] 图17是本实用新型提供的非易失性三维半导体存储器的第三种制备方法的步骤 三种的结构示意图；
[0036] 图18是本实用新型提供的非易失性三维半导体存储器的第三种制备方法的步骤 四的过程结构示意图；
[0037] 图19是本实用新型提供的非易失性三维半导体存储器的第三种制备方法的步骤 四完成结构示意图；
[0038] 图中，WL0、WL1、WL2、WL3、WL4 为字线；
[0039] 其中，100为衬底；125&、124&、123 &、122&、121&依次为提供第一种中制备方法 中第一至第五层栅层；12513、12413、12313、12213、12113依次为第一种制备方法中第一至第五 层绝缘层；4a为和4b分别为第一种制备方法中的栅电极柱和绝缘侧壁结构；135a、134a、 133a、132a、131a依次为提供第二种中制备方法中第一至第五层栅层；135b、134b、133b、 132b、131b依次为第二种制备方法中第一至第五层绝缘层；10、11 (b，c)、12(b，c)、13(b，c)、14(b，c)依次为提供的第二种制备方法中的栅电极结构；145a、144a、143a、142a、141a 依次为提供第三种中制备方法中第一至第五层栅层；14513、14413、14313、14213、14113依次为 第三种制备方法中第一至第五层绝缘层；20、21、22、23、24依次为提供的第三种制备方法 中栅电极；其中24b为第五个栅电极中包含的连接电极柱，24a为第五个栅电极包含的绝缘 侧壁结构。
【具体实施方式】
[0040] 为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施 例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释 本实用新型，并不用于限定本实用新型。
[0041] 本实用新型提出了一种可用于三维存储器中的新型栅电极结构，可以较好的实现 栅层和外围选通电路的互连和兼容，同时避免外围电路制备对于存储单元污染以及存储单 兀的串扰。
[0042] 本实用新型提供了一种应用于三维NADN存储器中新型的字线连接选通结构设计 和工艺制备。此连结选通结构可以将三维NAND存储器中的三维存储串同二维的外围的控 制电路相连接。在此连接过程中可以预先制备二维的外围控制电路，防止外围电路的制备 对于存储单元制备的工艺污染，同时可以简化互联结构设计。三维NAND存储器包括主体的 NAND存储串、外围控制电路（字线、位线等）以及各类连接选通结构。其中一种选通为字 线选通，此选通是通过水平方向的栅层来选通三维存储结构中每一存储串中的确定存储单 元。而上文提到的一种新型结构和制备方法的字线连通结构可以描述为一种栅电极结构， 可以将控制选通的栅层与二维的字线相连接。从而可以方便三维的存储单元与二维的外围 电路互联。此栅电极为圆柱状（或者方形柱状）的阶梯结构，从低至高沿y方向排列（如 图1中y方向），内藏于多层堆叠的栅层和绝缘层中。每一个栅电极具有上、下表面。其中 栅电极的上表面与相对应栅层连接，下表面与对应的字线连接。栅电极由可导通的连接电 极和包裹连接电极的绝缘侧壁结构组成。此绝缘侧壁从而可以使得栅电极与非对应的栅层 绝缘。根据本实用新型的一个实施例，阶梯状栅电极可以为圆柱形或者方形柱状结构。 [0043] 此新型栅电极的制备方法主要分为三种：（1)第一种为逐步向下刻蚀填充法。此 方法主要为在每一次沉积完绝缘层后即向下刻蚀，直至裸露出上次沉积好的栅电极表面。 并且每次向下刻蚀和填充孔洞的数目一次减少，且第一次向下刻蚀和填充孔洞数目与字线 数目（或者栅层数）对应为N。即第一次为N个，第二次为N-1个，依次类推直至最后连接 最后一层栅电极时刻蚀并填充一个孔洞，即可完成阶梯状的栅电极结构。且在每次填充过 程中需要先在侧壁填充绝材料再填充可以导通的栅电极材料。此方法适用于栅层为金属材 料，与绝缘层刻蚀各向异性差别较大的实施例中。（2)第二种为深孔刻蚀填充法。此方法主 要适用于栅层与绝缘层的刻蚀各项异性差别不大的实施例中，例如栅层为多晶硅材料。此 方法可以描述为每次在沉积完绝缘层后只需刻蚀和填充一个孔洞。每次刻蚀和填充的深 度不同。即第一个孔洞只需刻蚀一层绝缘层后填充导电的栅电极材料。而最后一个（第N 个，N为字线或者栅层数目）孔洞刻蚀需要刻蚀2N-1层的厚度。并且在每次深孔刻蚀完后 需要先在孔洞的侧壁填充绝缘层，再填充沉积导通的栅电极材料。（3)第三种方法为牺牲层 制备法。此方法适用于在主体结构中利用牺牲层来进行的制备。此方法可以描述为，在主 体结构中，栅层首先被牺牲层替代来进行与绝缘层的交替沉积。由于牺牲层与绝缘层之间 刻蚀特性类似，可以较为方便的进行深孔刻蚀。依据第二种方法，可以在牺牲层与绝缘层的 交替结构中制备出阶梯状的栅电极结构。并且在此结构中不需要进行绝缘层的沉积，即栅 电极侧表面无绝缘层。去掉牺牲层，将栅电极的侧表面进行热处理氧化形成绝缘层。最后 注入栅层材料。
[0044] 采用此连通的栅电极结构设计。主体上与BiCS结构的三维存储结构对应，因此 可以较好的避免NAND存储串扰问题。其次由于栅电极阶梯排布方向可以有效的减少三维 NAND的整体面积，从而提高存储密度。同时，此新型的栅电极结构可以在衬底上预先制备好 二维的外围电路结构，从而可以有效避免后期的外围电路制备对存储单元的影响，大大减 少了工艺流程中引入的损害，提高了存储器的成品率。
[0045] 为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施 例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本 实用新型，并不用于限定本实用新型。本实用新型提供了一种可应用于三维NAND的栅极电 极结构和工艺制备流程。此栅电极结构能够预先进行位线和字线的制备，方便存储单元和 外围电路的互连，并且可以有效减少存储单元外围面积和存储单元的串扰。
[0046] 本实用新型提供的第一种制备方法具体步骤如下所示：
[0047] 如图1，图2(a)，图2(b)所示，此栅电极为圆柱状（或者方形柱状）的阶梯结构， 从低至高沿y方向排列，内藏于多层堆叠的栅层和绝缘层中。每一个栅电极具有上下表面。 其中栅电极的上表面与相对应栅层连接，下表面与对应的字线连接。栅电极侧面沉积覆盖 有绝缘层为绝缘侧壁结构，从而可以与非对应的栅层绝缘。其主要的工艺步骤为逐步向下 刻蚀填充法。此方法主要为在每一次沉积完绝缘层后即向下刻蚀，直至裸露出上次沉积好 的栅电极表面。并且每次向下刻蚀和填充孔洞的数目依次减少，且第一次向下刻蚀和填充 孔洞数目与字线数目（或者栅层数）对应为N。即第一次向下刻蚀的孔洞为N个，第二次为 N-1个，依次类推直至最后连接最后一层栅电极时刻蚀一个孔洞，即可完成阶梯状的栅电极 结构。且在每次刻蚀完成后需要先在侧壁填充绝材料la_4a再填充可以导通的栅电极材料 0b-4b〇
[0048] 在此实施方式中栅电极的结构可以通过详细的工艺制备流程来进行描述；现结合 图3-图8详述其制备方法的步骤如下：
[0049] 第一步：如图3所示，在衬底100上形成位线BL和字线WLO、WL1、WL2、WL3、WL4。 字线图案可以通过RIE刻蚀形成平行于衬底的凹槽，沉积填充凹槽。通过CMP抛光表面。最 后形成条状的字线孔0、111、112、113、114。其中字线宽度为3〇11111-11〇11111。
[0050] 第二步：在已经制备好字线WL和位线BL的衬底上沉积形成第一层绝缘层125b。 与衬底100内所有字线的其中一端对准，采用湿法刻蚀或者干法刻蚀的方法向下刻蚀绝缘 层直至裸露出字线的上表面，如图4(a)所示，最终形成与字线数目相同的通孔结构200a、 201a、202a、203a、204a。沉积材料形成第一层栅电极柱结构 200b、201b、202b、203b、204b。 填充并在绝缘层上覆盖一定厚度，通过CMP平整填充材料的表面，形成第一层栅层125a，如 图4(b)所示。通孔结构200a、201a、202a、203a、204a的截面可以为方形或者圆柱形，若为 方形，其边长为20nm-100nm，若为圆柱形，其直径为20nm-100nm
[0051] 第三步：如图5(a)中所示，采用同样的方法第二次沉积与第一层绝缘层厚度相同 的第二层绝缘层124b。完成绝缘层沉积后，除第一个栅极电极上方不再刻蚀外，其余字线 上方需对准后从上往下进行刻蚀，直至裸露出第一层栅极电极的上表面，形成4个通孔结 构210a、211a、212a、213a，如图5(b)所示。在孔洞侧墙处沉积少量绝缘材料形成绝缘侧壁 21〇C、211c、212C、213c，。此绝缘侧壁在隔离电极与非对应的栅极控制层接触的同时保证不 会将第一层电极上表面完全覆盖，如图5(c)所示。沉积完侧壁的绝缘材料后，继续在通孔 中沉积填充被绝缘材料四周包裹的电极材料。填充满孔洞后继续沉积一段时间直至覆盖住 绝缘层124b，通过CMP手段平整覆盖的填充材料，形成第二层栅层124a，且与第一层栅层 125a的厚度一样。其中通孔结构210a、211a、212a、213a与通孔结构200a、201a、202a、203a、 204a保持一致。其中通孔中侧壁绝缘层的厚度为5nm-10nm。
[0052] 第四步：依照上述的第二层栅电极的制备方式依次完成剩余的栅电极的制 备，具体的制备过程如图6、图7、图8所示。最终形成阶梯状垂直衬底的栅极电极 0, 1 (b，c)，2 (b，c)，3 (b，c)，4 (b，c)。其中栅电极有两端，栅电极的第一端与字线WL接触对 齐，栅电极的第二端与相应的栅层接触。从而通过栅极电极来实现存储单元和外围选通电 路的连通。
[0053] 在上述的步骤一中，沉积的方法可以采用任何适合的沉积手段，譬如溅射、CVD、 MBE等。其沉积材料为导电性较强的材料例如掺杂多晶硅、钨、铜、铝、钽、钛、钴、氮化钛或者 它们的合金。
[0054] 在上述的步骤二中，沉积的方法可以采用溅射、CVD、MBE等。沉积形成第一层栅电 极柱的材料为导电性较强的材料例如掺杂多晶硅、钨、铜、铝、钽、钛、钴、氮化钛或者它们的 合金。
[0055] 在上述的步骤三中，沉积的方法可以采用溅射、CVD、MBE等。栅电极侧壁的绝缘材 料0a_4a为二氧化硅、氮化硅、氮氧化硅，或者其它。在上述的各步骤中，堆叠沉积的绝缘层 120b和栅层120a的厚度一致为6纳米至100纳米。
【权利要求】
1. 一种非易失性三维半导体存储器的栅电极，其特征在于，包括η个依次成阶梯状排 列的第一栅电极单元、第二栅电极单元……第η栅电极单元，每个栅电极单元为柱状结构， 由连通电极和包围在连通电极周围的绝缘侧壁构成；所述连通电极的上表面用于连接栅 层，所述连通电极的下表面用于连接字线。
2. 如权利要求1所述的栅电极，其特征在于，所述第一栅电极单元包括衬底，形成于所 述衬底上的第一层绝缘层，η个通孔以及在具有η个通孔的第一层绝缘层上形成的第一层 栅层； 所述第二栅电极单元包括：形成于所述第一层栅层上的第二层绝缘层，（η-1)个通孔， 以及在具有（η-1)个通孔的第二层绝缘层上形成的第二层栅层； 所述第η栅电极单元包括：形成于第（η-1)层栅层上的第η层绝缘层，一个通孔，以及 在具有一个通孔的第η层绝缘层上形成的第η层栅层。
3. 如权利要求2所述的栅电极，其特征在于，所述第一层绝缘层、第二层绝缘层……和 第η层绝缘层的材料相同，为二氧化硅、氮化硅或氮氧化硅。
4. 一种非易失性三维半导体存储器，其特征在于，包括：位线电极、字线电极、选通晶 体管以及多个阵列分布的NAND存储串；每个NAND存储串至少包含两个存储单元；每层存 储单元共用同一栅层，并且通过栅电极与字线选通； 所述栅电极包括依次成阶梯状排列的第一栅电极单元、第二栅电极单元以及第η栅电 极单元；所述第一栅电极单元包括衬底，形成于所述衬底上的第一层绝缘层，η个通孔以及 在具有η个通孔的第一层绝缘层上形成的第一层栅层；所述第二栅电极单元包括：形成于 所述第一层栅层上的第二层绝缘层，（η-1)个通孔，以及在具有（η-1)个通孔的第二层绝 缘层上形成的第二层栅层；所述第η栅电极单元包括：形成于所述第（η-1)层栅层上的第η 层绝缘层，一个通孔，以及在具有一个通孔的第η层绝缘层上形成的第η层栅层。
【文档编号】H01L27/115GK204130533SQ201420532307
【公开日】2015年1月28日 申请日期:2014年9月16日 优先权日:2014年9月16日
【发明者】缪向水, 杨哲, 童浩 申请人:华中科技大学