技术领域本发明涉及半导体技术领域，具体而言，涉及一种功率器件的制备方法和一种功率器件。
背景技术：
在相关半导体技术中，垂直双扩散场效应晶体管(VerticalDouble-DiffusedMetalOxideSemiconductor，简称VDMOS)是一种用途非常广泛的功率器件，该功率器件的漏极和源极之间是垂直设置的，使电流在功率器件内部垂直流通，增加了电流密度，从而改善了额定电流。垂直双扩散场效应晶体管最重要的性能参数就是工作损耗，而工作损耗可以分为导通损耗，截止损耗和开关损耗三部分。功率器件的开关损耗大小由寄生电容大小决定，寄生电容可以分为栅源电容、栅漏电容和源漏电容三部分。其中，栅漏电容对器件的开关损耗影响最大，而栅漏电容可以分为氧化层电容和耗尽层电容两部分，氧化层电容受栅氧厚度影响，耗尽层电容受工艺和器件结构影响。栅漏电容直接影响到器件的输入电容和开关时间，输入电容增大，从而使器件开关时间延长，进而增大开关损耗。因此，如何设计功率器件的制作方法和结构以降低功率器件的栅漏电容成为亟待解决的技术问题。
技术实现要素：
本发明正是基于上述技术问题，提出了一种新的功率器件的制作方法和一种功率器件，通过减小非沟槽区的氧化层厚度，有效增大了栅漏电容间距，同时减小了栅漏电容和导通损耗。有鉴于此，本发明的一方面提出了一种新的功率器件的制备方法，包括：在依次形成外延层、氧化层的基片上对所述氧化层进行图形化处理以暴露出所述氧化层的指定区域下方的所述外延层；在经过氧化层的图形化处理的所述基片上形成栅氧层；在形成所述栅氧层的所述基片上形成多个硅栅结构、漏极、源极和介质层，所述多个硅栅结构中的相邻硅栅结构之间的区域为主沟槽；在形成介质层的所述基片上依次对所述介质层和所述栅氧化层进行图形化处理，以暴露出所述主沟槽下方的所述外延层；形成金属连接从而完成所述功率器件的制备。在该技术方案中，通过在依次形成外延层、氧化层的基片上对氧化层进行图形化处理以暴露出氧化层的指定区域下方的外延层，有效增大了栅漏电容间距，同时减小了栅漏电容和导通损耗。具体地，仅通过减小非沟槽区的氧化层厚度，即可实现降低栅漏电容和导通损耗的作用，简化了工艺加工步骤，同时保证了功率器件的工艺兼容度，提供了批量生产的可能性。在上述技术方案，优选地，在依次形成外延层、氧化层的基片上对所述氧化层进行图形化处理前，包括以下具体步骤：在所述基片上形成所述外延层；在所述外延层上形成所述氧化硅层。在上述技术方案中，优选地，在形成栅氧层的所述基片上形成多个硅栅结构、漏极、源极和介质层，包括以下具体步骤：在所述氧化硅层上形成所述多晶硅层；对所述多晶硅进行图形化处理，以形成所述多个硅栅结构；对所述主沟槽所在区域下方的所述基片进行离子注入，以形成所述漏极；在形成所述漏极的所述基片上进行图形化的离子注入，以形成所述源极。在上述技术方案中，优选地，在形成介质层的所述基片上形成介质层，包括以下具体步骤：在形成所述辅助沟槽的所述基片上采用化学淀积工艺形成所述隔离层，其中，所述化学气相淀积工艺包括热氧化工艺、常压化学气相淀积工艺和/或低压化学气相淀积工艺。在上述技术方案中，优选地，离子注入的元素包括氢、氦、硼、铍、砷、磷和铝中的一种或多种的任意组合。在上述技术方案中，优选地，在离子注入后对所述基片进行退火处理。在上述技术方案中，优选地，所述图形化处理的工艺为干法刻蚀工艺和/或湿法刻蚀工艺。在上述技术方案中，优选地，所述硅栅结构的厚度处于0.3微米至3微米之间。在上述技术方案中，优选地，所述氧化层的厚度处于0.1微米至1微米之间。根据本发明的另一方面，还提出了一种功率器件，所述功率器件采用如上述技术方案中任一项所述的功率器件的制备方法制备而成。根据本实用新型的实施例的功率器件，具有本实用新型第一方面任一实施例提供的功率器件的制备方法，因此该功率器件具有上述任一实施例提供的功率器件的制备方法的全部有益效果，在此不再赘述。通过该技术方案，通过在依次形成外延层、氧化层的基片上对氧化层进行图形化处理以暴露出氧化层的指定区域下方的外延层，有效增大了栅漏电容间距，同时减小了栅漏电容和导通损耗。附图说明图1示出了根据本发明的实施例的功率器件的制备方法的示意流程图；图2至图10示出了根据本发明的实施例的功率器件的制备方法的剖面示意图。具体实施方式为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。图1示出了根据本发明的实施例的功率器件的制备方法的示意流程图。如图1所示，根据本发明的实施例的功率器件的制备方法，包括：步骤102，在依次形成外延层、氧化层的基片上对所述氧化层进行图形化处理以暴露出所述氧化层的指定区域下方的所述外延层；步骤104，在经过氧化层的图形化处理的所述基片上形成栅氧层；步骤106，在形成所述栅氧层的所述基片上形成多个硅栅结构、漏极、源极和介质层，所述多个硅栅结构中的相邻硅栅结构之间的区域为主沟槽；步骤108，在形成介质层的所述基片上依次对所述介质层和所述栅氧化层进行图形化处理，以暴露出所述主沟槽下方的所述外延层；步骤110，形成金属连接从而完成所述功率器件的制备。在该技术方案中，通过在依次形成外延层、氧化层的基片上对氧化层进行图形化处理以暴露出氧化层的指定区域下方的外延层，有效增大了栅漏电容间距，同时减小了栅漏电容和导通损耗。具体地，仅通过减小非沟槽区的氧化层厚度，即可实现降低栅漏电容和导通损耗的作用，简化了工艺加工步骤，同时保证了功率器件的工艺兼容度，提供了批量生产的可能性。在上述技术方案，优选地，在依次形成外延层、氧化层的基片上对所述氧化层进行图形化处理前，包括以下具体步骤：在所述基片上形成所述外延层；在所述外延层上形成所述氧化硅层。在上述技术方案中，优选地，在形成栅氧层的所述基片上形成多个硅栅结构、漏极、源极和介质层，包括以下具体步骤：在所述氧化硅层上形成所述多晶硅层；对所述多晶硅进行图形化处理，以形成所述多个硅栅结构；对所述主沟槽所在区域下方的所述基片进行离子注入，以形成所述漏极；在形成所述漏极的所述基片上进行图形化的离子注入，以形成所述源极。在上述技术方案中，优选地，在形成介质层的所述基片上形成介质层，包括以下具体步骤：在形成所述辅助沟槽的所述基片上采用化学淀积工艺形成所述隔离层，其中，所述化学气相淀积工艺包括热氧化工艺、常压化学气相淀积工艺和/或低压化学气相淀积工艺。在上述技术方案中，优选地，离子注入的元素包括氢、氦、硼、铍、砷、磷和铝中的一种或多种的任意组合。在上述技术方案中，优选地，在离子注入后对所述基片进行退火处理。在上述技术方案中，优选地，所述图形化处理的工艺为干法刻蚀工艺和/或湿法刻蚀工艺。在上述技术方案中，优选地，所述硅栅结构的厚度处于0.3微米至3微米之间。在上述技术方案中，优选地，所述氧化层的厚度处于0.1微米至1微米之间。下面结合图2至图10对根据本发明的功率器件的制备方法进行具体说明。如图2所示，在基片1上形成外延层2。如图3所示，在外延层2上形成氧化层3并对氧化层3进行图形化处理。如图4所示，形成热氧化层。如图5所示，在热氧化层上方形成多晶硅层4。如图6所示，使用光刻胶为掩膜，刻蚀多晶硅4，形成P型漏区的注入窗口。如图7所示，进行P型离子注入。如图8所示，使用光刻胶5作为掩膜，继续进行N型例子注入。如图9所示，去除光刻胶5，在基片1上形成介质层6。如图10所示，对介质层6进行图形化处理形成接触孔，制备金属层7。以上结合附图详细说明了本发明的技术方案，考虑到如何设计功率器件的制作方法和结构以降低功率器件的栅漏电容的技术问题。因此，本发明提出了一种新的功率器件的制作方法和一种功率器件，通过在依次形成外延层、氧化层的基片上对氧化层进行图形化处理以暴露出氧化层的指定区域下方的外延层，有效增大了栅漏电容间距，同时减小了栅漏电容和导通损耗。以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。