VDMOS器件的制作方法与流程

本发明涉及半导体技术，尤其涉及一种VDMOS器件的制作方法。

背景技术：

VDMOS(Vertical Double Diffused Metal Oxide Semiconductor，垂直双扩散金属氧化物半导体)器件兼有双极晶体管和普通MOS(Metal Oxide Semiconductor，金属氧化物半导体)器件的优点，无论是开关应用还是线形应用，VDMOS器件都是理想的功率器件。目前VDMOS器件的应用领域非常广泛，例如电机调速、逆变器、不间断电源、电子开关、高保真音响、汽车电器和电子镇流器等。

现有技术中，VDMOS器件的制造过程为：首先，在重掺杂N+衬底上生长一层N型外延层，然后，通过光刻工艺形成栅氧化层和栅氧化层上面的栅极，接着分别由P型基区与N+源区的两次横向扩散结深之差形成沟道，这两个区域在离子注入过程中都是通过光刻工艺形成掩膜，并在掩膜掩蔽的情况下注入各自的掺杂杂质。其中，两个P型掺杂区即JFET的栅极，两个P型体区之间的N型半导体区即JFET的沟道，N型半导体的两端分别为JFET的源极和漏极。

缩小VDMOS器件的栅极的宽度能够提高VDMOS器件的集成度，但同时也带来了JFET(Junction Field Effect Transistor,结型场效应晶体管)区电阻增大的问题。为了避免缩小VDMOS的栅极的宽度带来的JFET区电阻增大的问题，在形成栅氧化层之前，会在JFET区会进行高浓度的离子注入。但是，这样会使得制作VDMOS时增加一次光刻，进而增加了VDMOS的生产成本。

技术实现要素：

本发明提供一种VDMOS器件的制作方法，以解决现有技术中由于对JFET区进行高浓度的离子注入带来的生产成本增加的问题。

本发明提供一种VDMOS器件的制作方法，包括：

在基底上形成掩膜层；

以所述掩膜层为掩膜，进行离子注入，形成高浓度的JFET的沟道区；

在所述JFET的沟道区上形成氧化层；

在所述氧化层上形成栅极；

去除所述掩膜层；

以所述栅极为掩膜，进行离子注入，形成体区。

如上所述的VDMOS器件的制作方法，可选地，在所述氧化层上形成栅极包括：

在所述掩膜层和所述氧化层上通过沉积方式形成栅极材料层；

采用化学机械抛光方式去除所述掩膜层高于所述氧化层上的所述栅极材料层的部分，形成所述栅极，所述掩膜层的顶部与所述栅极的顶部齐平。

如上所述的VDMOS器件的制作方法，可选地，在所述JFET的沟道区上形成氧化层包括：

采用热氧化方式在所述JFET的沟道区上形成所述氧化层。

如上所述的VDMOS器件的制作方法，可选地，去除所述掩膜层包括:

采用湿法方式去除所述掩膜层。

如上所述的VDMOS器件的制作方法，可选地，所述基底包括N型衬底和形成在所述N型衬底上的N型外延层。

如上所述的VDMOS器件的制作方法，可选地，所述在基底上形成掩膜层包括：

在所述基底上沉积形成掩膜层；

刻蚀所述掩膜层，以形成具有图案的所述掩膜层。

如上所述的VDMOS器件的制作方法，可选地，在所述形成体区之后，还包括：

对所述基底进行离子注入，在所述栅极的两侧且在所述体区中形成源区；

在所述栅极上形成介质层，所述介质层的宽度大于所述栅极的宽度；

在所述体区和所述介质层上形成所述金属层。

由上述技术方案可知，本发明提供的VDMOS器件的制作方法，通过先形成高浓度的JFEP的沟道区，然后进行栅极以及体区的形成工艺，能够避免在 对JFEP进行高浓度离子需要单独进行的光刻工艺，进而避免生产成本的增加。而且由于在形成高浓度的JFEP的沟道区时所采用的掩膜可以应用于形成栅极，因此，进一步地可以减少一次光刻工艺，进而进一步地节省生产成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为根据本发明一实施例的VDMOS器件的制作方法的流程示意图；

图2A至2G所示为根据本发明另一实施例的VDMOS器件的制作方法的各个步骤的结构示意图。

具体实施方式

实施例一

本实施例提供过一种VDMOS器件的制作方法，用于制作VDMOS器件。如图1所示，为根据本实施例的VDMOS器件的制作方法的流程示意图。本实施例的VDMOS器件的制作方法包括：

步骤101，在基底上形成掩膜层。

具体可以采用化学气相沉积的方式在基底上形成掩膜材料层或者采用氧化的方式形成掩膜材料层，例如对基底进行氧化，以在基底的表层上形成氧化层，将该氧化层作为掩膜材料层。接着对该掩膜材料层进行光刻工艺，形成掩膜层。

步骤102，以掩膜层为掩膜，进行离子注入，形成高浓度的JFET的沟道区。

该JFET区具体形成于基底内。JFET的沟道区的离子浓度需大于或等于9×10¹¹原子/平方厘米。

步骤103，在JFET的沟道区上形成氧化层。

具体可以采用氧化的方式在JFEP的沟道上形成氧化层。

步骤104，在氧化层上形成栅极。

本实施例可以先在步骤103所形成的器件上沉积栅极材料层，然后进行光刻工艺或者化学机械抛光工艺，仅保留氧化层上方的栅极。

步骤105，去除掩膜层。

具体可以采用刻蚀工艺去除掩膜层。

步骤106，以栅极为掩膜，进行离子注入，形成体区。

该步骤中，以栅极为掩膜，在基底进行离子注入，形成体区。

接着，进行后续地形成源区、介质层以及金属层等后续工艺，以完成整个VDMOS器件的制作，后续工艺均为现有技术，在此不再赘述。

本实施例中，通过先形成高浓度的JFEP的沟道区，然后进行栅极以及体区的形成工艺，能够避免在对JFEP进行高浓度离子需要单独进行的光刻工艺，进而避免生产成本的增加。而且由于在形成高浓度的JFEP的沟道区时所采用的掩膜可以应用于形成栅极，因此，进一步地可以减少一次光刻工艺，进而进一步地节省生产成本。

实施例二

本实施例对上述实施例的VDMOS器件的制作方法做进一步补充说明。

如图2A至2G所示，为根据本实施例的VDMOS器件的制作方法的各个步骤的结构示意图。

如图2A所示，在基底201上形成掩膜层202。

本实施例的基底201包括N型衬底2011以及形成在N型衬底2011之上的N型外延层2012。氧化层层202可以通过沉积或氧化的方式形成于N型外延层2012之上。本实施例的掩膜层202具体可以是氮化硅、氧化硅等。

如图2B所示，刻蚀氧化层201以形成具有图案的掩膜层203，并以掩膜层203为掩膜，进行离子注入，形成高浓度的JFET的沟道区204。

刻蚀掩膜层202，直至露出基底201，即露出N型外延层2012。此外，对N型外延层2012进行离子注入，以形成沟道区204。

如图2C所示，在JFET的沟道区204上形成氧化层205，在掩膜层203和掩膜层202上通过沉积方式形成栅极材料层206。

例如，采用热氧化的方式，对沟道区204进行氧化，以形成氧化层205。具体地，以化学气相沉积的方式，在图2C所示的器件的表面形成栅极材料层206，该栅极材料层206具体可以是多晶硅。

如图2D所示，采用化学机械抛光方式去除掩膜层203高于掩膜层202上的栅极材料层206的部分，形成栅极207，掩膜层203的顶部与栅极207的顶部齐平。

从图2D中可以看出，采用化学机械抛光方式不仅除了氧化层205上的栅极材料层206的部分，即留下的是氧化层205上栅极材料层206作为栅极207，而且也去除了高于栅极207的掩膜层203的部分。

如图2E所示，采用湿法方式去除掩膜层203。

如图2F所示，以栅极207为掩膜，进行离子注入，形成体区208。

具体地，对N型外延层2012进行P型离子注入，并进行高温驱逐工艺，以形成体区208。

如图2G所示，对基底201进行离子注入，在栅极207的两侧且在体区208中形成源区209，在栅极207上形成介质层210，介质层210的宽度大于栅极207的宽度，并在体区208和介质层210上形成金属层211。

具体地，首先对N型外延层2012进行离子注入工艺，形成N型源区209。接着，在栅极207上采用沉积工艺形成介质材料层，并对介质材料层进行光刻工艺以形成介质层210，介质层210需完全覆盖栅极207。接着，在体区208和介质层210上以沉积的方式形成金属层211。

根据本实施例的VDMOS器件的制作方法，既可以缩小多晶栅极的尺寸，了较浓的JFET的沟道区204，而不会带来JFET区电阻过高的问题，还可以避免JFET的沟道区204进行高浓度的离子注入时的光刻工艺，大大节省了成本，从而提升竞争力。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。