1.一种三维(Three Dimemsional，3D)存储器元件，包括：
一多层叠层结构(multi-layer stacks)，包括彼此隔离的多个导电条带(conductive strips)以及多条沟道(trench)，用以至少定义出一第一脊状叠层(ridge stacks)、一第二脊状叠层、一第三脊状叠层以及一第四脊状叠层；
一第一串行选择线(String Selection Line，SSL)开关，位于该第一脊状叠层之上；
一第一接地选择线(Ground Selection Line，GSL)开关，位于该第二脊状叠层之上；
一第一U形存储单元串行(U-shaped cell string)，串接该第一串行选择线开关和该第一接地选择线开关；
一第二串行选择线开关，位于该第三脊状叠层之上；
一第二接地选择线开关，位于该第四脊状叠层之上；
一第二U形存储单元串行，串接该第二串行选择线开关和该第二接地选择线开关；
一第一字线接触结构，与位于该第一脊状叠层上的这些导电条带接触；
一第二字线接触结构，与位于该第二脊状叠层上的这些导电条带接触；以及
一第三字线接触结构，与位于该第三脊状叠层和该第四脊状叠层上的这些导电条带接触。
2.根据权利要求1所述的三维存储器元件，更包括
一第一串行选择线接触垫，与位于该第一脊装叠层的一顶部导电条带接触；
一第二串行选择线接触垫，与位于该第三脊装叠层的一顶部导电条带接触；以及
一接地选择线接触垫，与位于该第二脊装叠层和该的四脊装叠层的二顶部导电条带接触。
3.根据权利要求1所述的三维存储器元件，更包括：
一记忆材料层，位于这些沟道的多个侧壁上；
一图案化通道膜，覆盖于该记忆材料层以及这些沟道的多个底部上；以及
多个存储单元，形成于该记忆材料层和该图案化通道膜与这些导电条带三者重叠的多个位置(cross point)。
4.根据权利要求3所述的三维存储器元件，其中：
该第一U形存储单元串行是通过一部分该图案化通道膜串接该第一串行选择线开关、位于该第一脊状叠层和该第二脊状叠层上的这些存储单元以及该第一接地选择线开关所形成；以及
该第二U形存储单元串行是通过另一部分该图案化通道膜串接该第二串行选择线开关、位于该第三脊状叠层和该第四脊状叠层上的这些存储单元以及该第二接地选择线开关所形成。
5.根据权利要求3所述的三维存储器元件，更包括：
一第一控制开关，位于该第一串行选择线开关和该第一接地选择线开关之间；以及
一第二控制开关，位于该第二串行选择线开关和该第二接地选择线开关之间。
6.根据权利要求5所述的三维存储器元件，其中：
该第一控制开关与该第一脊装叠层的一底部导电条带连接；以及
该第二控制开关与该第三脊装叠层的一底部导电条带连接。
7.根据权利要求6所述的三维存储器元件，更包括：
一第一辅助开关，位于该第一控制开关和该第一接地选择线开关之间；以及
一第二辅助开关，位于该第二控制开关和该第二接地选择线开关之间。
8.根据权利要求7所述的三维存储器元件，其中：
该第一辅助开关与该第二脊装叠层的一底部导电条带接触；以及
该第二辅助开关与该第四脊装叠层的一底部导电条带接触。
9.根据权利要求5所述的三维存储器元件，其中当选择该第一U形存储单元串行进行一写入操作(program operation)时，该写入操作包括：
开启该第一串行选择线开关和该第一控制开关；
关闭该第一接地选择线开关、第二接地选择线开关和该第二控制开关； 以及
对位于该第一U型存储单元串行上的这些存储单元之一者施加一写入电压(Vpgm)；以及
对位于该第一U型存储单元串行上的其他这些存储单元施加一通过电压(Vpass)，其中该写入电压大于该导通电压。
10.根据权利要求9所述的三维存储器元件，其中在进行该写入操作时，该第二串行选择线开关的一栅极是保持浮置(floating)。