技术总结
本发明公开了一种三维存储器元件，包括多层叠层结构，多层叠层结构包括多个导电条带及多条沟道，以定义出第一、第二、第三和第四脊状叠层；位于第一脊状叠层上的第一串行选择线开关；位于第二脊状叠层上的第一接地选择线开关；第一U形存储单元串行，串接第一串行选择线开关和第一接地选择线开关；位于第三脊状叠层上的第二串行选择线开关；位于第四脊状叠层上的第二接地选择线开关；第二U形存储单元串行，串接第二串行选择线开关和第二接地选择线开关。第一字线接触结构与第一脊状叠层的导电条带接触。第二字线接触结构与第二脊状叠层的导电条带接触；第三字线接触结构与第三和第四脊状叠层的导电条带接触。
技术研发人员：胡志玮;叶腾豪
受保护的技术使用者：旺宏电子股份有限公司
文档号码：201510929883
技术研发日：2015.12.15
技术公布日：2017.06.23