层叠陶瓷电容器的制作方法

本发明涉及层叠陶瓷电容器。

背景技术：

近年来，谋求大电容且小型的层叠陶瓷电容器。这样的层叠陶瓷电容器例如具有层叠体，将印刷了内部电极的内层用电介质层和内部电极交替层叠，进而在其上表面和下表面层叠外层用陶瓷层，形成为长方体状。并且具有形成于该层叠体的两端面的外部电极。在这样的层叠陶瓷电容器中，为了防止在层叠体的侧面内部电极与外部电极连接，在侧面上形成被称作侧留边(side margin)部的电介质层。

在专利文献1中公开了具有所述那样的侧留边部的层叠陶瓷电容器的制造方法。在专利文献1所述的层叠陶瓷电容器的制造方法中，首先层叠在表面形成成为内部电极的导电膜的陶瓷生片。接下来形成母层叠体，每当将该母层叠体切断，就进行切断，使得导电膜在未形成外部电极的侧面露出。其结果，得到层叠体芯片。然后，对在切断的层叠体芯片的两侧露出的内部电极涂敷成为侧留边部的陶瓷浆料。由此，由于能跨层叠体芯片的全宽形成内部电极，因此能提高静电容的获取效率并减少静电容的偏差。

专利文献

专利文献1：JP特开昭61-248413号公报

但是，专利文献1的层叠陶瓷电容器若以例如以更小的层叠陶瓷电容器的尺寸来得到更大的静电容为目的，而减小侧留边部的厚度、即沿着层叠体的宽度方向的尺寸，则不能得到侧留边部的充分的强度。由此，专利文献1的层叠陶瓷电容器存在不能得到充分的抗折强度的问题。进而，在侧留边部容易出现龟裂或缺损，水分会从该龟裂或缺损侵入。由此，存在专利文献1的层叠陶瓷电容器的绝缘性降低的问题。

技术实现要素：

本发明的主要目的在于，提供一种即使侧留边部的宽度方向的尺寸较小也能实现侧留边部的强度的提升、可靠性得到提升的层叠陶瓷电容器。

本发明所涉及的层叠陶瓷电容器具备：包含层叠的多个电介质层和多个内部电极的层叠体、和与内部电极电连接的外部电极，所述层叠陶瓷电容器的特征在于，层叠体形成为长方体状，包含在层叠方向上相对的第1主面以及第2主面、在与层叠方向正交的宽度方向上相对的第1侧面以及第2侧面、和在与层叠方向以及宽度方向正交的长度方向上相对的第1端面以及第2端面，多个内部电极包含：在第1端面露出的第1内部电极、和在第2端面露出使得隔着电介质层与第1内部电极对置的第2内部电极，多个外部电极包含：形成为覆盖第1端面且与第1内部电极电连接的第1外部电极；和形成为覆盖第2端面且与第2内部电极连接的第2外部电极，若在从层叠方向观察层叠体的截面中将不存在第1内部电极和第2内部电极的区域设为侧留边部，则侧留边部具有多个侧留边层，相比于最靠内部电极侧的侧留边层，内部电极侧的侧留边层以外的侧留边层的Si的含有量更多。

此外，在本发明所涉及的层叠陶瓷电容器中，优选在层叠体中，第1侧面以及第2侧面中的第1内部电极以及第2内部电极的露出面比第1内部电极以及第2内部电极的中央部更多地包含Si。

进而，在本发明所涉及的层叠陶瓷电容器中，优选侧留边部的Si的mol数/Ti的mol数为1.0以上且7.0以下。

此外进一步地，在本发明所涉及的层叠陶瓷电容器中，优选侧留边部的沿着宽度方向的尺寸为5μm以上且40μm以下。

在本发明所涉及的层叠陶瓷电容器中，若从层叠方向观察层叠体并将不存在第1内部电极和第2内部电极的区域设为侧留边部，则侧留边部具有多个侧留边层，相比于最靠内部电极侧的侧留边层，内部电极侧的侧留边层以外的侧留边层的Si的含有量更多，因此能提高侧留边部的强度。由此，能提升层叠陶瓷电容器的抗折强度。进而，在侧留边部难以出现龟裂或缺损，能防止水分的浸入。由此，能确保层叠陶瓷电容器的绝缘性。其结果，能得到充分有可靠性的层叠陶瓷电容器。

发明效果

根据本发明，能够提供一种即使侧留边部的宽度方向的尺寸较小也能实现侧留边部的强度的提升、可靠性得以提升的层叠陶瓷电容器。

本发明的上述目的、其他目的、特征以及优点，通过参考附图而进行的以下的具体实施方式的说明而更加明确。

附图说明

图1是实施方式的层叠陶瓷电容器的外观立体图。

图2是表示实施方式的层叠陶瓷电容器的图1的A-A截面图。

图3是表示实施方式的层叠陶瓷电容器的图1的B-B截面图。

图4是表示实施方式的层叠陶瓷电容器的图3的C部放大图。

图5是表示通过WDX来拍摄实施方式的层叠陶瓷电容器所具备的侧留边部的Si的偏析部分的图。

图6是表示通过WDS来拍摄实施方式的层叠陶瓷电容器所具备的侧留边部表面附近的Mg的偏析部分的图。

图7是表示通过WDS来拍摄实施方式的层叠陶瓷电容器所具备的侧留边部表面附近的Ni的偏析部分的图。

图8是表示通过WDS来拍摄实施方式的层叠陶瓷电容器所具备的侧留边部表面附近的Si的偏析部分的图。

图9是用于说明本发明所涉及的层叠陶瓷电容器的制造方法的图，图9(a)是表示形成了导电膜的陶瓷生片的概略图，图9(b)是表示将形成了导电膜的陶瓷生片层叠的样子的示意图。

图10是表示本发明所涉及的层叠陶瓷电容器的制造方法中得到的层叠体芯片的外观的一个例子的立体图。

图11是表示侧留边部表面附近的孔隙面积率与侧留边部表面的维氏硬度的关系的图。

符号说明

10 层叠陶瓷电容器

12 层叠体

13 第1端面

14 第2端面

15 第1侧面

16 第2侧面

17 第1主面

18 第2主面

20 内层用陶瓷层

22 第1内部电极

22a、24a 偏析部

22b 最靠近第1主面的第1内部电极

24 第2内部电极

24b 最靠近第2主面的第2内部电极

26 内层部

28、30 外层部

32、34 侧留边部

32a、34a 外侧层

32b、34b 内侧层

40 第1外部电极

42 第2外部电极

40a、42a 基底电极层

40b、42b 下层镀层

40c、42c 上层镀层

46、48 外层用陶瓷层

50a、50b 陶瓷生片

52a、52b 导电膜

60 层叠体芯片

具体实施方式

1.层叠陶瓷电容器

参考图1～4来说明本发明所涉及的层叠陶瓷电容器的一实施例。图1是表示实施方式的层叠陶瓷电容器的外观立体图。图2是表示实施方式的层叠陶瓷电容器的图1的A-A截面图。图3是表示实施方式的层叠陶瓷电容器的图1的B-B截面图。图4是表示实施方式的层叠陶瓷电容器的图3的C部放大图。

如图1所示，本实施方式的层叠陶瓷电容器10概略地由层叠体12、和分别形成在层叠体12的两端面的第1以及第2外部电极40、42构成。

本发明所涉及的层叠陶瓷电容器10的大小若记载为“长度(L)方向的尺寸×宽度(W)方向的尺寸×层叠(T)方向的尺寸”，则通常假定为例如“1.6mm×0.8mm×0.8mm”、“1.0mm×0.5mm×0.5mm”、“0.6mm×0.3mm×0.3mm”、“0.4mm×0.2mm×0.2mm”、“0.2mm×0.1mm×0.1mm”这样的大小。

如图1所示，层叠体12形成为大致长方体状。该层叠体12具有：沿着宽度(W)方向以及层叠(T)方向而延伸的第1端面13以及第2端面14、沿着长度(L)方向以及层叠(T)方向而延伸的第1侧面15以及第2侧面16、和沿着长度(L)方向以及宽度(W)方向而延伸的第1主面17以及第2主面18。第1端面13以及第2端面14相互对置，第1侧面15以及第2侧面16相互对置，并且第1主面17以及第2主面18相互对置。此外，第1侧面15以及第2侧面16与第1端面13以及第2端面14正交，第1主面17以及第2主面18与第1端面13以及第1侧面15正交。另外，层叠体12只要具有大致长方体的形状即可，优选在角部以及棱部形成圆弧等。

如图2所示，层叠体12在内层用陶瓷层20彼此的界面配设第1内部电极22，夹着内层用陶瓷层20来配设第2内部电极24，使其与第1内部电极22对置。通过将这样的内层用陶瓷层20、第1内部电极22以及第2内部电极24的组合层叠多个，来构成内层部26。设置外层部28以及外层部30，使得从层叠(T)方向夹着该内层部26。外层部28具有多个外层用陶瓷层46，外层部30具有多个外层部陶瓷层48。设置侧留边部32以及34，使得从宽度(W)方向夹着内层部26以及外层部28、30。这些侧留边部32以及34由多个侧留边用陶瓷层构成。换言之，内层部26是沿着层叠(T)方向被最靠近第1主面17的第1内部电极22b、和最靠近第2主面18的第2内部电极24b夹着的区域。此外，侧留边部32、34是在从层叠(T)方向观察层叠体12的截面中不存在第1内部电极22以及第2内部电极24的区域。

多个内层用陶瓷层20分别形成为夹在第1内部电极22与第2内部电极24之间。内层用陶瓷层20例如由以含有Ba、Ti的钙钛矿型化合物为主成分、具备钙钛矿结构的电介质陶瓷粒子构成。此外，也可以在这些主成分中加入Si、Mg以及Ba当中的至少一种，作为添加剂。添加剂存在于陶瓷粒子间。烧成后的内层用陶瓷层20的厚度成为0.2μm以上且10μm以下。

在层叠体12中，构成在上下配设的外层部28、30的外层用陶瓷层46、48由与内层用陶瓷层20相同的电介质陶瓷材料形成。另外，外层用陶瓷层46、48也可以由不同于内层用陶瓷层20的材料形成。此外，在外层用陶瓷层46、48分别为多层结构的情况下，优选相比于位于最靠近第1以及第2内部电极22b、24b一侧的外层用陶瓷层46、48的Si的偏析部分，其他外层用陶瓷层46、48的偏析部分更多。由此，能提升来自层叠陶瓷电容器10的层叠(T)方向侧的抗折强度。另外，烧成后的外层部28、30的厚度成为15μm以上且40μm以下。另外，外层用陶瓷层46、48也可以分别不是多层而是单层结构。

第1内部电极22和第2内部电极24在层叠(T)方向上隔着内层用陶瓷层20而对置。通过该第1内部电极22和第2内部电极24隔着内层用陶瓷层20而对置的部分，产生静电容。

内层用陶瓷层20沿着宽度(W)方向以及长度(L)方向延伸，多个第1内部电极22分别沿着内层用陶瓷层20延伸为平板状。多个第1内部电极22分别在层叠体12的第1端面13被引出，与第1外部电极40电连接。此外，多个第2内部电极24分别延伸为平板状，使得隔着第1内部电极22和内层用陶瓷层20而对置。多个第2内部电极24分别在层叠体12的第2端面14被引出，与第2外部电极42电连接。

第1以及第2内部电极22、24各自的厚度例如为0.3μm以上且2.0μm以下。第1以及第2内部电极22、24优选包含Ni。另外，除了Ni以外，例如还能包含Cu、Ag、Pd、Ag-Pd合金、Au等金属。另外，第1以及第2内部电极22、24也可以包含与内层用陶瓷层20相同的电介质粒子。

如图4所示，在第1以及第2内部电极22、24的包含在最靠侧留边部32、34一侧露出的面的部位，偏析Si。Si在从侧留边部向宽度(W)方向的中央部在0.5μm以下的范围内，在内部电极区域具有偏析区域，形成偏析部22a、24a。换言之，偏析部22a形成在第1内部电极22的侧留边部32、34一侧，偏析部24a形成在第2内部电极的侧留边部32、34一侧。通过该偏析部22a、24a，层叠陶瓷电容器10的抗折强度得到提升。

从层叠(T)方向作为截面来观察层叠体12，若将不存在第1内部电极22和第2内部电极24的区域设为侧留边部32、34，则由于侧留边部32、34具有多个侧留边层，相比于最靠内部电极22、24一侧的侧留边层，这以外的侧留边层的Si的含有量更多，因此能提高侧留边部32、34的强度。由此，能提升层叠陶瓷电容器10的抗折强度。进而，在侧留边部32、34难以出现龟裂或缺损，能防止水分的浸入。由此，能确保层叠陶瓷电容器10的绝缘性。其结果，能得到充分有可靠性的层叠陶瓷电容器10。

此外，在层叠体12为第1内部电极22以及第2内部电极24在侧留边部32、34侧包含偏析部22a、24a、偏析部22a、24a包含Si的情况下，能进一步提升层叠陶瓷电容器的抗折强度。侧留边部32、34分别是包含位于层叠体12的第1以及第2侧面15、16侧的外侧层32a、34a、和位于第1以及第2内部电极22、24侧的内侧层32b、34b的多层结构。另外，根据外侧层32a、34a与内侧层32b、34b中的烧结性的差异，通过使用光学显微镜观察而能容易地确认侧留边部32、34是多层结构。

烧成后的侧留边部32、34的宽度(W)方向的尺寸例如设为5μm以上且40μm以下。更优选为20μm以下。此外，外侧层32a、34a的宽度(W)方向的尺寸大于内侧层32b、34b的宽度(W)方向的尺寸。具体地，外侧层32a、34a的宽度(W)方向的尺寸为5μm以上且20μm以下。内侧层32b、34b的宽度(W)方向的尺寸为0.1μm以上且20μm以下。

另外，本发明中的侧留边部32、34的宽度(W)方向的尺寸是指沿着层叠(T)方向在多个部位测定侧留边部32、34的尺寸、并根据测定结果算出的平均尺寸。测定方法如以下那样。首先，使层叠陶瓷电容器10的包含宽度(W)方向和层叠(T)方向的面(以下称作“WT截面”)露出。接下来，用光学显微镜拍摄WT截面的第1以及第2内部电极22、24的宽度(W)方向的端部和侧留边部32、34当中任意一方的侧留边部，将它们收纳在同一视野内。摄像部位分别在层叠(T)方向上拍摄上部、中央部以及下部这3个部位。然后，在中央部以及下部，从第1以及第2内部电极22、24的宽度(W)方向的端部向第1以及第2侧面15、16引与宽度(W)方向平行的多个线段，测定各个线段的长度。对如此测定的线段的长度算出上部、中央部以及下部各自的平均值。此外，通过将各个平均值进一步平均化而得到侧留边部32、34的厚度尺寸。

侧留边部32、34例如由具备BaTiO₃等主成分所构成的钙钛矿结构的电介质陶瓷材料构成。在这些主成分中加入Si作为添加剂，在陶瓷粒子间存在这些添加剂所偏析的部分。通过存在Si的偏析部分，侧留边部32、34的抗折强度得到提升。添加Si，使得在外侧层32a、34a，Si的mol数/Ti的mol数为3.0以上且7.0以下，在内侧层32b、34b，Si的mol数/Ti的mol数为1.0以上且4.0以下。特别是外侧层32a、34a的Si的偏析部分存在得多于内侧层32b、34b的Si的偏析部分。

图5是通过波长分散型X射线分析装置(以后称作WDX)来拍摄层叠陶瓷电容器10所具备的侧留边部的Si的偏析部分的图。在层叠体12的长度(L)方向的大致中央使WT截面露出后，使用WDX进行观察，能由此确认侧留边部32、34的Si的偏析部分。进而，在第1以及第2内部电极22、24的最靠侧留边部32、34一侧，能确认到形成Si的偏析部22a、24a。另外，不仅确认Si，还确认Mg的偏析。图6～8是通过WDS来拍摄层叠陶瓷电容器10的相同部位(侧留边部表面附近)的图，图6是拍摄Mg的偏析部分的图，图7是拍摄Ni的偏析部分的图，图8是拍摄Si的偏析部分的图。

内层用陶瓷层20、外侧层32a、34a以及内侧层32b、34b各自的陶瓷粒子间的作为添加剂的Ba的量是内层用陶瓷层20<外侧层32a、34a<内侧层32b、34b。

如此，内层用陶瓷层20、外侧层32a、34a以及内侧层32b、34b各自的陶瓷粒子间的Ba的含有量不同。另外，能通过TEM分析找出Ba的含有量的差异。

此外，进行调和，使得内层部26、侧留边部32、34的外侧层32a、34a以及内侧层32b、34b中的Ba的含有量成为：相对于1mol的Ti的mol比取中间值，

外侧层32a、34a中大于1.01并为1.020以下，

内侧层32b、34b中大于1.020并小于1.040，

内层部26中大于0.99并小于1.01。

另外，确认上述的mol比的方法如下。首先，从侧留边部32、34一侧研磨层叠体12的侧留边部32、34中的外侧层32a、34a以及内侧层32b、34b。接下来，将通过研磨得到的外侧层32a、34a以及内侧层32b、34b的粉分别用酸溶解。然后，通过进行ICP发光分光分析能确认外侧层32a、34a以及内侧层32b、34b分别是否为上述mol比。

在相对于外侧层32a、34a的陶瓷粒子间的Ba的含有量而内侧层32b、34b的陶瓷粒子间的Ba的含有量超过100％、不足140％的范围内较多添加。

此外，形成侧留边部32、34，使得空隙部从内部电极侧向侧面侧减少。也就是说，外侧层32a、34a中的空隙部少于内侧层32b、34b中的空隙部。由此，由于抑制了水分从侧留边部32、34向层叠体12的内侧的侵入，因此能提升层叠陶瓷电容器10的耐湿性。进而能确保层叠陶瓷电容器10的绝缘性。

(第1以及第2外部电极40、42)

第1外部电极40形成为覆盖层叠体12的第1端面13，且与在层叠体12的第1端面13引出的第1内部电极22电连接。此外，第2外部电极42形成为覆盖层叠体12的第2端面14，且与在层叠体12的第2端面14引出的第2内部电极24电连接。

如图1以及图2所示，第1外部电极40是包含基底电极层40a、形成在该基底电极层40a的表面的下层镀层40b、以及形成在该下层镀层40b的表面的上层镀层40c的3层结构。基底电极层40a被设置为覆盖层叠体12的第1端面13的整体，并且被设置为从覆盖该端面13的部分起覆盖第1侧面15以及第2侧面16各自的一部分、和第1主面17以及第2主面18各自的一部分。

如图1以及图2所示，第2外部电极42是包含基底电极层42a、形成在该基底电极层42a的表面的下层镀层42b、和形成在该下层镀层42b的表面的上层镀层42c的3层结构。基底电极层42a被设置为覆盖层叠体12的第2端面14的整体，并且被设置为从覆盖该端面14的部分起覆盖第1侧面15以及第2侧面16各自的一部分、和第1主面17以及第2主面18各自的一部分。

优选基底电极层40a、42a包含通过烧固而形成的Cu。另外，除了Cu以外，还能包含例如Ni、Ag、Pd、Ag-Pd合金或Au等。此外，基底电极层40a、42a也可以是多层。另外，基底电极层40a、42a可以通过与第1内部电极22以及第2内部电极24同时烧成的所谓共烧而形成，还可以通过涂敷导电性膏并烧固的所谓后烧而形成。此外，基底电极层40a、42a可以通过直接镀敷而形成，也可以通过使包含导电性粒子和热硬化性树脂的树脂层硬化而形成。

下层镀层40b、42b为了防止焊料浸析而优选包含Ni。此外，上层镀层40c、42c为了提高安装性而优选包含Sn。另外，下层镀层40b、42b除了Ni以外，或者作为上层镀层40c、42c，除了Sn以外，还能包含例如Cu、Ag、Pd、Ag-Pd合金或Au等。另外，也可以在基底电极层40a与下层镀层40b之间、以及基底电极层42a与下层镀层42b之间形成应力缓和用的导电性树脂层。此外，也可以通过在层叠体12进行直接镀敷，由此通过镀敷来形成第1以及第2外部电极40、42。

另外，在作为外部电极40、42而进行直接镀敷的情况下，在作为第1以及第2内部电极22、24而使用Ni的情况下，作为下层镀层40b、42b而优选与Ni接合性良好的Cu。进而，上层镀层40c、42c优选是包含形成于下层镀层40b、42b的表面的上层镀层第1层、和形成于上层镀层第1层的表面的上层镀层第2层的2层结构。上层镀层第1层优选包含具有防止焊料浸析的功能的Ni。上层镀层第2层优选包含焊料润湿性良好的Sn或Au。

如图3所示，本实施方式的层叠陶瓷电容器10的侧留边部32、34由多个层构成。侧留边部32具有外侧层32a以及内侧层32b。内侧层32b配置在第1以及第2内部电极22、24与外侧层32a之间。相比于配置在最靠第1以及第2内部电极22、24侧的内侧层32b，内侧层32b以外的侧留边层的外侧层32a的Si的含有量更多。侧留边部34具有外侧层34a以及内侧层34b。内侧层34b配置在第1以及第2内部电极22、24与外侧层之间。相比于配置在最靠第1以及第2内部电极22、24侧的内侧层34b，内侧层34b以外的侧留边层的外侧层34a的Si的含有量更多。由此，由于能谋求侧留边部32、34的强度的提升，因此提升了层叠陶瓷电容器10的抗折强度。进而，由于在侧留边部32、34难以出现龟裂或缺损，能防止水分的浸入，因此能确保层叠陶瓷电容器10的绝缘性。其结果，能提供可靠性得到提升的层叠陶瓷电容器10。此外，在外侧层32a、34a与内侧层32b、34b之间存在界面，能由该界面缓和施加在层叠陶瓷电容器10的应力。

此外，本实施方式的层叠陶瓷电容器10中，相比于其第1以及第2内部电极22、24的中央部，在最靠侧留边部32、34侧的表面包含更多Si。其结果，能进一步提升侧留边部32、34的强度。

进而，本实施方式的层叠陶瓷电容器10的侧留边部32、34的Si的含有量若以Si的mol数/Ti的mol数计算，则为1.0以上且7.0以下。在Si的mol数/Ti的mol数小于1.0的情况下，侧留边部32、34的烧结变得不充分，孔洞增加，不能期望充分抗折强度的提升。另一方面，在Si的mol数/Ti的mol数超过7.0的情况下，Si过剩地扩散到内部电极，成为过烧结，绝缘电阻值等的可靠性降低。

进一步地，在本实施方式的层叠陶瓷电容器10中，在层叠体12的宽度方向上，其侧留边部32、34的尺寸为5μm以上且40μm以下。若侧留边部32、34超过40μm，则变得不再能确保需要的电容。在小于5μm时，侧留边部32、34的烧结未充分进展，得不到致密的侧留边部32、34。若侧留边部不致密，则来自外部的水分侵入变得容易。

2.层叠陶瓷电容器的制造方法

接下来，说明层叠陶瓷电容器的制造方法。图9是用于说明本实施方式的层叠陶瓷电容器的制造方法的图，图9(a)是表示形成了导电膜的陶瓷生片的概略图，图9(b)是表示将形成了导电膜的陶瓷生片层叠的样子的示意图。图10是表示在本实施方式的层叠陶瓷电容器的制造方法中得到的层叠体芯片的外观的一个例子的立体图。

(1)层叠体芯片的形成

首先，作为电介质陶瓷材料，准备包含Ba以及Ti的钙钛矿型化合物。在从电介质陶瓷材料得到的电介质粉末中，作为添加剂，以给定的比例混合Si、Mg以及Ba当中的至少一种、和有机粘合剂、有机溶剂、可塑剂以及分散剂，由此制作陶瓷浆料。陶瓷浆料在多片的树脂薄膜(未图示)的表面成形陶瓷生片50a和50b。陶瓷生片50b与陶瓷生片50a交替层叠，陶瓷生片50a(50b)的成形例如使用模压涂敷机、凹版涂敷机以及微凹版涂敷机等来进行。

接下来，如图9(a)所示，在陶瓷生片50a(50b)的表面条带状地在X方向上印刷内部电极用导电性膏，进行干燥。另外，以下将内部电极用导电性膏条带状地延伸的方向作为X方向。此外，将导电膜52a、52b的宽度方向作为Y方向。如此形成成为第1内部电极22(第2内部电极24)的导电膜52a(52b)。印刷方法能使用丝网印刷、喷墨印刷、凹版印刷等各种方法。导电膜52a、52b的厚度例如设为1.5μm以下。

首先将成为外层部28的未形成导电膜的陶瓷生片重叠给定片数，接下来如图9(b)所示，将印刷了导电膜52a、52b的多片陶瓷生片50a、50b在Y方向上错开层叠，成为内层部26。进而，在内层部26上重叠给定片数成为外层部30的未形成导电膜的陶瓷生片，得到母层叠体。

接下来，压制得到的母层叠体。压制母层叠体的方法能使用刚体压制、静水压压制等方法。

接下来将压制过的母层叠体切割成芯片形状，得到图10所示的层叠体芯片60。切割母层叠体的方法能使用压切、划片、激光等各种方法。

如图10所示，在通过以上的工序得到的层叠体芯片60的一方的端面，仅陶瓷生片50a的导电膜52a露出。此外，在另一方端面，仅陶瓷生片50b的导电膜52b露出。

此外，在层叠体芯片60的两侧面，陶瓷生片50a的导电膜52a以及陶瓷生片50b的导电膜52b分别露出。

(2)侧留边部的形成

接下来，说明制作成为侧留边部32、34的侧留边用陶瓷生片的次序。

首先，作为电介质陶瓷材料，准备包含Ba以及Ti的钙钛矿型化合物。在从该电介质陶瓷材料得到的电介质粉末中，作为添加剂而以给定的比例混合Si、Mg以及Ba当中的至少一种、和粘合剂树脂、有机溶剂、可塑剂以及分散剂，来制作陶瓷浆料。

在此，在成为侧留边部32的外侧层32a(以及侧留边部34的外侧层34a)的陶瓷浆料中添加Si。具体地，添加Si，使得Si的mol数/Ti的mol数成为1.0以上且7.0以下。另外，在成为侧留边部32的内侧层32b(以及侧留边部34的外侧层34b)的陶瓷浆料中也添加Si。具体地，添加Si，使得Si的mol数/Ti的mol数成为1.0以上且4.0以下。

此外，在成为侧留边部32的外侧层32a(以及侧留边部34的外侧层34a)的陶瓷浆料中添加Ba。具体地，添加Ba，使得Ba的mol数/Ti的mol数成为0.00以上并小于0.02。此外，在成为侧留边部32的内侧层32b(以及侧留边部34的内侧层34b)的陶瓷浆料中也添加Ba。具体地，添加Ba，使得Ba的mol数/Ti的mol数成为0.02以上并小于0.04。

进而，成为侧留边部32、34的外侧层32a、34a的陶瓷浆料中所含的聚氯乙烯即PVC的量包含得多于成为侧留边部32、34的内侧层32b、34b的陶瓷浆料中所含的聚氯乙烯(PVC)的量。

进一步地此外，为了防止对外侧层用陶瓷生片的溶解，成为侧留边部32、34的内侧层32b、34b的陶瓷浆料中所含的溶剂选择适宜最佳的溶剂。此外，该内侧层用陶瓷生片具有用于与层叠体芯片60粘结的作用。

然后，在树脂薄膜的表面涂敷成为制作的外侧层32a、34a的陶瓷浆料，进行干燥，由此得到外侧层用陶瓷生片。

接下来，在外侧层用陶瓷生片的表面涂敷成为制作的内侧层32b、34b的陶瓷浆料，进行干燥，从而形成内侧层用陶瓷生片。如以上那样，得到具有2层结构的侧留边用陶瓷生片。

在此，优选内侧层用陶瓷生片的沿着宽度方向的尺寸小于外侧层用陶瓷生片的沿着宽度方向的尺寸。具体地，例如关于烧成后的厚度，外侧层用陶瓷生片形成为5μm以上且20μm以下，内侧层用陶瓷生片形成为0.1μm以上且20μm以下。

另外，在上述中，说明了2层结构的侧留边用陶瓷生片通过在外侧层用陶瓷生片的表面涂敷内侧层用陶瓷生片并进行干燥而得到的情况。但并不限于该情况，也可以分别预先形成外侧层用陶瓷生片和内侧层用陶瓷生片，之后将它们分别贴合，来得到2层结构的侧留边用陶瓷生片。另外，侧留边用陶瓷生片并不限于2层，也可以是3层以上的多层。

接下来，从树脂薄膜剥离侧留边用陶瓷生片。

接下来，使剥离的侧留边用陶瓷生片中的内侧层用陶瓷生片和层叠体芯片60的导电膜52a、52b所露出的侧面对置，压紧来进行冲压，由此形成成为侧留边部32的层。进而，对层叠体芯片60的未形成成为侧留边部32的层的侧面，也使层叠体芯片60的导电膜52a、52b所露出的侧面和内侧层用陶瓷生片对置，压紧来进行冲压，由此形成成为侧留边部34的层。这时，优选在层叠体芯片60的侧面预先涂敷成为粘结剂的有机溶剂。

接下来，形成了成为侧留边部32、34的层的层叠体芯片60在氮气氛中以给定的条件进行了脱脂处理后，在氮-氢-水蒸气混合气氛中在给定的温度下烧成，得到烧结的层叠体12。

接下来，在烧结的层叠体12的2个端面分别涂敷以Cu为主成分的外部电极膏并烧固，从而形成与第1内部电极22连接的基底电极40a和与第2内部电极连接的基底电极42a。进而，基底电极层40a、42a的表面形成Ni镀层所构成的下层镀层40b、42b，在下层镀层40b、42b的表面形成Sn镀层所构成的上层镀层40c、42c，形成第1以及第2外部电极40、42。

如以上那样制造图1所示的层叠陶瓷电容器10。

另外，侧留边部32、34的形成也可以通过在层叠体芯片60的导电膜52a、52b所露出的两侧面涂敷侧留边用的陶瓷浆料来形成。

也就是说，在层叠体芯片60的导电膜52a、52b所露出的两侧面分别涂敷成为内侧层32b、34b的陶瓷浆料，进行干燥。进而在内侧层32b、34b的表面涂敷成为外侧层32a、34a的陶瓷浆料。

在该情况下，成为外侧层32a、34a以及内侧层32b、34b的陶瓷浆料各自的厚度能通过改变各个陶瓷浆料中所含的树脂的量来调整。

此外，在将层叠体芯片60的两端面用树脂等遮掩的基础上，将该层叠体芯片60整个浸渍在成为内侧层32b、34b的陶瓷浆料内并使之干燥，进而浸渍在成为外侧层32a、34a的陶瓷浆料内，由此来形成侧留边部32、34。在该情况下，在外层部28、30上形成内侧层以及外侧层，形成为3层结构。

3.实验例

以下，说明为了确认本发明的效果而由发明人们进行的实验例。在实验例中，制造以下所示的实施例以及比较例的层叠陶瓷电容器的各样本，通过用维氏硬度计测量层叠陶瓷电容器的侧留边部表面的硬度来予以评价。

(实施例)

首先在实施例中，用上述的方法制造图1所示的层叠陶瓷电容器的样本。在该情况下，将层叠陶瓷电容器的外形尺寸设为长度1.0mm、宽度0.5mm、高度0.5mm。在实施例中，准备具备由内侧层和外侧层构成的2层结构的侧留边部的层叠陶瓷电容器，其中，内侧层含有Si，相对于Ti而Si的mol数/Ti的mol数成为3.5，外侧层含有Si相对于Ti而Si的mol数/Ti的mol数成为5。此外，侧留边部的厚度设为20μm。另外，关于实施例的侧留边部，将外侧层的厚度设为16μm，将内侧层的厚度设为4μm。

(比较例)

在比较例中，不设内侧层以及外侧层这2层所构成的侧留边部，设为1层结构的侧留边部，其含有Si，相对于Ti而Si的mol数/Ti的mol数成为3.5，在除此以外其他都与实施例相同的条件下制造层叠陶瓷电容器。

(评价方法)

将上述的实施例以及比较例的层叠陶瓷电容器的各样本分别各准备5个，用维氏硬度计测定层叠陶瓷电容器的两侧面的侧留边部表面的硬度。维氏硬度的测定条件设为测定砝码：200gf、下死点保持时间：10s。此外，算出实施例以及比较例的层叠陶瓷电容器的各样本的侧留边部表面附近的孔隙面积率。使包含侧留边部的面露出，通过SEM来拍摄该孔隙面积率。对拍摄的图像实施图像处理来测定孔隙的面积。算出用该孔隙的面积除以摄像的图像中所拍到的层叠陶瓷电容器的面积的值，作为孔隙面积率。

图11是表示侧留边部表面附近的孔隙面积率与侧留边部表面的维氏硬度的关系的图。

实验的结果，如图11所示，在实施例的层叠陶瓷电容器中，侧留边部表面附近的孔隙面积率为0.3％，侧留边部表面的维氏硬度为1470MPa以上且1680MPa以下。

另一方面，如图11所示，在比较例的层叠陶瓷电容器中，侧留边部表面附近的孔隙面积率为1.9％，侧留边部表面的维氏硬度为1140MPa以上且1270MPa以下。

通过以上而得以明确，实施例的层叠陶瓷电容器的抗折强度比比较例的层叠陶瓷电容器的抗折强度更加提升。

另外，本发明并不限定于所述实施方式，能在其要旨的范围内进行种种变形。