具有多层III‑V族异质结构的半导体结构的制作方法

本发明一般涉及在器件中使用来自元素周期表中第III及V族半导体材料。更具体地说，本发明涉及在源极/漏极区中使用III-V族材料异质结构，使得宽的能带隙(bandgap)的III-V族层组合或向上渐变到具有相对窄的能带隙的另一III-V族材料。

背景技术：

当半导体器件不断缩小，通过晶体管的沟道的有效电流将面临几个瓶颈。其中最关键的瓶颈之一是非本征电阻(extrinsic resistance)，当驱动电流通过器件的沟道以外的连接区(access region)时会显着降低。为了最大限度地提高驱动电流，晶体管同时需要低电阻的源极/漏极区及低的接触电阻。尽管使用低有效质量(low effective mass)的半导体材料(包括III-V材料，例如In(x)Ga(1-x)As，或硅锗合金)的沟道可通过引入低载流子有效质量(low carrier effective mass)可减少沟道电阻，但这些材料很容易危坏断态泄漏(off-state leakage)及不良的热载流子效应，如碰撞电离。这些影响的根源在于例如能带间隧穿(band-to-band tunneling)的现象，此结果来自通常比硅小的能带隙以及高电场密度，该高电场密度是由器件的几何形状所决定。此外，缩小器件同时实现接触电阻的要求已被证明是极具挑战性的，但对于最终器件性能为日益重要的关键。具有最小有效质量(例如，砷化铟、锗)的材料同时改善了接触电阻，并提高迁移率，但是这是以增加断态泄漏为代价的。

因此需要一种持续存在的方式，来同时实现低的源极/漏极电阻及低的接触电阻，并且不会产生不必要的沟道泄漏。

技术实现要素：

在一态样中，通过一种方法的提供，能克服现有技术的缺点，并提供额外的优点。该方法包括，在前栅极(gate first)或取代栅极(replacement gate)制造过程的部分中，提供起始半导体结构，该起始结构包括半导体衬底、包括源极区、漏极区及在其间的沟道区的主动区，以及在该沟道区上方的栅极结构。该方法还包括，在各该源极区及漏极区中，形成第一化合物半导体材料的底部阻挡层，及在该底部阻挡层上方形成第二化合物半导体材料的籽晶层，该籽晶层具有第一能带隙。该方法进一步包括在该籽晶层上方形成第三化合物半导体材料的顶层，该顶层具有比第一能带隙窄的第二能带隙，并且在该籽晶层及顶层之间形成该第二及第三化合物半导体材料的成分渐变层(compositionally graded layer)，该成分渐变层逐渐从其在底部的该第二化合物半导体材料转变成在其顶部的该第三化合物半导体材料。各化合物半导体材料包括来自元素周期表中第III及V族各者的至少一半导体材料。

根据另一态样，本发明提供一种晶体管。该晶体管包括沟道区及相对邻近该沟道区的源极区及漏极区。各该源极区及漏极区包括第一化合物半导体材料的底部阻挡层，在该底部阻挡层上方的第二化合物半导体材料的籽晶层，该籽晶层具有第一能带隙，在该籽晶层上方的第三化合物半导体材料的顶层，该顶层具有第二能带隙，该第二能带隙比该第一能带隙窄，各化合物半导体材料包括来自元素周期表中第III及V族各者的至少一半导体材料，以及在该籽晶层及该顶层之间的成分渐变层，该成分渐变层逐渐从该第二化合物半导体材料转变到该第三化合物半导体材料。

本发明的这些以及其它的目的、特征及优点将从以下结合附图所进行的本发明的各个态样的详细描述变得显而易见。

附图说明

图1是三维的起始半导体结构的一实例的横截面图，根据本发明的一个或多个态样，该起始结构包括衬底及耦合到该衬底的鳍片(fin)，以及在该鳍片上方的伪(dummy)栅极结构，该鳍片包括与衬底相同半导体材料的第一层、在该第一层上方的缓冲层、第一半导体材料的阻挡层、具有跨过源极区、漏极区以及位于源极区及漏极区之间的沟道区的主动层，该源极及漏极中至少一个可以包括来自元素周期表中第III及V族各者的至少一元素的化合物半导体材料。

图2是根据如下所述的本发明的一个或多个态样所描绘在各源极区及漏极区中形成具有相对于随后层较宽的能带隙的底部阻挡层之后的图1的起始结构的一个实例。

图3是根据本发明的一个或多个态样所描绘在各源极区及漏极区中的底部阻挡层上方形成籽晶层之后的图2的半导体结构的一个实例。

图4是根据本发明的一个或多个态样所描绘在籽晶层上方形成成分渐变层以及在该成分渐变层上方形成顶层之后的图3的半导体结构的一个实例，该成分渐变层逐渐从该籽晶层的材料转变到该顶层的材料，该顶层具有比籽晶层的能带隙窄的能带隙。

图5是根据本发明的一个或多个态样所描绘在各源极区及漏极区中的窄的能带隙材料的顶层上方形成介电层并平坦化该介电层之后的图4的半导体结构的一个实例。

图6是根据本发明的一个或多个态样所描绘用栅极电介质及金属栅极替换伪栅极并且在各源极区及漏极区中的窄的能带隙材料的顶层上方形成接触之后的图5的半导体结构的一个实例。

具体实施方式

本发明的态样与某些特征、优点以及其细节，下面将参照在附图中示出的非限制性实施例来更充分地说明。省略公知的材料、制造工具、工艺技术等详细描述以免不必要地模糊本发明。然而，应当理解的是，详细描述及具体实施例虽然指出了本发明的各态样，但只是以说明的方式给出，而不是以限制的方式。在本公开的基本发明概念的精神及/或范围内做各种替换、修改、添加及/或布置，对本领域技术人员将是显而易见的。

如本文整个说明书及权利要求书中使用的近似语言，可以用于允许的改变以修饰任何定量表示，而不会导致改变其所涉及的基本功能。因此，通过一个或多个术语，诸如“约”修饰的值不限于指定的精确值。在一些情况下，近似语言可对应用于测量该值的仪器的精确度。

本文所用的术语仅是为了描述特定实施例的目的，并非意图限制本发明。如本文中所使用的单数形式“一”、“一个”及“该”意图包括复数形式，除非上下文另外明确指出。请进一步理解，术语“包括”(以及任何形式的包括，例如“含有”及“包含”)，“具有”(以及任何形式的具有，例如“具有”及“拥有”)，“包含”(以及任何形式的包括，例如“包括”及“含有”)，以及“含有”(以及任何形式的包含，例如“包含”及“包括”)是开放式系动词。其结果是，一种方法或器件“包括”、“具有”、“包含”或“含有”一个或多个步骤或组件即拥有这一个或多个步骤或组件，但不限于仅拥有这一个或更多个步骤或组件而已。同样地，一种方法的一个步骤或一个器件的一个组件“包括”、“具有”、“包含”或“含有”一个或多个特征即拥有那一个或多个特征，但并不限于仅拥有那一个或更多的特征而已。此外，以某种方式配置的器件或结构是以至少那种方式来配置，但是也可以以未列出的方式来配置。

如本文用于指两个物理元素时所使用的术语“连接”，是指两个物理组件之间的直接连接。然而，术语“耦合”可以指直接连接或通过一个或多个中间组件的连接。

如本文所使用的术语“可”及“可以是”表明一组情况内发生的可能性；具有某种属性、特性或功能；及/或通过与限定动词相关连的表达一种或多种的能力、性能或可能性的限定另一个动词。因此，使用“可”及“可以是”表示修饰的术语明显适合、能够或适合指定的能力、功能或使用，在某些情况下，尽管考虑到修饰的术语可能有时是不适合、能够或适合的。例如，在某些情况下，可以预期的事件或能力，而在不能发生所述事件或能力的其他情况-此差别由术语“可”及“可以是”捕获。

参考以下的附图，其中没有画出比例以便于理解，其中相同的附图标记在不同的附图用于表示相同或相似的组件。

本发明的解决方案，无论是作为全III-V器件的一部分，或只在硅基器件的源极/漏极区，在源极/漏极区使用多层III-V族异质结构，同时解决低源极/漏极电阻及低源极/漏极接触电阻的需求，并避免不必要的沟道泄漏。此外，虽然示例显示三维半导体结构，但可以理解的是，本发明也可以用于平面器件。

图1是三维的起始半导体结构100的一个实例的横截面图，该起始结构包括衬底102及耦接至该衬底的至少一鳍片104，以及在该鳍片上方的伪栅极结构106，例如，该伪栅极结构包括伪栅极材料107(例如，多晶硅)及具有间隔件111(例如，如氮化硅的硬掩模材料)的帽盖109，各鳍片包括可选择的半导体材料的第一层108、在第一层上方的缓冲层110、阻挡层112、具有跨过源极区116、漏极区118及在源极区及漏极区之间的沟道区120的主动层114。层108、110及112可以各包括例如硅、例如硅锗的化合物半导体或是包括来自元素周期表中第III及V族各者的至少一元素的III-V族化合物半导体。可替代地，任何或所有的层108、110及112可以是介电层，诸如例如二氧化硅。根据本发明的一个或多个态样，主动区114包括至少部分的一个或多个化合物半导体材料，其包括来自元素周期表中第III及V族各者的至少一种元素。

在一个实例中，其中的沟道是硅基，缓冲层及阻挡层可以是例如硅、硅锗、氧化物层，或者可以通过不同的掺杂区来区分。

在另一个实例中，其中的沟道包括III-V族材料(例如，砷化铟镓)，缓冲层可以包括例如砷化镓、磷化铟、砷化铟镓或砷化铟铝，而阻挡层可以包括例如磷化铟或砷化铟铝。

起始结构可以传统方法制造，例如使用已知的工艺及技术。此外，除非另有说明，可使用传统工艺及技术以实现本发明的制造工艺的各个步骤。然而，尽管为简单起见仅示出单个晶体管，但应该理解的是，在实践中，通常同一块衬底上会包括许多这样的结构。

在一个实例中，衬底102可以包括任何适合于半导体器件的材料或任何含硅的衬底，包括但不限于，硅、单晶硅、多晶硅、非晶硅、悬空硅(silicon-on-nothing,SON)、绝缘体上硅(silicon-on-insulator,SOI)或替换绝缘体上硅(silicon-on-replacement insulator,SRI)或硅锗(SiGe)衬底等。衬底102可另外或替代地包括各种隔离、掺杂及/或器件的特征。该衬底可以包括其他合适的元素半导体，诸如例如结晶锗(Ge)、化合物半导体(如碳化硅(SiC)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、砷化铟(InAs)及/或锑化铟(InSb)或其组合)；半导体材料合金包括磷砷化镓(GaAsP)、砷化铟铝(AlInAs)、砷化铟镓(GaInAs)、磷化铟镓(GaInP)、磷砷化铟镓(GaInAsP)、砷锑化铝(AlAsSb)或其组合。

本发明可适用于平面或非平面的半导体结构。在一个实例中，可使用于非平面结构，其还包括至少一“鳍片”或凸起的半导体结构104(相对于衬底的凸起)。例如，该凸起结构可以自块衬底蚀刻，还可以包括例如相对于该衬底上方列出的任何材料。另外，一些或所有的凸起结构可以包括添加杂质(例如，通过掺杂)，使它们成为n型或p型。在本实例中，该结构还包括在沟道区上方的至少一栅极结构，栅极结构106包围一或多个该凸起结构的一部分。

图2是根据本发明的一个或多个态样所描绘在各源极区(116，图1)及漏极区(118，图1)中形成优选地与沟道区120晶格匹配的化合物半导体材料的第二阻挡层122之后的图1的起始结构的一个实例。如本文所使用的“化合物半导体材料”包括来自元素周期表中第III及V族各者的一种或多种半导体材料。

在一个实例中，第二阻挡层122包括具有相对宽的能带隙的半导体材料，并且可以与沟道区晶格匹配。底部阻挡层的材料可以包括例如磷化铟(其具有约1.34电子伏特(eV)的能带隙)或砷化铟铝(其具有约1.5eV的能带隙)，并且可以使用一个或多个传统的制造方法及工艺形成。

图3是根据本发明的一个或多个态样所描绘在各源极区及漏极区中的第二阻挡层122上方形成化合物半导体材料的籽晶层124之后的图2的半导体结构的一个实例。

籽晶层124优选地与第二阻挡层122晶格匹配，可以掺杂与沟道相同的极性，并且可以使用一个或多个传统的制造工艺及技术形成。在一个实例中，该籽晶层材料包括砷化铟镓，并在阻挡层上通过外延生长形成。在另一实例中，该籽晶层被掺杂。

图4是根据本发明的一个或多个态样所描绘在籽晶层124上方形成一成分渐变层126以及在该成分渐变层上方形成顶层128之后的图3的半导体结构的一个实例，该成分渐变层逐渐从该籽晶层的材料向上转变到该顶层的材料，该顶层具有比该籽晶层的能带隙窄的能带隙。该渐变层可具有用于渐变转变的任何数量的成分层。然而，在许多情况下，更多数量的层是优选的。此外，虽然为了容易理解，本实例包括籽晶层及顶层，应被理解的是，成分渐变层实际上可以是籽晶层、顶层及成分渐变层。

成分渐变层126包括多个层，逐渐从籽晶层124的化合物半导体材料转变成顶层128的化合物半导体材料，而且可以使用一种或多种传统的制造工艺及技术形成。在一个实例中，能带隙转变跨越范围为约0.36eV(砷化铟)至约1.42eV(砷化镓)。在另一实例中，籽晶层的化合物材料包括砷化铟镓(InGaAs)，顶层的化合物材料包括具有约0.36eV的能带隙的砷化铟(InAs)，而成分渐变层利用两者之间的渐变混合物从全InGaAs转变到全InAs。在另一实例中，籽晶层可以包括磷化铟(InP)，具有成分渐变层从53％的砷化铟镓(InGaAs)开始，朝顶层的方向逐渐增加InGaAs中铟的百分比到100％(InAs)。

图5是根据本发明的一个或多个态样所描绘在各源极区及漏极区中的窄的能带隙材料的顶层128上方，使用例如一种或多种传统工艺及技术形成介电层130(例如，层间介电材料)之后的图4的半导体结构的一个实例。

图6是根据本发明的一个或多个态样所描绘用金属栅极132替换伪栅极并在各源极区及漏极区中的窄的能带隙材料的顶层128上方形成接触134之后的图5的半导体结构的一个实例。

在第一态样中，上述公开的是一种方法。该方法包括提供起始半导体结构，该起始结构包括半导体衬底、包括源极区、漏极区以及在其间的沟道区的主动区，以及沟道区上方的栅极结构。该方法还包括，在各源极区及漏极区中，形成第一化合物半导体材料的底部阻挡层，并在该底部阻挡层上方形成第二化合物半导体材料的籽晶层，该籽晶层具有第一能带隙。该方法进一步包括在该籽晶层上方形成第三化合物半导体材料的顶层，该顶层具有比第一能带隙窄的第二能带隙，且各化合物半导体材料包括来自元素周期表中第III及V族各者的半导体材料。该方法还包括在籽晶层及顶层之间形成第二及第三化合物半导体材料的成分渐变层，该成分渐变层逐渐从在其底部的该第二化合物半导体材料转变成在其顶部的该第三化合物半导体材料。

在一个实例中，该底部阻挡层具有例如相对于该顶层的能带隙宽的能带隙。

在一个实例中，在第一态样的方法中的起始半导体结构中的沟道区可包括例如来自元素周期表中第IV族或是第III及V族各者的半导体材料的第四半导体材料。在一个实例中，该第四半导体材料可包括例如硅、砷化铟镓及硅锗中的任一个。

在一个实例中，在第一态样的方法中的起始半导体结构的各源极区及漏极区中的第一化合物半导体材料可以是例如与沟道区晶格匹配。

在一个实例中，在第一态样的方法中的起始半导体结构还可以包括，例如连接到该衬底的鳍片，以及可以位于该鳍片的顶部的该主动区。

在一个实例中，在第一态样的方法中的起始半导体结构的底部阻挡层的第一化合物半导体材料可以包括，例如磷化铟。

在一个实例中，在第一态样的方法中的起始半导体结构的籽晶层的第二化合物半导体材料可以包括，例如与底部阻挡层晶格匹配的砷化铟镓。

在一个实例中，在第一态样的方法中的起始半导体结构的顶层的第三化合物半导体材料可以包括，例如砷化铟，以及籽晶层的第二化合物半导体材料可以包括，例如砷化铟镓。

在第二态样中，上述公开的是一种晶体管。该晶体管包括沟道区及相对邻近沟道区的源极区及漏极区，各源极区及漏极区包括：第一化合物半导体材料的底部阻挡层；在该底部阻挡层上方的第二化合物半导体的籽晶层，该籽晶层具有第一能带隙；在该籽晶层上方的第三化合物半导体材料的顶层，该顶层具有第二能带隙，该第二能带隙比该第一能带隙窄，各化合物半导体材料包括来自元素周期表中第III及V族各者的半导体材料。晶体管进一步包括在籽晶层及顶层之间的成分渐变层，该成分渐变层逐渐从该第二化合物半导体材料转变到该第三化合物半导体材料。

在一个实例中，第二态样的晶体管的第一化合物半导体材料可以是例如与沟道区晶格匹配。

在一个实例中，第二态样的晶体管还可以包括例如衬底及耦合到该衬底的鳍片，及位于该鳍片的顶部的源极区，沟道区及漏极区。

在一个实例中，第二态样的晶体管的底部阻挡层可以具有例如比顶层的能带隙宽的能带隙。

在一个实例中，第二态样的晶体管的沟道区可以包括例如来自元素周期表中第IV族或是第III及V族各者的半导体材料。

在一个实例中，第二态样的晶体管的沟道区可以包括例如硅、砷化铟镓及硅锗中的任一个。

在一个实例中，第二态样的晶体管的底部阻挡层的第一化合物半导体材料可以包括例如磷化铟。

在一个实例中，第二态样的晶体管的籽晶层的第二化合物半导体材料可以包括例如与底部阻挡层晶格匹配的n型半导体材料。在一个实例中，该n型半导体材料可以包括例如砷化铟镓。

在一个实例中，第二态样的晶体管的顶层的第三化合物半导体材料可以包括例如砷化铟。在一个实例中，籽晶层的第二化合物半导体材料可以包括例如砷化铟镓。

虽然本文已描述及示出本发明的若干态样，本领域的技术人员能够通过替代态样达到同样的目的。因此，所附的权利要求旨在覆盖落在本发明的真实精神及范围内的所有替代态样。