本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。
背景技术：
随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元器件数量也越来越多，元器件的尺寸也随之减小。随着MOS器件尺寸的减小，MOS器件的沟道随之缩短。由于沟道缩短，MOS器件的缓变沟道近似不再成立，而凸显出各种不利的物理效应(特别是短沟道效应)，这使得器件性能和可靠性发生退化，限制了器件尺寸的进一步缩小。
为了进一步缩小MOS器件的尺寸，人们发展了多面栅场效应晶体管结构，以提高MOS器件栅极的控制能力，抑制短沟道效应。其中鳍式场效应晶体管就是一种常见的多面栅结构晶体管。
鳍式场效应晶体管为立体结构，包括衬底，所述衬底上形成有一个或多个凸出的鳍，鳍之间设置有绝缘隔离部件；栅极横跨于鳍上且覆盖所述鳍的顶部和侧壁。由于这种立体结构与传统平面结构的晶体管具有较大区别，部分工艺如果操作不当可能对形成器件的电学性能造成很大影响。
鳍式场效应晶体管的源区、漏区和沟道均位于鳍部内，鳍部的形成工艺直接影响所形成晶体管的性能。但是现有技术中具有鳍部的半导体结构，往往存在电学性能不良的问题。
技术实现要素：
本发明解决的问题是提供一种半导体结构及其形成方法，以改善半导体结构的电学性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：
提供基底，所述基底包括衬底以及位于所述衬底上的鳍部；在所述鳍部侧壁形成支撑层；对所述鳍部进行离子注入，以形成离子掺杂区。
可选的，形成支撑层的步骤中，所述支撑层为单层结构或叠层结构。
可选的，形成支撑层的步骤中，所述支撑层的材料为氮化硅、氮氧化硅、氧化硅、氧化铝、氧化锆、磷硅酸玻璃、非晶碳中的一种或多种。
可选的，形成支撑层的步骤中，所述支撑层为叠层结构，所述支撑层为氧化物-氮化物-氧化物结构或者氮化物-氧化物-氮化物结构。
可选的，形成支撑层的步骤中，所述支撑层的厚度在到范围内。
可选的，形成支撑层的步骤包括：通过原子层沉积、炉管或者化学气相沉积的方式形成所述支撑层。
可选的，进行离子注入的步骤包括：对所述鳍部进行离子注入，在所述鳍部内形成阱掺杂区；或者，对所述鳍部进行离子注入，在所述鳍部内形成口袋掺杂区；或者，对所述鳍部进行离子注入，在所述鳍部内形成轻掺杂区；或者，对所述鳍部进行离子注入，在所述鳍部内形成源漏掺杂区。
可选的，进行离子注入的步骤中，工艺温度在20℃到30℃范围内。
可选的，进行离子注入的步骤包括：对所述鳍部进行离子注入，在所述鳍部内形成源漏掺杂区；进行离子注入的步骤中，注入剂量在1E13atom/cm2到5E15atom/cm2范围内，注入能量在2KeV到60KeV范围内，所述离子注入的注入方向与法向之间的角度在0°到30°范围内。
可选的，进行离子注入之后，所述形成方法还包括：去除所述支撑层，露出所述鳍部侧壁。
可选的，去除所述支撑层的步骤包括：通过湿法刻蚀的方式去除所述支撑层。
可选的，形成支撑层的步骤中，所述支撑层的材料为氮化硅；通过湿法刻蚀的方式去除所述支撑层的步骤包括：通过磷酸湿法刻蚀的方式去除所述支撑层。
可选的，通过磷酸湿法刻蚀的方式去除所述支撑层的步骤中，磷酸溶液的质量百分比浓度在50％到90％范围内，工艺温度在0℃到180℃范围内，工艺时间在60s到3min范围内。
可选的，形成所述支撑层的步骤中，所述支撑层还位于所述鳍部顶部上以及鳍部之间的衬底上。
相应的，本发明还提供一种半导体结构，包括：
基底，所述基底包括衬底以及位于所述衬底上的鳍部，所述鳍部内具有离子掺杂区；位于所述鳍部侧壁上的支撑层。
可选的，所述支撑层为单层结构或叠层结构。
可选的，所述支撑层的材料为氮化硅、氮氧化硅、氧化硅、氧化铝、氧化锆、磷硅酸玻璃、非晶碳中的一种或多种。
可选的，所述支撑层为叠层结构，所述支撑层为氧化物-氮化物-氧化物结构或者氮化物-氧化物-氮化物结构。
可选的，所述支撑层的厚度在到范围内。
可选的，所述离子掺杂区为阱掺杂区、口袋掺杂区、轻掺杂区或源漏掺杂区。
与现有技术相比，本发明的技术方案具有以下优点：
本发明在形成包括有鳍部的基底之后，在对所述鳍部进行离子注入之前，在所述鳍部侧壁形成支撑层。由于所述支撑层能够在离子注入过程中对所述鳍部起到支撑作用，从而能够有效的减少所述鳍部在离子注入过程中出现弯折现象，有利于提高所述鳍部的质量，有利于改善半导体结构的电学性能。
本发明可选方案中，形成支撑层之后，进行离子注入；所述离子注入步骤可以在常温下进行。由于所述鳍部侧面形成有支撑层，离子注入的工艺温度较高，所以能够有效的减少所述鳍部非晶化现象出现的可能，从而能够有效的提高所述鳍部的质量，有利于改善半导体结构的电学性能。
附图说明
图1至图3是一种半导体结构形成方法各个步骤对应的剖面结构示意图；
图4至图7是本发明半导体结构形成方法一实施例各个步骤对应的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术中具有鳍部的半导体结构存在电学性能不良的问题。现结合一种具有鳍部的半导体结构分析其性能不良问题的原因：
参考图1至图3，示出了一种半导体结构形成方法各个步骤对应的剖面结构示意图。
所述形成方法包括：
如图1所示，提供基底，所述基底包括衬底10以及位于所述衬底10上的鳍部11；在所述鳍部11露出的衬底10上形成隔离层12，所述隔离层12露出所述鳍部11顶部和部分侧壁的表面。
为了形成使所述鳍部11能够用于形成各种器件，需要对所述鳍部11进行离子掺杂，在所述鳍部11内形成阱掺杂区、口袋掺杂区、轻掺杂区或源漏掺杂区等各种离子掺杂区，所以如图2所示，对所述鳍部11进行离子注入20，在所述鳍部11内形成离子掺杂区14。
如图3所示，离子注入20工艺过程中，由于工艺温度较高，所述鳍部11会出现软化的现象，从而造成所述鳍部11出现弯折的现象(如图3中圈21内所示)。当采用低温工艺进行离子注入时，由于无法形成种子层，所以所述鳍部11会出现非晶化的现象。所述鳍部11弯折或者非晶化都会影响所述鳍部11的性能，从而造成半导体结构性能的退化。
为解决所述技术问题，本发明提供一种半导体结构的形成方法，包括：
提供基底，所述基底包括衬底以及位于所述衬底上的鳍部；在所述鳍部侧壁形成支撑层；对所述鳍部进行离子注入，以形成离子掺杂区。
本发明在形成包括有鳍部的基底之后，在对所述鳍部进行离子注入之前，在所述鳍部侧壁形成支撑层。由于所述支撑层能够在离子注入过程中对所述鳍部起到支撑作用，从而能够有效的减少所述鳍部在离子注入过程中出现弯折现象，有利于提高所述鳍部的质量，有利于改善半导体结构的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图4至图7，示出了本发明半导体结构形成方法一实施例各个步骤对应的剖面结构示意图。
参考图4，提供基底，所述基底包括衬底100以及位于所述衬底100上的鳍部110。
所述衬底100用于提供工艺操作平台。
本实施例中，所述衬底100的材料为单晶硅。本发明其他实施例中，所述衬底还可以是多晶硅衬底、非晶硅衬底或者锗硅衬底、碳硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或者III－V族化合物衬底，例如氮化镓衬底或砷化镓衬底等。所述衬底的材料可以选取适宜于工艺需求或易于集成的材料。
所述鳍部110用于形成鳍式场效应晶体管。
本实施例中，所述鳍部110的材料与所述衬底100的材料相同，同为单晶硅。本发明其他实施例中，所述鳍部的材料也可以与所述衬底的材料不同，可以选自锗、锗硅、碳硅或砷化镓等适宜于形成鳍部的材料。
具体的，所述衬底100和所述鳍部110可以同时形成。形成所述衬底100和所述鳍部110的步骤包括：提供初始衬底；在所述初始衬底表面形成鳍部掩膜层(图中未示出)；以所述鳍部掩膜层为掩膜刻蚀所述初始衬底，形成所述衬底100以及位于所述衬底100上的鳍部110。
所述鳍部掩膜层用于定义所述鳍部110的尺寸和位置。形成所述鳍部掩膜层的步骤包括：在所述初始衬底上形成掩膜材料层；在所述掩膜材料层上形成图形层；以所述图形层为掩膜，刻蚀所述掩膜材料层，露出所述初始衬底，以形成所述鳍部掩膜层。
所述图形层用于对所述掩膜材料层进行图形化，以定义所述鳍部的尺寸和位置。本实施例中，所述图形层为图形化的光刻胶层，可以通过涂布工艺和光刻工艺形成。本发明其他实施例中，所述图形层还可以为多重图形化掩膜工艺所形成的掩膜，以缩小鳍部的特征尺寸以及相邻鳍部之间的距离，提高所形成半导体结构的集成度。其中多重图形化掩膜工艺包括：自对准双重图形化(Self-aligned Double Patterned，SaDP)工艺、自对准三重图形化(Self-aligned Triple Patterned)工艺、或自对准四重图形化(Self-aligned Double Double Patterned，SaDDP)工艺。
需要说明的是，本实施例中，形成所述衬底100和所述鳍部110之后，保留所述鳍部110顶部的鳍部掩膜层。所述鳍部掩膜层的材料为氮化硅，用于在后续工艺中定义平坦化工艺的停止层位置，并起到保护鳍部110的作用。
本实施例中，在形成所述衬底100和所述鳍部110后，所述形成方法还包括：在所述鳍部110露出的衬底100上形成隔离层120，所述隔离层120顶部低于所述鳍部110的顶部且覆盖所述鳍部110侧壁的部分表面。
所述隔离层120用于实现相邻鳍部110之间以及相邻半导体结构之间的电隔离。本实施例中，所述隔离层120的材料为氧化硅。本发明其他实施例中，所述隔离层的材料还可以为氮化硅或氮氧化硅等材料。
形成所述隔离层120的步骤包括：通过化学气相沉积(例如：流体化学气相沉积)等方法在所述鳍部110露出的衬底100上形成隔离材料层，所述隔离材料层覆盖所述鳍部掩膜层；通过化学机械研磨等方式去除高于所述鳍部掩膜层的隔离材料层；通过回刻的方式去除剩余隔离材料层的部分厚度以形成所述隔离层120。
需要说明的是，在形成所述隔离层120之后，所述形成方法还包括：去除所述鳍部掩膜层，以露出所述鳍部的顶部表面。
参考图5，在所述鳍部110侧壁形成支撑层130。
所述支撑层130用于在后续工艺中对所述鳍部110起支撑作用，从而减少所述鳍部110出现弯折现象的可能，提高所形成鳍部110的质量，改善所形成半导体结构的电学性能。
本实施例中，形成所述支撑层130的步骤中，所述支撑层130为单层结构。具体的，所述支撑层130的材料为氮化硅(SiN)。氮化硅材料的致密度较高，硬度较高，能够在后续工艺中对所述鳍部110起到有效的支撑作用，从而降低弯折现象出现的几率。
本发明其他实施例中，所述支撑层的材料还可以为氮氧化硅(SiON)、氧化硅(SiO2)、氧化铝(Al2O3)、氧化锆(ZrO2)、磷硅酸玻璃(Phosphosilicate Glass，PSG)、非晶碳(a-C)中的一种或多种材料。
此外，本发明其他实施例中，所述支撑层还可以为叠层结构的支撑层。具体的，所述支撑层可以为氧化物-氮化物-氧化物结构或者氮化物-氧化物-氮化物结构。将所述支撑层为氧化物-氮化物-氧化物结构或者氮化物-氧化物-氮化物结构的做法，无需增加特殊的工艺步骤，有利于与现有工艺兼容，有利于降低工艺成本。
需要说明的是，所述支撑层130的厚度不宜太大也不宜太小。所述支撑层130的厚度如果太小，则后续工艺中所述支撑层130难以对所述鳍部110起到有效的支撑作用，所述鳍部110依旧可能出现弯折的现象；所述支撑层130的厚度如果太大，则可能会引起材料浪费增加工艺难度的问题，而且后续工艺包括对所述鳍部110进行离子注入，所以所述支撑层130的厚度如果太大，会影响对所述鳍部110的离子注入，从而影响所形成半导体结构的性能。具体的，本实施例中，形成支撑层130的步骤中，所述支撑层130的厚度在到范围内。
具体的，形成支撑层130的步骤包括：通过原子层沉积的方式形成所述支撑层130。原子层沉积工艺所形成的膜层致密度较高，而且具有较好的阶梯覆盖性，采用原子层沉积方式形成所述支撑层130的做法有利于提高所形成支撑层130的致密度较高，而且阶梯覆盖性能较好，有利于提高所形成半导体结构的良率和性能。
本发明其他实施例中，形成支撑层的步骤还包括：通过炉管或者化学气相沉积等方式形成所述支撑层。如图5所示，本实施例中，所述支撑层130除了位于所述鳍部110的侧壁，还位于所述鳍部110顶部上和所述鳍部110之间的衬底100上。所以本实施例中，形成所述支撑层130的步骤包括：通过原子层沉积的方式形成位于所述鳍部顶部和侧壁表面上以及所述隔离层120表面上的支撑层130。
本发明其他实施例中，所述支撑层130还可以仅位于所述鳍部110的侧壁。使所述支撑层位于所述鳍部侧壁和顶部上以及所述鳍部之间衬底上的做法，能够简化工艺步骤，降低工艺成本。
参考图6，对所述鳍部110进行离子注入200，以形成离子掺杂区140。
所述离子注入200的步骤用于在所述鳍部110内形成离子掺杂区140。
由于所述鳍部110侧壁形成有支撑层130，所以在离子注入200的步骤中，即使温度升高所述鳍部110出现软化的现象，所述支撑层130也能够对所述鳍部110起到有效的支撑，能够减少所述鳍部110出现弯折现象的可能，有利于提高所形成半导体结构的电学性能。
本实施例中，所述离子注入200步骤是源漏注入(S/D Implant)，所述离子掺杂区140为源漏掺杂区。所以进行离子注入200的步骤包括：对所述鳍部110进行离子注入，在所述鳍部110内形成源漏掺杂区。
本发明其他实施例中，所述离子注入的步骤还可以是阱注入(Well Implant)、口袋注入(Pocket Implant)或轻掺杂漏注入(Light Doped Drain Implant，LDD Implant)。也就是说，所述离子注入的步骤还包括：对所述鳍部进行离子注入，在所述鳍部内形成阱掺杂区；或者，对所述鳍部进行离子注入，在所述鳍部内形成口袋掺杂区；或者，对所述鳍部进行离子注入，在所述鳍部内形成轻掺杂区。本发明其他实施例中，所述离子注入也可以为用于形成其他掺杂区的离子注入。
需要说明的是，进行离子注入200的步骤中，工艺温度不宜太低也不宜太高。工艺温度如果太低，则会影响所述鳍部110表面的种子层，从而引起鳍部110非晶化的现象，影响所形成鳍部110的质量，影响所形成半导体结构的性能；工艺温度如果太高，则容易增加工艺风险，容易引起能源浪费、增大工艺难度的问题。具体的，进行离子注入200的步骤中，工艺温度在20℃到30℃范围内。
也就是说，所述离子注入200步骤可以在常温(25℃左右)下进行。由于所述鳍部110侧面形成有支撑层130，离子注入200的工艺温度较高，所以能够有效的减少所述鳍部110非晶化现象出现的可能，从而能够有效的提高所述鳍部110的质量，有利于改善半导体结构的电学性能。
此外，由于鳍部110顶部和侧壁都形成有支撑层130，所述离子注入200的步骤中，掺杂离子需要穿透所述支撑层才能够进入所述鳍部110，以实现注入。所以所述离子注入200的能量和剂量均会随着所述支撑层130的形成而调整。
本实施例中，所述离子注入200的步骤为源漏注入，也就是说，进行离子注入200的步骤包括：对所述鳍部110进行离子注入200，在所述鳍部110内形成源漏掺杂区。
所以进行离子注入200的步骤中，注入剂量在1E13atom/cm2到5E15atom/cm2范围内，注入能量在2KeV到60KeV范围内，所述离子注入的注入方向与法向之间的角度在0°到30°范围内。
需要说明的是，进行离子注入200之后，还需要进行形成栅极结构等其他步骤，所述支撑层130的形成，会影响后续工艺的进行。所以参考图7，进行离子注入200之后，所述形成方法还包括：去除所述支撑层130，露出所述鳍部110表面。
具体的，本实施例中，所述支撑层130覆盖所述鳍部110顶部和侧壁表面以及所述隔离层120表面，所以去除所述支撑层130的步骤包括：去除所述支撑层130，露出所述鳍部110顶部和侧壁以及所述隔离层120表面。
本实施例中，去除所述支撑层130的步骤包括：通过湿法刻蚀的方式去除所述支撑层130。湿法刻蚀去除所述支撑层130的步骤，能够有效的减少去除工艺对所述鳍部110的损伤，有利于减少所述离子掺杂区140受损的可能，有利于提高良率和半导体结构的性能。
形成支撑层130的步骤中，所述支撑层130的材料为氮化硅；所以通过湿法刻蚀的方式去除所述支撑层130的步骤包括：通过磷酸湿法刻蚀的方式去除所述支撑层130。
磷酸湿法刻蚀去除所述支撑层130的步骤中，磷酸溶液的质量百分比浓度在50％到90％范围内，工艺温度在0℃到180℃范围内，工艺时间在60s到3min范围内。将磷酸湿法刻蚀去除所述支撑层130的工艺参数设置在合理范围内，能够有效降低湿法刻蚀去除所述支撑层130对所述鳍部110的影响，减少所述支撑层130对所形成半导体结构的影响，有利于提高良率，改善所形成半导体结构的性能。
相应的，本发明还提供一种半导体结构。
参考图6，示出了本发明半导体结构一实施例的剖面结构示意图。
所述半导体结构包括：基底，所述基底包括衬底100以及位于所述衬底100上的鳍部110，所述鳍部110内具有离子掺杂区140；位于所述鳍部110侧壁上的支撑层130。
所述衬底100用于提供工艺操作平台。本实施例中，所述衬底100的材料为单晶硅。本发明其他实施例中，所述衬底还可以是多晶硅衬底、非晶硅衬底或者锗硅衬底、碳硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或者III－V族化合物衬底，例如氮化镓衬底或砷化镓衬底等。所述衬底的材料可以选取适宜于工艺需求或易于集成的材料。
所述鳍部110用于形成鳍式场效应晶体管。本实施例中，所述鳍部110的材料与所述衬底100的材料相同，同为单晶硅。本发明其他实施例中，所述鳍部的材料也可以与所述衬底的材料不同，可以选自锗、锗硅、碳硅或砷化镓等适宜于形成鳍部的材料。
本实施例中，所述半导体结构还包括：位于所述鳍部110露出衬底100上的隔离层120。所述隔离层120用于实现相邻鳍部110之间以及相邻半导体结构之间的电隔离。本实施例中，所述隔离层120的材料为氧化硅。本发明其他实施例中，所述隔离层的材料还可以为氮化硅或氮氧化硅等材料。
所述离子掺杂区140通过离子掺杂工艺形成。本实施例中，所述离子掺杂区140为源漏掺杂区。本发明其他实施例中，所述离子掺杂区还可以为阱掺杂区、口袋掺杂区或轻掺杂区。具体的，所述掺杂区140的掺杂深度在10nm到80nm范围内。
所述支撑层130用于在形成离子掺杂区140的过程中对所述鳍部110起支撑作用，从而减少所述鳍部110出现弯折现象的可能，提高所述鳍部110的质量，改善所述半导体结构的电学性能。
本实施例中，所述支撑层130为单层结构。具体的，所述支撑层130的材料为氮化硅(SiN)。氮化硅材料的致密度较高，硬度较高，能够在后续工艺中对所述鳍部110起到有效的支撑作用，从而降低弯折现象出现的几率。
本发明其他实施例中，所述支撑层的材料还可以为氮氧化硅(SiON)、氧化硅(SiO2)、氧化铝(Al2O3)、氧化锆(ZrO2)、磷硅酸玻璃(Phosphosilicate Glass，PSG)、非晶碳(a-C)中的一种或多种材料。
此外，本发明其他实施例中，所述支撑层还可以为叠层结构的支撑层。具体的，所述支撑层可以为氧化物-氮化物-氧化物结构或者氮化物-氧化物-氮化物结构。
需要说明的是，所述支撑层130的厚度不宜太大也不宜太小。所述支撑层130的厚度如果太小，则所述支撑层130难以对所述鳍部110起到有效的支撑作用，所述鳍部110依旧可能出现弯折的现象；所述支撑层130的厚度如果太大，则可能会引起材料浪费增加工艺难度的问题，会增大形成所述离子掺杂区140的工艺难度，从而影响所述半导体结构的性能。具体的，本实施例中，所述支撑层130的厚度在到范围内。
综上，本发明在形成包括有鳍部的基底之后，在对所述鳍部进行离子注入之前，在所述鳍部侧壁形成支撑层。由于所述支撑层能够在离子注入过程中对所述鳍部起到支撑作用，从而能够有效的减少所述鳍部在离子注入过程中出现弯折现象，有利于提高所述鳍部的质量，有利于改善半导体结构的电学性能。而且本发明可选方案中，形成支撑层之后，进行离子注入；所述离子注入步骤可以在常温下进行。由于所述鳍部侧面形成有支撑层，离子注入的工艺温度较高，所以能够有效的减少所述鳍部非晶化现象出现的可能，从而能够有效的提高所述鳍部的质量，有利于改善半导体结构的电学性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。