本发明涉及阵列基板制备的技术领域，尤其涉及一种阵列基板及其制备方法。
背景技术：
TFT-LCD液晶显示器是当前应用最为广泛的平板显示器，制造液晶面板的技术日趋成熟与先进。简化生产工艺、减少制程时间、提高制程效率是降低生产成本以在行业的剧烈竞争中得以生存的重要途径。因此，3Mask工艺制备TFT-LCD阵列基板结构的技术被广泛研究。
3Mask工艺是基于4Mask工艺基础上，利用Half-Tone光罩，结合ITO的lift-off工艺，在PV层挖洞之后，不移除光阻直接ITO成膜，成膜后再移除光阻，移除光阻的过程同时完成像素电极层的图型化，而ITO的Lift-off工艺的难点之处在于光阻上覆盖ITO，剥离液只能从没有被ITO覆盖的区域开始剥离光阻，在没有被ITO覆盖的区域较小时，存在剥离效率不高、光阻残留等问题而影响面板质量。
技术实现要素：
为了解决现有技术的不足，本发明提供一种阵列基板及其制备方法，能够提升剥离效率和剥离均一性，降低光阻残留的概率。
本发明提出的具体技术方案为：提供一种阵列基板的制备方法，所述制备方法包括步骤：
在薄膜晶体管层上沉积钝化材料层，所述钝化材料层包括交替设置的第一膜层和第二膜层，所述钝化材料层的顶层为所述第二膜层，所述第一膜层与所述第二膜层的材质不同；
以光阻层为掩模，对所述钝化材料层进行刻蚀，直至刻蚀至露出所述第一膜层，形成与所述光阻层对应的图案结构；
在所述光阻层及暴露的所述第一膜层上沉积ITO薄膜；
将所述光阻层剥离，获得阵列基板。
进一步地，所述第一膜层的材质为二氧化硅，所述第二膜层的材质为氮化硅。
进一步地，在步骤以光阻层为掩模，对所述钝化材料层进行刻蚀，直至刻蚀至露出所述第一膜层之前，所述制备方法还包括：
在所述钝化材料层上沉积光阻材料层；
对所述光阻材料层进行曝光显影，获得所述光阻层，所述光阻层包括间隔设置的多个光阻。
进一步地，所述图案结构包括间隔设置的多个间隔物，所述多个间隔物与所述多个光阻一一对应。
进一步地，所述间隔物在所述第一膜层上的投影位于所述光阻在所述第一膜层上的投影内。
进一步地，所述ITO薄膜的厚度小于所述第二膜层的厚度。
本发明还提供了一种阵列基板，所述阵列基板包括薄膜晶体管层、钝化层及像素电极层，所述钝化层位于所述薄膜晶体管层上，所述像素电极层形成于所述钝化层的表面，所述钝化层包括交替设置的第一膜层、第二膜层及位于所述钝化层的顶层的图案结构，所述第一膜层与所述第二膜层的材质不同，所述图案结构的材质与所述第二膜层的材质相同，所述像素电极层包括多个像素电极，所述图案结构包括多个间隔物，所述间隔物与所述像素电极间隔设置。
进一步地，所述第一膜层的材质为二氧化硅，所述第二膜层的材质为氮化硅。
进一步地，所述像素电极的厚度小于所述间隔物的厚度。
进一步地，所述钝化层上还设有过孔，所述像素电极通过所述过孔与所述薄膜晶体管的漏极连接。
本发明提出的阵列基板的制备方法中钝化材料层包括交替设置的第一膜层和第二膜层，第一膜层与第二膜层的材质不同，这样在刻蚀的时候，由于不同材料的刻蚀速率不同，从而可以在间隔物的边缘与光阻的边缘形成较大的间隔，使得剥离液能够更好的对光阻进行剥离，提升剥离效率和剥离均一性，降低光阻残留的概率。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为阵列基板的结构示意图；
图2～图6为阵列基板的制备工艺流程图。
具体实施方式
以下，将参照附图来详细描述本发明的实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。在附图中，相同的标号将始终被用于表示相同的元件。
参照图1，本实施例提供的阵列基板包括薄膜晶体管层1、钝化层2及像素电极层3，钝化层2位于薄膜晶体管层1上，像素电极层3形成于钝化层2的表面。钝化层2包括交替设置的第一膜层21、第二膜层22及位于钝化层2的顶层的图案结构23，第一膜层21与第二膜层22的材质不同，图案结构23的材质与第二膜层22的材质相同，像素电极层3包括多个像素电极31，图案结构23包括多个间隔物230，间隔物230与像素电极31间隔设置。
钝化层2的底层可以是第一膜层21，也可以是第二膜层22，即钝化层2可以是第一膜层21和第二膜层22从下而上交替叠层设置，也可以是第二膜层21和第一膜层22从下而上交替叠层设置，其中，钝化层2的顶层为图案结构23。
本实施例的图1中仅示出了像素电极层3中的一个像素结构对应的多个像素电极31的情况，一个像素结构中的多个像素电极31呈梳子状排列，多个像素电极31连接在一起。薄膜晶体管层1包括衬底11和薄膜晶体管(TFT)，其中，图1中也仅示出了一个像素结构的薄膜晶体管的情况，一个薄膜晶体管与多个像素电极31对应。薄膜晶体管包括栅绝缘层12、栅极13、有源层14、源极15及漏极16。薄膜晶体管为底栅结构，栅极13设于衬底11的顶部，栅绝缘层12覆盖于栅极13和衬底11上，有源层14位于栅绝缘层12上，栅极13和有缘层14通过栅绝缘层12进行隔离。源极15、漏极16分别位于有源层14的两侧并部分覆盖有缘层14，钝化层2覆盖于有源层14、源极15及漏极16上。其中，薄膜晶体管的材质为ITO。
第一膜层21的材质为二氧化硅，第二膜层22的材质为氮化硅，图案结构23的材质也为氮化硅，其中，第一膜层21和第二膜层22的材质也可以为其他材质，只要在形成图案结构23的时候，第二膜层22的材质的反应速率比第一膜层21的材质的反应速率大即可。
本实施例中，像素电极31的厚度小于间隔物230的厚度，即像素电极31在垂直于衬底11方向上的高度小于间隔物230在垂直于衬底11方向上的高度。
钝化层2上还设有过孔20，多个像素电极31中的一个像素电极31通过过孔20与薄膜晶体管中的漏极16连接。
参照图2～图6，本实施例还提供了上述阵列基板的制备方法，所述制备方法包括步骤：
S1、在薄膜晶体管层1上沉积钝化材料层4，钝化材料层4包括交替设置的第一膜层21和第二膜层22，钝化材料层4的顶层为第二膜层22，第一膜层21与第二膜层22的材质不同；
S2、以光阻层5为掩模，对钝化材料层4进行刻蚀，直至刻蚀至露出第一膜层21，形成与光阻层5对应的图案结构23；
S3、在光阻层5及暴露的第一膜层21上沉积ITO薄膜6，ITO薄膜6的厚度小于第二膜层22的厚度；
S4、将光阻层5剥离，获得阵列基板。
在步骤S4中，光阻层5被剥离后，光阻层5上的ITO薄膜6也相应被剥离，剩下形成在第一膜层21上的ITO薄膜6，从而在第一膜层21的表面形成像素电极层3，间隔设置的多个ITO薄膜6即为像素电极层3的多个像素电极31。
在步骤S4中将光阻层5剥离之后，还需要形成过孔20，像素电极31通过过孔20与薄膜晶体管中的漏极16连接，如图6所示。
钝化材料层4的底层可以是第一膜层21，也可以是第二膜层22，即钝化材料层4可以是第一膜层21和第二膜层22从下而上交替叠层设置，也可以是第二膜层21和第一膜层22从下而上交替叠层设置，其中，钝化材料层4的顶层为第二膜层22。例如，钝化材料层4包括两层，底层为第一膜层21，顶层为第二膜层22，或者钝化材料层4包括三层，底层和顶层均为第二膜层22，中间层为第一膜层21。
第一膜层21的材质为二氧化硅，第二膜层22的材质为氮化硅。当然，第一膜层21和第二膜层22也可以为其他材质，只要第二膜层22的刻蚀速率大于第一膜层21的刻蚀速率即可。
在步骤S2之前，所述制备方法还包括：
S01、在钝化材料层4上沉积光阻材料层7；
S02、对光阻材料层7进行曝光显影，获得光阻层5，光阻层5包括间隔设置的多个光阻51。
图案结构23包括间隔设置的多个间隔物230，多个间隔物230与多个光阻51一一对应。
较佳地，间隔物230在第一膜层21上的投影位于光阻51在第一膜层21上的投影内，即间隔物230的体积小于光阻51的体积。
本实施例中钝化材料层4包括交替设置的第一膜层21和第二膜层22，第一膜层21与第二膜层22的材质不同，这样在刻蚀的时候，由于不同材料的刻蚀速率不同，从而可以在间隔物230的边缘与光阻51的边缘形成较大的间隔，使得剥离液能够更好的对光阻51进行剥离，提升剥离效率和剥离均一性，降低光阻51残留的概率。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。