碳化硅多台阶沟槽结终端扩展终端结构及其制备方法与流程

本发明属于微电子技术领域，涉及半导体器件终端结构，特别是一种碳化硅多台阶沟槽结终端扩展终端结构及其制造方法。

背景技术：

碳化硅(SiC)具有宽禁带(Si的3倍)、高热导率(Si的3.3倍)、高的临界击穿电场(Si的10倍)、高饱和电子迁移率(Si的2.5倍)以及高键合能等优点，这就使得碳化硅材料可以很好地适用于高性能(高频、高温、高功率、抗辐射)电子器件。但是，由于其具有较高的临界击穿电场，导致电场集中效应造成的过早击穿现象需要被重点关注。终端结构的应用可以有效缓解主结边缘的电场集中效应，其中结终端扩展终端结构以其较高的终端效率与较小的终端面积而得到了广泛的应用。其工作原理是通过结终端内部的完全耗尽来平衡终端内外两个边缘处的峰值电场值，且其两个峰值电场一起达到SiC临界击穿电场为最佳。但是由于结终端扩展结构是依靠内部耗尽来调制电场分布，传统平面结终端扩展结构的性能与内部的电荷量的多少有很大关系，故其对电荷量的敏感性制约了其制作器件的可靠性，导致所制器件终端效率不如预期。

技术实现要素：

为了解决现有技术中存在的上述问题，本发明提供了一种碳化硅多台阶沟槽结终端扩展终端结构及其制造方法，主要解决传统平面结终端扩展结构对电荷量的敏感性高的问题。

具体的，本发明提供的碳化硅多台阶沟槽结终端扩展终端结构，包括：碳化硅衬底层；形成于所述碳化硅衬底层上第一半导体层，所述第一半导体层具有第一导电类型；设置于所述第一半导体层表面的多台阶沟槽结构；覆盖于所述多台阶沟槽结构上方的钝化层；结终端扩展结构，所述结终端扩展结构具有第二导电类型，所述结终端扩展结构设于所述第一半导体层内，且位于所述多台阶沟槽结构的下方，邻靠所述多台阶沟槽结构的沟槽侧壁和沟槽底部设置，且所述结终端扩展结构包围所述多台阶沟槽结构；有源区，所述有源区具有第二导电类型，所述有源区设置于所述第一半导体层内，且与所述结终端扩展结构邻接。

优选地，所述第一半导体层的材料为碳化硅轻掺杂N型半导体材料。

优选地，所述多台阶沟槽结构的总宽度为10μm～500μm。

更优选地，所述多台阶沟槽结构的总宽度为100μm～300μm。

更优选地，所述多台阶沟槽结构的每一级台阶深度为0.6～1μm，各台阶间宽度等距平分。

更优选地，所述多台阶沟槽结构的形状为单侧三层台阶或双侧三层台阶。

优选地，所述结终端扩展结构的深度在为0μm～1μm。

优选地，本发明还提供了该碳化硅多台阶沟槽结终端扩展终端结构的制备方法，其特征在于包括如下步骤：

S1：在碳化硅衬底层上通过外延生长形成具有第一导电类型的第一半导体层；

S2：在第一半导体层表面形成掩模层并光刻开孔，通过等离子体刻蚀控制沟槽侧壁与底部角度，形成多台阶沟槽结构；

S3：清洗掩模层，在第一半导体层表面形成新的掩模层，通过在多台阶沟槽结构的沟槽处进行离子注入形成具有第二导电类型的结终端扩展结构，并在沟槽一侧进行离子注入形成有源区；

S4：在沟槽表面进行碳膜保护，通过高温退火对注入离子进行激活；

S5：去除碳膜，在沟槽上方形成绝缘钝化层。

本发明提供的碳化硅多台阶沟槽结终端扩展终端结构，在传统平面结终端扩展结构的基础上加入多台阶结构，改变了结终端扩展结构中的P-N结形貌，增大了结边缘曲率，通过在终端中部引入多峰值电场来缓解传统平面结终端扩展两个拐角处出现峰值电场，缓解了结边缘的电场集中效应，从而提高结终端扩展结构在反向耐压时的可靠性。

附图说明

图1为本发明实施例1提供的碳化硅多台阶沟槽结终端扩展终端结构剖面示意图；

图2为本发明实施例2提供的碳化硅多台阶沟槽结终端扩展终端结构剖面示意图；

图3为本发明实施例3提供的碳化硅多台阶沟槽结终端扩展终端结构剖面示意图。

具体实施方式

为了使本领域技术人员更好地理解本发明的技术方案能予以实施，下面结合具体实施例对本发明作进一步说明，但所举实施例不作为对本发明的限定。

一种碳化硅多台阶沟槽结终端扩展终端结构，包括：碳化硅衬底层101；形成于碳化硅衬底层101上第一半导体层102，第一半导体层102具有第一导电类型；设置于第一半导体层102表面的多台阶沟槽结构104；覆盖于多台阶沟槽结构104上方的钝化层105；结终端扩展结构103，结终端扩展结构103具有第二导电类型，结终端扩展结构103设于第一半导体层102内，且位于多台阶沟槽结构104的下方，邻靠多台阶沟槽结构104的沟槽侧壁和沟槽底部设置，且结终端扩展结构103包围多台阶沟槽结构104；有源区106，有源区106具有第二导电类型，有源区106设置于第一半导体层102内，且与结终端扩展结构103邻接。

该碳化硅多台阶沟槽结终端扩展终端结构中采用多台阶沟槽结构104，很好的解决碳化硅传统平面结终端扩展结构在承受反向高压情况下其终端两侧底部拐角电场过高及其结构对剂量过于敏感的问题。具体的，是在传统平面结终端扩展结构的基础上加入多台阶沟槽结构，改变了结终端扩展结构中的P-N结形貌，增大了结边缘曲率，通过在终端中部引入多峰值电场来缓解传统平面结终端扩展两个拐角处出现峰值电场，缓解了结边缘的电场集中效应，从而提高结终端扩展结构在反向耐压时的可靠性。

以下就本发明的技术方案进行具体的举例说明。

实施例1

一种碳化硅多台阶沟槽结终端扩展终端结构，具体如图1所示，包括依次堆叠设置的碳化硅衬底层101、第一半导体层102和钝化层105，其中，碳化硅衬底层101由掺杂浓度为5×10¹⁸cm^-3的N型SiC材料构成，厚度为400μm；第一半导体层102形成于碳化硅衬底层101上，第一半导体层102具有第一导电类型，掺杂浓度7×10¹⁵cm^-3，厚度10μm；第一半导体层102表面设有多台阶沟槽结构104，多台阶沟槽结构104上方覆盖有钝化层105，结终端扩展结构103设于第一半导体层102内，且位于多台阶沟槽结构104的下方，结终端扩展结构103具有第二导电类型，具体的，该结终端扩展结构103邻靠多台阶沟槽结构104的沟槽侧壁和沟槽底部设置，被钝化层105完全覆盖，且将多台阶沟槽结构104包围，钝化层105厚度2μm，有源区106设置于第一半导体层102内，且与结终端扩展结构103邻接，有源区106具有第二导电类型；

具体的，如图1所示，该多台阶沟槽结构104为双侧三层台阶，沟槽结构4的总宽度为250μm，每一级台阶的深度为1μm，每一级台阶的宽度为50μm；而结终端扩展结构103的掺杂浓度2×10¹⁷cm^-3，宽度为255μm，深度为0.9μm，有源区106的深度与结终端扩展结构103的深度相同，也是0.9μm。

该碳化硅多台阶沟槽结终端扩展终端结构的制作步骤具体如下：

选择厚度为400μm的碳化硅衬底层101，该碳化硅衬底层101由N掺杂浓度为5×10¹⁸cm^-3的N型SiC材料构成，在碳化硅衬底层101上通过外延生长形成具有第一导电类型的第一半导体层102，该第一半导体层102为碳化硅轻掺杂半导体外延层；

在第一半导体层102表面沉积SiO₂形成掩模层，开孔形成刻蚀掩模层，通过等离子体刻蚀控制沟槽侧壁与底部角度，形成多台阶沟槽结构104的第一级沟槽结构；

清洗掉表面SiO₂，重新沉积SiO₂形成掩模层，并开孔形成刻蚀掩模层，通过等离子体刻蚀形成第二级沟槽结构；

清洗掉表面SiO₂，重新沉积SiO₂形成掩模层，并开孔形成刻蚀掩模层，通过等离子体刻蚀形成第三级沟槽结构，完成沟槽结构的制作；

清洗掉表面SiO₂，重新沉积SiO₂形成掩模层，并开孔形成刻蚀掩模层，通过在沟槽结构4的沟槽处进行离子注入形成具有第二导电类型的结终端扩展结构103；

清洗掉注入掩模用SiO₂，在沟槽表面进行碳膜保护，通过高温退火对注入离子进行激活，去除碳膜，在沟槽上方形成绝缘钝化层6，即完成碳化硅多台阶沟槽结终端扩展终端结构的制作。

实施例2

一种碳化硅多台阶沟槽结终端扩展终端结构，具体如图2所示，包括依次堆叠设置的碳化硅衬底层101、第一半导体层102和钝化层105，其中，碳化硅衬底层由掺杂浓度为5×10¹⁸cm^-3的型SiC材料构成，厚度为400μm；第一半导体层102形成于碳化硅衬底层101上，第一半导体层102具有第一导电类型，掺杂浓度1×10¹⁶cm^-3，厚度5μm；第一半导体层102表面设有多台阶沟槽结构104，多台阶沟槽结构104上方覆盖有钝化层105，结终端扩展结构103设于第一半导体层102内，且位于多台阶沟槽结构104的下方，结终端扩展结构103具有第二导电类型，具体的，该结终端扩展结构103邻靠多台阶沟槽结构104的沟槽侧壁和沟槽底部设置，且将多台阶沟槽结构104包围，钝化层105厚度1μm，有源区106设置于第一半导体层102内，被钝化层105完全覆盖，且与结终端扩展结构103邻接，有源区106具有第二导电类型；

具体的，如图2所示，该多台阶沟槽结构104为单侧三层台阶，沟槽结构4的总宽度为120μm，每一级台阶的深度为0.8μm，每一级台阶的宽度为40μm；而结终端扩展结构103的掺杂浓度1.5×10¹⁷cm^-3，宽度为130μm，深度为0.8μm，有源区106的深度与结终端扩展结构103的深度相同，也是0.8μm。

该碳化硅多台阶沟槽结终端扩展终端结构的制作过程与实施例1相同，在这里就不做一一阐述。

实施例3

一种碳化硅多台阶沟槽结终端扩展终端结构，具体如图3所示，包括依次堆叠设置的碳化硅衬底层101、第一半导体层102和钝化层105，其中，碳化硅衬底层由掺杂浓度为5×10¹⁸cm^-3的N型SiC材料构成，厚度为400μm；第一半导体层102形成于碳化硅衬底层101上，第一半导体层102具有第一导电类型，掺杂浓度5×10¹⁵cm^-3，厚度15μm；第一半导体层102表面设有多台阶沟槽结构104，多台阶沟槽结构104上方覆盖有钝化层105，结终端扩展结构103设于第一半导体层102内，且位于多台阶沟槽结构104的下方，结终端扩展结构103具有第二导电类型，具体的，该结终端扩展结构103邻靠多台阶沟槽结构104的沟槽侧壁和沟槽底部设置，且将多台阶沟槽结构104包围，钝化层105厚度2μm，有源区106设置于第一半导体层102内，被钝化层105完全覆盖，且与结终端扩展结构103邻接，有源区106具有第二导电类型；

具体的，如图3所示，该多台阶沟槽结构104为单侧三层台阶，沟槽结构4的总宽度为300μm，每一级台阶的深度为0.6μm，每一级台阶的宽度为100μm；而结终端扩展结构103的掺杂浓度1.2×10¹⁷cm^-3，宽度为320μm，深度为1.0μm，有源区106的深度与结终端扩展结构103的深度相同，也是1.0μm。

该碳化硅多台阶沟槽结终端扩展终端结构的制作过程与实施例1相同，在这里就不做一一阐述。

以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，其保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内，本发明的保护范围以权利要求书为准。