场效应晶体管、存储元件、显示元件和装置及系统的制法的制作方法
本公开内容涉及用于制造场效应晶体管的方法、用于制造易失性半导体存储元件的方法、用于制造非易失性半导体存储元件的方法、用于制造显示元件的方法、用于制造图像显示装置的方法、和用于制造系统的方法。
背景技术：
场效应晶体管(fet)是一种通过如下而控制源电极和漏电极之间的电流的半导体装置：向栅电极施加电压以取决于沟道的电场为电子或空穴流提供闸门(栅，gate)。
fet由于它们的性质已被用作开关元件(切换元件)和放大元件。与双极晶体管相比，由于fet显示出小的栅电流且具有平的轮廓，其可被容易地制造或集成。因此，fet现在是电子装置中使用的集成电路中的必要元件。
常规地，对于fet的栅绝缘层，已经广泛地使用基于硅的绝缘层。然而，近年来，随着对fet更先进的集成和更低的能量消耗的需求增加，已经研究了采用具有比基于硅的绝缘膜高得多的介电常数的所谓的高-k绝缘膜的技术来形成栅绝缘层。例如，已经公开了具有由包含碱土金属和选自镓(ga)、钪(sc)、钇(y)、和镧系元素的元素的氧化物形成的栅绝缘层的fet和半导体存储器(记忆体，memory)(参见例如，日本待审专利申请公布no.2011-151370)。
此外，包含碱土金属和稀土元素(即sc、y、镧系元素)的氧化物具有可靠的阻隔性能。因此，已经公开了提供有由包含碱土金属和稀土元素的氧化物形成的钝化层的fet(参见例如，日本待审专利申请公布no.2015-111653)。
技术实现要素：
本发明的一个方面提供用于制造包括栅绝缘层、活性层、和钝化层的场效应晶体管的方法。所述方法包括形成所述栅绝缘层的第一过程；和形成所述钝化层的第二过程。所述第一过程和所述第二过程的至少一个包括：形成包含镓、钪、钇、和镧系元素的至少一种以及碱土金属的第一氧化物；和通过使用包含盐酸、草酸、硝酸、磷酸、乙酸、硫酸、和过氧化氢水的至少一种的第一溶液蚀刻所述第一氧化物。
附图说明
图1为说明根据第一实施方式的fet的实例的横截面图；
图2a-2d为说明用于制造根据第一实施方式的fet的步骤的实例的(第一)图；
图3a-3c为说明用于制造根据第一实施方式的fet的步骤的实例的(第二)图；
图4a-4c为说明根据第一实施方式的变型的fet的实例的横截面图；
图5为说明根据第二实施方式的fet的实例的横截面图；
图6为用于解释根据第三实施方式的有机电致发光(el)显示元件的构造和用于制造根据第三实施方式的有机el显示元件的方法的横截面图；
图7为用于解释根据第三实施方式的变型的有机el显示元件的构造和用于制造根据第三实施方式的变型的有机el显示元件的方法的横截面图；
图8为用于解释根据第四实施方式的fet的构造和用于制造根据第四实施方式的fet的方法的横截面图；
图9为用于解释根据第五实施方式的易失性半导体存储元件的构造和用于制造根据第五实施方式的易失性半导体存储元件的方法的横截面图；
图10为用于解释根据第六实施方式的易失性半导体存储元件的构造和用于制造根据第六实施方式的易失性半导体存储元件的方法的横截面图；
图11为用于解释根据第七实施方式的非易失性半导体存储元件的构造和用于制造根据第七实施方式的非易失性半导体存储元件的方法的横截面图；
图12为用于解释第八实施方式的非易失性半导体存储元件的构造和用于制造根据第八实施方式的非易失性半导体存储元件的方法的横截面图；
图13为用于解释根据第九实施方式的fet的横截面图；
图14a和14b是说明用于制造根据第九实施方式的fet的步骤的实例的(第一)图；
图15a-15c是说明用于制造根据第九实施方式的fet的步骤的实例的(第二)图；
图16a-16c是说明根据第九实施方式的变型的fet的实例的横截面图；
图17为说明根据第十实施方式的fet的实例的横截面图；
图18a-18d为说明用于制造根据第十实施方式的fet的步骤的实例的(第一)图；
图19a-19c为说明用于制造根据第十实施方式的fet的步骤的实例的(第二)图；
图20a-20c是说明根据第十实施方式的变型的fet的实例的横截面图；
图21a和21b为用于解释根据第十一实施方式的有机el显示元件的构造和用于制造根据第十一实施方式的有机el显示元件的方法的(第一)横截面图；
图22a和22b为用于解释根据第十一实施方式的有机el显示元件的构造和用于制造根据第十一实施方式的有机el显示元件的方法的(第二)横截面图；
图23为说明根据第十二实施方式的电视装置的构造的方框图；
图24为用于解释根据第十二实施方式的电视装置的(第一)图；
图25为用于解释根据第十二实施方式的电视装置的(第二)图；
图26为用于解释根据第十二实施方式的电视装置的(第三)图；
图27为用于解释根据第十二实施方式的显示元件的图；
图28为用于解释根据第十二实施方式的有机el元件的图；
图29为用于解释根据第十二实施方式的电视装置的(第四)图；
图30为用于解释根据第十二实施方式的另一显示元件的(第一)图；
图31为用于解释根据第十二实施方式的另一显示元件的(第二)图；
图32为说明关于在偏压温度应力(bts)测试之前和之后vgs-ids性质的变化的图；和
图33为说明相对于加应力时间的阈值电压的偏移(δvth)的图。
具体实施方式
关于用于对包含碱土金属和选自ga、sc、y、和镧系元素的元素的氧化物进行图案化的方法，已经在日本待审专利申请公布no.2011-151370中公开了使用干法蚀刻的光刻工艺。然而，就危险气体的使用、对环境的破坏、所需设备的成本等而言，干法蚀刻不是优选的。因此，对于进行图案化，使用湿法蚀刻的光刻工艺是优选的。
顺便地，通过使用基于氢氟酸的蚀刻剂，可对常规地广泛用于栅绝缘层和钝化层的基于硅的绝缘膜(例如sio2和sion)进行湿法蚀刻。然而，尚未有关于成功地用于对包含碱土金属和稀土元素的氧化物进行湿法蚀刻的溶液的报道。因此，在其中栅绝缘层或钝化层由包含碱土金属和选自ga、sc、y、和镧系元素的元素的氧化物形成的情况下，以使用湿法蚀刻的光刻工艺进行图案化一直是困难的。
因此，对于用于制造具有由包含碱土金属和选自ga、sc、y、和镧系元素的元素的氧化物形成的栅绝缘层或钝化层的fet的工艺，期望的是，栅绝缘层或钝化层是以使用湿法蚀刻的光刻工艺形成的。
本发明的目的是在制造fet的方法中通过使用湿法蚀刻对由包含碱土金属以及ga、sc、y、和镧系元素的至少一种的第一氧化物形成的层进行图案化，所述fet具有由所述第一氧化物形成的栅绝缘层和/或钝化层。
根据本申请中公开的技术，可在制造fet的方法中通过使用湿法蚀刻对由包含碱土金属以及ga、sc、y、和镧系元素的至少一种的第一氧化物形成的层进行图案化，所述fet具有由所述第一氧化物形成的栅绝缘层和/或钝化层。
以下描述参照附图解释本发明的实施方式。在所述图的每一个中，相同的构成元件可被赋予相同的附图标记，以省略重复的解释。
本发明的发明人已经发现，可通过如下对包含元素a(即碱土金属)和元素b(即ga、sc、y、和镧系元素的至少一种)的第一氧化物进行蚀刻：使所述第一氧化物与包括盐酸、草酸、硝酸、磷酸、乙酸、硫酸、和过氧化氢溶液的至少一种的第一溶液接触。以下实施方式的每一个基于本发明人的以上知识。
(第一实施方式)
[fet的构造]
图1为说明根据第一实施方式的fet的实例的横截面图。根据图1，fet10是底栅/底接触fet，其包括基底11、栅电极12、栅绝缘层13、源电极14、漏电极15、活性层16、和钝化层17。注意，fet10是根据本发明的半导体装置的典型实例。
进一步地，根据本发明的钝化层是具有将至少活性层(即半导体层)与大气中的水分、氧气、氢气等分离/保护至少活性层(即半导体层)免受大气中的水分、氧气、氢气等的功能的层。另外，不仅活性层，所述钝化层也可具有保护fet的其它构成元件(例如栅绝缘层、源电极、漏电极、栅电极等)的功能。根据本发明的钝化层的一个功能是保护fet(或者fet的至少一部分)免受待形成于fet上的层的材料和在形成所述层的过程中保护fet(或者fet的至少一部分)。
此外，fet的钝化层被认为是fet的构成元件之一，而不管所述钝化层形成于何处；即使所述钝化层经由例如el元件等物理地远离fet的其它构成元件。即，例如，在形成el元件等之后形成的钝化层、邻近于层间绝缘膜形成的钝化层等被认为是fet的钝化层。
此外，所述钝化层可被称为保护层。
fet10包括形成于具有绝缘性质的基底11上的栅电极12，并且包括形成为覆盖栅电极12的栅绝缘层13。此外，源电极14和漏电极15形成于栅绝缘层13上，并且活性层16形成为部分地覆盖源电极14和漏电极15。源电极14和漏电极15是经由变成沟道区域的活性层16以预定距离形成的。此外，钝化层17形成于栅绝缘层13上面，以覆盖源电极14、漏电极15、和活性层16。以下描述进一步解释fet10的构成元件的每一个。
注意，在第一实施方式中，为了方便，fet10的由钝化层17形成的表面被称为在顶侧、或者一侧上，而fet10的由基底11形成的表面被称为在底侧、或者另一侧上。此外，各元件面对钝化层17的表面被称作顶表面、或者一个表面，而各元件面对基底11的表面被称作底表面、或者另一表面。注意，fet10可上下颠倒使用，并且可以任意选择的角度布置。此外，俯视图是从在对于基底11的顶表面的法向上的位置观察物体的方式。进一步地，平面形状是从在对于基底11的顶表面的法向上的位置观察的物体的形状。
关于基底11的形状、构造、和尺寸没有特别限制；基底11的形状、构造、和尺寸可根据预期意图适当地选择。关于用于基底11的材料没有特别限制；材料可根据预期意图适当地选择。例如，用于基底11的材料可为玻璃基础材料、陶瓷基础材料、塑料基础材料、膜基础材料等。
关于玻璃基础材料没有特别限制；玻璃基础材料可根据预期意图适当地选择。例如，玻璃基础材料可为无碱玻璃、二氧化硅玻璃等。此外，关于塑料基础材料和膜基础材料没有特别限制；塑料基础材料和膜基础材料可根据预期意图适当地选择。例如，塑料基础材料和膜基础材料可为聚碳酸酯(pc),聚酰亚胺(pi)、聚对苯二甲酸乙二醇酯(pet)、聚萘二甲酸乙二醇酯(pen)等。
栅电极12形成于基底11的预定区域上。栅电极12为向其施加栅电压的电极。关于用于栅电极12的材料没有特别限制；用于栅电极12的材料可根据预期意图适当地选择。例如，用于栅电极12的材料可为金属例如铝(al)、铂(pt)、钯(pd)、金(au)、银(ag)、铜(cu)、锌(zn)、镍(ni)、铬(cr)、钽(ta)、钼(mo)、或钛(ti)，并且可为这样的金属的合金或者包含这样的金属的共混材料等。进一步地，用于栅电极12的材料可为导电氧化物例如氧化铟、氧化锌、氧化锡、氧化镓、或氧化铌，并且可为这样的导电氧化物的复合化合物(络合物，complexcompound)或者包含这样的导电氧化物的共混材料等。进一步地，用于栅电极12的材料可为有机导体例如聚亚乙基二氧噻吩(pedot)或者聚苯胺(pani)等。关于栅电极12的平均膜厚没有特别限制；膜厚可根据预期意图适当地选择。然而，优选的膜厚在10nm或更大且1μm或更小的范围内，并且更优选地在50nm或更大且300nm或更小的范围内。
栅绝缘层13为设置在栅电极12和活性层16之间的层，以将栅电极12与活性层16绝缘。关于栅绝缘层13的平均膜厚没有特别限制；膜厚可根据预期意图适当地选择。然而，优选的膜厚在50nm或更大且3μm或更小的范围内，且更优选地在100nm或更大且1μm或更小的范围内。
源电极14和漏电极15形成于栅绝缘层13上。源电极14和漏电极15以预定的距离隔开形成。源电极14和漏电极15为用于响应于向栅电极12施加栅电压而使电流通过的电极。注意，连接至源电极14和漏电极15的线路可与源电极14和漏电极15一起形成于相同的层上。
关于用于源电极14和漏电极15的材料没有特别限制；用于源电极14和漏电极15的材料可根据预期意图适当地选择。例如，用于源电极14和漏电极15的材料可为金属例如al、pt、pd、au、ag、cu、zn、ni、cr、ta、mo、或ti，并且可为这样的金属的合金或者包含这样的金属的共混材料。
进一步地，用于源电极14和漏电极15的材料可为导电氧化物例如氧化铟、氧化锌、氧化锡、氧化镓、或氧化铌，并且可为这样的导电氧化物的复合化合物或者包含这样的导电氧化物的共混材料。进一步地，用于源电极14和漏电极15的材料可为有机导体例如pedot或pani。关于源电极14和漏电极15的平均膜厚没有特别限制；膜厚可根据预期意图适当地选择。然而，优选的膜厚在10nm或更大且1μm或更小的范围内，并且更优选地在50nm或更大且300nm或更小的范围内。
活性层16形成于栅绝缘层13上以部分地覆盖源电极14和漏电极15。在源电极14和漏电极15之间的活性层16变成沟道区域。关于活性层16的平均膜厚没有特别限制，膜厚可根据预期意图适当地选择。然而，优选的膜厚在5nm或更大且1μm或更小的范围内，并且更优选地在10nm或更大且0.5μm或更小的范围内。
关于用于活性层16的材料没有特别限制；用于活性层16的材料可根据预期意图适当地选择。例如，用于活性层16的材料可为氧化物半导体例如多晶硅(p-si)、非晶硅(a-si)、或者in-ga-zn-o，并且可为有机半导体例如并五苯。在这样的材料之中，考虑到栅绝缘层13和第一钝化层17的边界的稳定性，氧化物半导体是优选的。
钝化层17形成于栅绝缘层13上面，以覆盖源电极14、漏电极15、和活性层16。关于钝化层17的平均膜厚没有特别限制；膜厚可根据预期意图适当地选择。然而，优选的膜厚在50nm或更大且3μm或更小的范围内，并且更优选地在100nm或更大且1μm或更小的范围内。注意，钝化层17的平面图与图1中的栅绝缘层13的平面图对应，但是钝化层17的平面图不限于此。例如，钝化层17的平面图可小于栅绝缘层13的平面图。进一步地，钝化层17的平面图可大于栅绝缘层13的平面图，使得钝化层17覆盖栅绝缘层13的侧表面。
栅绝缘层13和钝化层17的至少一个是由氧化物形成的。实施方式中使用的氧化物(下文中称为“第一氧化物”)包含元素a(即碱土金属)和元素b(即ga、sc、y、和镧系元素的至少一种)，并且如果需要，可包含其它元素。第一氧化物中包含的碱土金属可为一种，并且可为两种或更多种。
碱土金属可为铍(be)、镁(mg)、钙(ca)、锶(sr)、钡(ba)、镭(ra)。
镧系元素可为镧(la)、铈(ce)、镨(pr)、钕(nd)、钷(pm)、钐(sm)、铕(eu)、钆(gd)、铽(tb)、镝(dy)、钬(ho)、铒(er)、铥(tm)、镱(yb)、镥(lu)。
第一氧化物优选为顺电非晶氧化物。顺电非晶氧化物在大气中是稳定的，并且能够在大的组成范围内稳定地形成非晶结构。然而，第一氧化物可部分地包含结晶材料。
为了改善晶体管的性质，优选的是，栅绝缘层13由非晶材料形成。在其中栅绝缘层13由结晶材料形成的情况下，由晶界导致的漏电流难以减小，这可导致晶体管的性质的恶化。
此外，必要的是，栅绝缘层13由顺电材料形成，以降低关于晶体管的传输性质的滞后。除了其中例如使用晶体管作为存储器等的特殊情况之外，滞后的存在通常对于因开关性质而具有晶体管的装置是不期望的。
顺电材料是不同于压电、热电、或者铁电材料的介电材料。换而言之，顺电材料是不因压力而极化或不在不存在外部电场的情况下固有地极化的介电材料。此外，压电、热电、和铁电材料应该是结晶的以表现性质。即，通过非晶材料形成的栅绝缘层13不可避免地是顺电的。
碱土金属氧化物容易与大气中的水分、二氧化碳等反应并且容易转化为氢氧化物或者碳酸盐。因此，碱土金属氧化物不适合于单独地应用于电子装置。此外，简单的氧化物例如ga、sc、y、或者镧系元素容易结晶，这导致关于漏电流的问题。然而，包含元素a(即碱土金属)和元素b(即ga、sc、y、和镧系元素的至少一种)的第一氧化物能够在大的组成范围中在大气中稳定地形成顺电非晶膜，并且因此适合用于栅绝缘层13。
ce具有4的化合价，其在镧系元素之中是例外，并且与碱土金属组合形成钙钛矿结构的晶体。因此，为了获得非晶相，元素b优选不是ce。
虽然对于包含碱土金属和ga的氧化物，可存在以尖晶石结构等的晶体相，这样的晶体与以钙钛矿结构的晶体相比仅在高温(即通常超过1000℃)下析出。此外，由于对于包含碱土金属和sc、y、或者镧系元素的氧化物尚未报道稳定的晶体相的存在，从非晶相析出晶体很难发生，即使后续步骤在高温下进行。此外，对于包含碱土金属和ga、sc、m、或镧系元素的氧化物，当所述氧化物由三种或更多种金属元素构成时，非晶相更稳定。
就制造高介电常数材料而言，优选增加元素例如ba、sr、lu、和la的组成比。此外，第一氧化物由于对大气中的水分、氧气等具有可靠的阻隔性能而可用于钝化层17的材料。
此外，第一氧化物优选为包含作为al、ti、锆(zr)、铪(hf)、铌(nb)、和ta的至少一种的元素c(即第三元素)，以进一步使非晶相稳定化和改善热稳定性、耐热性、和密度。
关于第一氧化物中包含的元素a(即碱土金属)和元素b(即ga、sc、y、和镧系元素的至少一种)的组成比没有特别限制；所述组成比可根据预期意图适当地选择。然而，所述组成比优选为在如下所述的范围内。
以氧化物(例如beo、mgo、cao、sro、bao、ga2o3、sc2o3、y2o3、la2o3、ce2o3、pr2o3、nd2o3、pm2o3、sm2o3、eu2o3、gd2o3、tb2o3、dy2o3、ho2o3、er2o3、tm2o3、yb2o3、lu2o3)计，第一氧化物中包含的元素a(即碱土金属)和元素b(即ga、sc、y、和镧系元素的至少一种)的组成比(元素a:元素b)优选为10.0mol％或更大且67.0mol％或更小:33.0mol％或更大且90.0mol％或更小。
关于第一氧化物中包含的元素a(即碱土金属)、元素b(即ga、sc、y、和镧系元素的至少一种)和元素c(即al、ti、zr、hf、nb、和ta的至少一种)的组成比没有特别限制；所述组成比可根据预期意图适当地选择。然而，所述组成比优选地在如下所述的范围内。
以氧化物(例如beo、mgo、cao、sro、bao、ga2o3、sc2o3、y2o3、la2o3、ce2o3、pr2o3、nd2o3、pm2o3、sm2o3、eu2o3、gd2o3、tb2o3、dy2o3、ho2o3、er2o3、tm2o3、yb2o3、lu2o3、al2o3、tio2、zro2、hfo2、nb2o5、和ta2o5)计，第一氧化物中包含的元素a(即碱土金属)、元素b(即ga、sc、y、和镧系元素的至少一种)和元素c(即al、ti、zr、hf、nb、和ta的至少一种)的组成比(元素a:元素b:元素c)优选为5.0mol％或更大且22.0mol％或更小:33.0mol％或更大且90.0mol％或更小:5.0mol％或更大且45.0mol％或更小。
构成第一氧化物的氧化物(例如beo、mgo、cao、sro、bao、ga2o3、sc2o3、y2o3、la2o3、ce2o3、pr2o3、nd2o3、pm2o3、sm2o3、eu2o3、gd2o3、tb2o3、dy2o3、ho2o3、er2o3、tm2o3、yb2o3、lu2o3、al2o3、tio2、zro2、hfo2、nb2o5、和ta2o5)的比例可通过经由荧光x-射线分析、电子探针显微分析仪(epma)、电感耦合等离子体原子发射光谱法(icp-aes)等对氧化物中包含的阳离子型元素进行分析而计算。
在其中栅绝缘层13由第一氧化物形成的情况下，关于用于钝化层17的材料没有特别限制。例如，可使用无机氧化物膜例如sio2、sion、或sin。类似地，在其中钝化层17由第一氧化物形成的情况下，关于用于栅绝缘层13的材料没有特别限制。例如，可使用无机氧化物膜例如sio2、sion、或者sin。然而，第一氧化物可用于栅绝缘层13和钝化层17两者。在这样的情况下，栅绝缘层13和第一钝化层17的边界更稳定，并且因此栅绝缘层13和第一钝化层17有可能具有更可靠的性质。
[用于制造fet的方法]
以下描述解释用于制造图1中所示的fet的方法。图2a-3c为说明用于制造根据第一实施方式的fet的步骤的实例的图。
首先，在图2a中所示的步骤处，准备基底11。随后，通过真空蒸镀方法等在基底11上形成导电膜，然后通过光刻法和蚀刻对所述导电膜进行图案化，以形成预定形状的栅电极12。为了清洁表面和改善基底11的粘附，在形成栅电极12之前优选进行预处理例如氧等离子体清洁、紫外(uv)臭氧清洁、或者uv照射清洁。如上所述，基底11和栅电极12的材料和厚度可适当地选择。
关于用于形成栅电极12的方法没有特别限制；所述方法可根据预期意图适当地选择。例如，可通过溅射方法、真空蒸镀方法、浸涂方法、旋涂方法、模头涂布方法等进行成膜，然后可通过光刻法进行图案化。再举一例，可通过印刷工艺例如喷墨印刷、纳米压印、或者凹版印刷进行成膜，使得直接形成期望的形状。
然后，在图2b中所示的步骤处，在基底11上面形成绝缘层130(即最终将形成为栅绝缘层13的层)，以覆盖栅电极12。关于用于形成栅绝缘层130的方法没有特别限制；方法可根据预期意图适当地选择。例如，可通过真空工艺例如溅射方法、脉冲激光沉积(pld)方法、化学蒸镀(cvd)方法、和原子层沉积(ald)方法，或者通过溶液工艺例如浸涂方法、旋涂方法、和模头涂布方法进行成膜。再举一例，可通过印刷工艺例如喷墨印刷、纳米压印、和凹版印刷进行成膜。绝缘层130的材料和厚度如在关于栅绝缘层13的描述中所解释的。
然后，在图2c中所示的步骤处，通过光刻法和湿法蚀刻对形成于基底11上面的绝缘层130进行图案化，以形成预定形状的栅绝缘层13。具体地，首先，在绝缘层130上形成蚀刻掩模。关于所述蚀刻掩模没有特别限制。例如，所述蚀刻掩模可大体通过对抗蚀剂材料进行旋涂、预烘烤、曝光、显影、和后烘烤而形成。再举一例，可将通过光刻工艺形成的金属图案或氧化物图案用于掩模。
在形成所述掩模之后，通过对绝缘层130进行蚀刻而形成栅绝缘层13。可通过如下对构成栅绝缘层13的第一氧化物进行蚀刻：使所述氧化物与包含盐酸、草酸、硝酸、磷酸、乙酸、硫酸、和过氧化氢水的至少一种的溶液(下文中称作“第一溶液”)接触。具体地，所述蚀刻方法可为将第一氧化物浸泡在包含盐酸、草酸、硝酸、磷酸、乙酸、硫酸、和过氧化氢水的至少一种的第一溶液中，或者可为将包含草酸、硝酸、磷酸、乙酸、硫酸、和过氧化氢水的至少一种的第一溶液滴到第一氧化物上，然后将基底11旋转等等。
盐酸的浓度优选为在0.001mol/l或更大且6mol/l或更小的范围内，且更优选地在0.01mol/l或更大且1mol/l或更小的范围内。草酸的浓度优选为在0.1％或更大且10％或更小的范围内，且更优选地在1％或更大且5％或更小的范围内。硝酸的浓度优选为在0.1％或更大且40％或更小的范围内，且更优选地在1％或更大且20％或更小的范围内。磷酸的浓度优选为在1％或更大且90％或更小的范围内，且更优选地在10％或更大且80％或更小的范围内。乙酸的浓度优选为在0.1％或更大且80％或更小的范围内，且更优选地在1％或更大且50％或更小的范围内。硫酸的浓度优选为在0.1％或更大且50％或更小的范围内，且更优选地在1％或更大且20％或更小的范围内。过氧化氢水的浓度优选为在0.1％或更大且20％或更小的范围内，且更优选地在1％或更大且10％或更小的范围内。在以上组分的溶液中，盐酸以及包含磷酸和硝酸的混合溶液由于对第一氧化物高的溶解性而是优选的。
在通过蚀刻将绝缘层130形成为栅绝缘层13之后，将所述掩模除去。关于用于除去所述掩模的步骤没有特别限制。例如，可将所述掩模浸泡在溶解所述掩模的溶液中来除去。
然后，在图2d中所示的步骤处，在栅绝缘层13上形成具有预定形状的源电极14和漏电极15。为了清洁表面和改善栅绝缘层13的粘附，在形成源电极14和漏电极15之前优选进行预处理例如氧等离子体清洁、uv臭氧清洁、或uv照射清洁。
关于用于形成源电极14和漏电极15的方法没有特别限制；方法可根据预期意图适当地选择。例如，可以溅射方法、真空蒸镀方法、浸涂方法、旋涂方法、模头涂布方法等进行成膜，然后可通过光刻法进行图案化。再举一例，可通过印刷工艺例如喷墨印刷、纳米压印、和凹版印刷进行成膜，使得直接形成期望的形状。源电极14和漏电极15的材料和厚度可如上所述适当地选择。
然后，在图3a中所示的步骤处，在栅绝缘层13上形成具有预定形状的活性层16。关于用于形成活性层16的方法没有特别限制；方法可根据预期意图适当地选择。例如，可以溅射方法、真空蒸镀方法、浸涂方法、旋涂方法、模头涂布方法等进行成膜，并且然后可通过光刻法进行图案化。再举一例，可以印刷工艺例如喷墨印刷、纳米压印、和凹版印刷进行成膜，使得直接形成期望的形状。活性层16的材料和厚度可如上所述适当地选择。
然后，在图3b中所示的步骤处，在基底11和栅绝缘层13上面形成绝缘层170(即最终将形成为钝化层17的层)，以覆盖源电极14、漏电极15、和活性层16。关于用于形成绝缘层170的方法没有特别限制；方法可根据预期意图适当地选择。例如，可以真空工艺例如溅射方法、pld方法、cvd方法、或者ald方法，或者可以溶液工艺例如浸涂方法、旋涂方法、或者模头涂布方法进行成膜。再举一例，可以印刷工艺例如喷墨印刷、纳米压印、和凹版印刷进行成膜。绝缘层170的材料和厚度如在关于钝化层17的描述中所解释的。
然后，在图3c中所示的步骤处，通过光刻法和湿法蚀刻对形成于基底11和栅绝缘层13上面的绝缘层170进行图案化，以形成预定形状的钝化层17。具体方法与图2c中所示的绝缘层130形成为栅绝缘层13的方法相同。
通过以上步骤，可制造底栅/底接触fet10。
如上所述，根据第一实施方式，栅绝缘层13和钝化层17的至少一个由包含元素a(即碱土金属)和元素b(即ga、sc、y、和镧系元素的至少一种)的第一氧化物形成。此外，为了将所述第一氧化物图案化为预定形状，通过使用包含盐酸、草酸、硝酸、磷酸、乙酸、硫酸、和过氧化氢水的至少一种的第一溶液进行湿法蚀刻。
可优选地通过使用第一溶液的湿法蚀刻形成栅绝缘层13和钝化层17。此处，不需要进行涉及与危险气体的使用、对环境的破坏、所需设备的成本等有关的问题的常规的干法蚀刻。
此外，将第一氧化物用于栅绝缘层13使得能够用低的电压(或低的能量消耗)驱动所述fet，因为第一氧化物的介电常数在6-20的范围内，其比sio2膜的高。此外，将第一氧化物用于钝化层17使得能够制造高度可靠的fet，因为第一氧化物具有高的阻隔性能。
即，将第一氧化物用于栅绝缘层13和钝化层17的至少一个和对于第一氧化物使用湿法蚀刻使得能够以低成本、高安全性、和对环境很少的破坏制造高品质(即具有低的能量消耗和高的可靠性的)fet。
<第一实施方式的变型>
关于第一实施方式的变型的以下描述解释与第一实施方式相比具有不同的层构造的fet的实例。注意，在第一实施方式的变型的描述中，可省略已经在以上描述中解释的相同构造的解释。
图4a-4c为说明根据第一实施方式的变型的fet的实例的横截面图。图4a-4c中所示的fet为根据本发明的半导体装置的典型实例。
图4a中所示的fet10a为底栅/顶接触fet。fet10a包括形成于具有绝缘性质的基底11上的栅电极12，并且包括形成为覆盖栅电极12的栅绝缘层13。此外，在栅绝缘层13上形成活性层16，并且在活性层16上经由变成沟道区域的活性层16以预定距离局部地形成源电极14和漏电极15。此外，在栅绝缘层13上面形成钝化层17以覆盖源电极14、漏电极15、和活性层16。
图4b中所示的fet10b是顶栅/底接触fet。fet10b包括形成于具有绝缘性质的基底11上的源电极14和漏电极15，并且包括形成为部分地覆盖源电极14和漏电极15的活性层16。此外，形成栅绝缘层13以覆盖源电极14、漏电极15、和活性层16，并且在栅绝缘层13上形成栅电极12。此外，在栅绝缘层13上面形成钝化层17以覆盖栅电极12。
图4c中所示的fet10c为顶栅/顶接触fet。fet10c包括形成于具有绝缘性质的基底11上的活性层16，并且包括经由变成沟道区域的活性层16以预定距离局部地形成于活性层16上的源电极14和漏电极15。此外，形成栅绝缘层13以覆盖源电极14、漏电极15、和活性层16，并且在栅绝缘层13上形成栅电极12。此外，在栅绝缘层13上面形成钝化层17以覆盖栅电极12。
如上所述，关于根据本发明的fet的层构造没有特别限制；可根据预期意图任意地选择在如图1-4c中所示构造之中的构造。对于图4a-4c中所示的fet10a、10b、和10c，栅绝缘层13和钝化层17的至少一个由第一氧化物形成，并且栅绝缘层13和钝化层17可通过与用于fet10类似的方法制造。因此，对于fet10a、10b、和10c，本发明提供了如对于fet10提供的类似的有利效果。
<第二实施方式>
关于第二实施方式的以下描述解释用于制造如图5中所示的fed的方法。注意，在关于第二实施方式的描述中，可省略已经在以上实施方式中解释的相同构造的解释。
图5为说明根据第二实施方式的fet的实例的横截面图。图5中所示的fet为根据本发明的半导体装置的典型实例。
图5中所示的fet120为顶栅/自对准fet。fet120包括形成于具有绝缘性质的基底121上的活性层122、形成于活性层122上的栅绝缘层123、和形成于所述栅绝缘层上的栅电极124。此外，fet120包括形成为覆盖基底121、活性层122、和栅电极124的层间绝缘膜127。注意，区域122a是源区和区域122b是漏区。此外，在层间绝缘膜127上形成源电极125和漏电极126。源电极125和漏电极126经由形成于层间绝缘膜127上的通孔与活性层122连接。此外，形成钝化层128以覆盖层间绝缘膜127、源电极125、和漏电极126。
关于顶栅/自对准fet120，由于不存在其中栅电极124与源电极125以及漏电极126重叠的区域(即重叠区域)，与图1、4a、4b、和4c中所示的构造相比可更多地降低寄生电容。因此，fet120可进行更快的操作。
如用于第一实施方式中的栅绝缘层13和钝化层17的至少一个的相同的氧化物可用于栅绝缘层123和钝化层128的至少一个。
在其中第一氧化物用于栅绝缘层123的情况下，关于用于钝化层128的材料没有特别限制。例如，可使用无机氧化物膜例如sio2、sion、或sin。
类似地，在其中第一氧化物用于钝化层128的情况下，关于用于栅绝缘层123的材料没有特别限制。例如，可使用无机氧化物膜例如sio2、sion、或者sin。然而，第一氧化物可用于栅绝缘层123和钝化层128两者。在这样的情况下，栅绝缘层123和钝化层128的边界更稳定，并且因此栅绝缘层123和钝化层128有可能具有更可靠的性质。
基底121、活性层122、栅电极124、源电极125、和漏电极126可例如分别由与用于基底11、活性层16,栅电极12、源电极14、和漏电极15相同的材料形成。
此外，关于用于层间绝缘膜127的材料没有特别限制。例如，可使用无机氧化物膜例如sio2、sion、或sin。
[用于制造fet的方法]
接下来，以下描述解释用于制造fet120的方法。虽然以下描述解释用于制造具有均由第一氧化物形成的栅绝缘层123、钝化层128的fet的方法，fet120不限于此。
首先，在基底121上形成活性层122、栅绝缘层123、和栅电极124。例如，形成步骤如下：在基底121上，进行活性层122的成膜；然后进行栅绝缘层123的成膜；然后进行栅电极124的成膜；然后通过光刻法顺序地进行栅电极124和栅绝缘层123的蚀刻。
与第一实施方式中相同的工艺可用于栅绝缘层123和栅电极124的成膜。对栅电极124的蚀刻过程中使用的掩模可用作用于对栅绝缘层123的蚀刻过程的掩模，或者可使用栅电极124本身的图案作为掩模。
此外，在其中栅电极124由适合于通过使用包含盐酸、草酸、硝酸、磷酸、乙酸、硫酸、过氧化氢水的至少一种的第一溶液湿法蚀刻的材料形成的情况下，通过一次性地对栅绝缘层123和栅电极124进行蚀刻，可简化工艺。例如，在其中栅电极124形成为al、al合金、mo、或mo合金的单层，或者al、al合金、mo、和mo合金的叠层和其中使用包含硝酸、磷酸、和乙酸的混合溶液作为蚀刻剂的情况下，一次性地对栅电极124和栅绝缘层123进行蚀刻。
此外，可在基底121上进行栅绝缘层123的成膜和图案化之后进行栅电极124的成膜和图案化。
然后，形成层间绝缘膜127。关于材料和工艺没有特别限制。例如，用于形成层间绝缘膜127的材料可为绝缘材料例如sion或sio2，并且用于形成层间绝缘膜127的工艺可为真空沉积方法例如cvd方法或溅射方法。关于图案化方法也没有特别限制。例如，可通过光刻法等获得期望的图案，并且可视需要形成通孔。
在形成层间绝缘膜127之前，可进行氩(ar)等离子体处理等以降低如图5中所示的源区122a和漏区122b的电阻率。
然后，形成源电极125和漏电极126。源电极125和漏电极126形成于提供在层间绝缘膜127上的通孔上面并且连接至活性层122(即源区122a和漏区122b)。与第一实施方式中相同的工艺可用于形成源电极125和漏电极126的工艺。
最后，形成钝化层128。材料和工艺与用于根据第一实施方式的栅绝缘层13的那些相同。通过以上步骤，制得了fet120。
如上所述，将第一氧化物用于栅绝缘层123和钝化层128的至少一个和使用其中对第一氧化物进行湿法蚀刻的低成本图案化工艺与第一实施方式类似地使得能够制造高品质(即具有低的能量消耗和高的可靠性的)fet。
<第三实施方式>
关于第三实施方式的以下描述解释有机el显示元件的实例。注意，在第三实施方式的描述中，可省略已经在以上描述中解释的相同构造的解释。[有机el显示元件的构造]
图6为用于解释根据第三实施方式的有机el显示元件200的构造和用于制造根据第三实施方式的有机el显示元件200的方法的横截面图。根据图6，有机el显示元件200包括驱动电路210、层间绝缘膜220、有机el元件230、分隔壁240、密封层250、粘附层260、和对向绝缘基底270。
驱动电路210由第一fet20和第二fet30构成。第一fet20包括，在作为绝缘基底的基底21上的第一栅电极22、栅绝缘层23、第一源电极24、第一漏电极25、第一活性层26、和第一钝化层27。此外，第二fet30包括在基底21上的第二栅电极32、栅绝缘层23、第二源电极34、第二漏电极35、第二活性层36、和第二钝化层37。对于栅绝缘层23、第一钝化层27、和第二钝化层37的至少一个，可使用与对于第一实施方式中的栅绝缘层13和钝化层17的至少一个使用的相同的氧化物。
驱动电路210具有两晶体管/一电容器结构，其中提供于第一fet20上的第一漏电极25和提供于第二fet30上的第二栅电极32经由形成于栅绝缘层23上的通孔连接。注意，在图6中，在第二栅电极32和第二源电极34之间形成电容器，虽然关于形成电容器的位置没有特别限制。即，可视需要形成具有合适尺寸和布置的电容器。
形成层间绝缘膜220以覆盖提供于驱动电路210上的第一fet20和第二fet30。在层间绝缘膜220上，形成有机el元件230和分隔壁240。
有机el元件230是包括下部电极231、有机el层232、和上部电极233的光控制元件。有机el元件230的下部电极231经由形成于层间绝缘膜220上的通孔220x连接至第二fet30的第二漏电极35。
注意，如关于有机el显示元件200a的图7中所示，第一钝化层27和第二钝化层37可集成地形成为钝化层27a。在这样的情况下，有机el元件230的下部电极231经由分别形成于层间绝缘膜220上和钝化层27a上的通孔220y和220z连接至第二fet30的第二漏电极35。
对于有机el元件230的下部电极231，可使用导电氧化物例如氧化铟锡(ito)、in2o3、sno2、或zno、银-钕(ag-nd)合金等。对于上部电极233，可使用铝-镁-银(al-mg-ag)合金、铝-锂(al-li)合金、ito等。
有机el层232包括电子传输层、发光层、和空穴传输层。进一步地，上部电极233连接至所述电子传输层，和下部电极231连接至所述空穴传输层。在下部电极231和上部电极233之间施加预定量的电压时，从下部电极231和上部电极233注入的空穴和电子在有机el层232内复合(recombine)，这导致所述发光层由于激发的能量而发光。即，当第一fet20和第二fet30接通时，有机el元件230发光。
有机el元件230是由以如下顺序的层层叠的：密封层250、粘附层260、和对向绝缘基底270。
[用于制造有机el显示元件的方法]
接着，以下描述解释用于制造有机el显示元件200的方法。第一fet20和第二fet30可由与用于根据第一实施方式的fet10-10c相同的材料和工艺制造。
注意，为了在将第一氧化物用于图7中所示的钝化层27a的情况下形成通孔220z，在形成钝化层27a之后和在形成层间绝缘膜220之前，可提供具有与钝化层27a的形成为通孔220z的部分对应的开口的掩模。然后，可通过所述掩模经由使用包含盐酸、草酸、硝酸、磷酸、乙酸、硫酸、和过氧化氢水的至少一种的第一溶液对钝化层27a进行蚀刻。
替代地，可连续地进行钝化层27a和层间绝缘膜220的成膜，然后在层间绝缘膜220上形成通孔220y。然后，可利用具有通孔220y的层间绝缘膜220作为掩模，以通过使用上述溶液进行蚀刻，以便在钝化层27a上形成通孔220z。
对于层间绝缘膜220和分隔壁240，可使用多种材料和工艺。例如，用于层间绝缘膜220和分隔壁240的材料可为无机氧化物例如sio2、sion、或者sinx、绝缘材料例如丙烯酸类或聚酰亚胺等。关于用于形成层间绝缘膜220和分隔壁240的工艺，可以溅射方法或旋涂方法进行成膜，然后通过光刻法进行图案化，或者可以印刷工艺例如喷墨印刷、纳米压印、和凹版印刷进行成膜，使得直接形成期望的形状。
关于用于制造有机el元件230的方法没有特别限制，并且可使用常规技术。例如，可适当地使用真空沉积方法例如真空蒸镀方法或溅射方法、和溶液工艺例如喷墨方法或者喷嘴涂布方法。
对于密封层250，可使用多种材料和工艺。例如，用于密封层250的材料可为无机氧化物例如sio2、sion、或sinx等。例如，用于形成密封层250的工艺可为真空沉积方法例如cvd方法或者溅射方法。
在形成密封层250之后，经由由例如环氧树脂和丙烯酸类树脂的材料形成的粘附层260附着对向绝缘基底270，以完成形成有机el显示元件200。
如上所述，将第一氧化物用于所述栅绝缘层和所述钝化层的至少一个和使用其中对第一氧化物进行湿法蚀刻的低成本图案化工艺使得能够制造高品质(即具有低的能量消耗和高的可靠性的)fet。
注意，根据第二实施方式的显示元件至少包括所述光控制元件和用于驱动所述光控制元件的驱动电路，并且可视需要进一步包括其它部件。关于光控制元件没有特别限制，只要是用于根据驱动信号控制光输出的元件；光控制元件可根据预期意图适当地选择。虽然在以上解释中提供具有有机el元件作为光控制元件的显示元件作为实例，但是也可制造具有液晶元件、电致变色元件、电泳元件、电润湿元件等代替所述有机el元件的显示元件。
关于驱动电路没有特别限制，只要具有根据第一实施方式的fet；驱动电路可根据预期意图适当地选择。关于其它部件没有特别限制；其它部件根据预期意图适当地选择。
<第四实施方式>
关于第四实施方式的以下描述解释了fet的另一实例。注意，在关于第四实施方式的描述中，可省略已经在以上实施方式中解释的相同构造的解释。
[fet的构造]
图8为用于解释根据第四实施方式的fet的构造和用于制造根据第四实施方式的fet的方法的横截面图。根据图8，fet50包括基底51、栅电极52、栅绝缘层53、栅侧壁绝缘膜54、源区55、漏区56、层间绝缘膜57、源电极58、漏电极59、和钝化层111。注意，fet50是根据本发明的fet的典型实例。
对于栅绝缘层53和钝化层111的至少一个，可使用与对于第一实施方式中的栅绝缘层13和钝化层17的至少一个使用的相同的氧化物。
在其中栅绝缘层53由第一氧化物形成的情况下，关于用于钝化层111的材料没有特别限制。例如，可使用无机氧化物膜例如sio2、sion、或sin。
类似地，在其中钝化层111由第一氧化物形成的情况下，关于用于栅绝缘层53的材料没有特别限制。例如，可使用无机氧化物膜例如sio2、sion、或sin。然而，第一氧化物可用于栅绝缘层53和钝化层111两者。在这样的情况下，栅绝缘层53和钝化层111的边界更稳定，并且因此栅绝缘层53和钝化层111倾向于具有更可靠的性质。
[用于制造fet的方法]
接下来，以下描述解释用于制造fet50的方法。虽然以下描述解释用于制造具有均由第一氧化物形成的栅绝缘层53和钝化层111的fet的方法，但是fet50不限于此。
为了制造fet50，首先，准备作为半导体基底的基底51。关于用于基底51的材料没有特别限制，只要为半导体材料；用于基底51的材料可从视需要添加有杂质的硅(si)、锗(ge)等中适当地选择。
然后，在基底51上形成栅绝缘层53。关于工艺没有特别限制；可以真空沉积方法例如cvd方法、ald方法、或者溅射方法进行成膜，然后通过光刻法等形成期望的图案。在任何以上成膜方法中，栅绝缘层53可形成为非晶膜。
然后，形成栅电极52。关于材料和工艺没有特别限制。例如，用于栅电极52的材料可为多晶硅，金属材料例如al，或者多晶硅、金属材料和阻隔金属例如tin或tan的层叠体。例如，用于形成栅电极52的工艺可为真空沉积方法例如cvd方法或溅射方法。此外，为了降低电阻率，可在栅电极52的表面上形成例如ni、co、或ti的硅化物的层。
关于用于将栅电极52图案化的方法没有特别限制。例如，可使用光致抗蚀剂形成掩模，然后进行光刻法，以便以干法蚀刻方法除去栅绝缘层53或栅电极52的未被所述掩模覆盖的部分。
用于形成栅绝缘层53的工艺可与用于形成根据第一实施方式的栅绝缘层13的工艺相同。关于用于待用于对栅绝缘层53进行湿法蚀刻的掩模的材料没有特别限制。例如，栅电极52的图案可用于掩模。
然后，在栅绝缘层53和栅电极52的侧上形成栅侧壁绝缘膜54。关于材料和工艺没有特别限制。例如，用于栅侧壁绝缘膜54的材料可为绝缘材料例如sion或sio2，并且用于形成栅侧壁绝缘膜54的工艺可为真空沉积方法例如cvd方法或溅射方法。关于用于图案化的方法没有特别限制。例如，可使用用于栅侧壁绝缘膜54的材料在基底51上面进行成膜，然后以干法蚀刻方法对整个表面进行回蚀(深蚀，内蚀，etch-back)。
然后，对基底51选择性地进行离子注入，以形成源区55和漏区56。为了降低电阻率，可在源区55和漏区56的表面上形成例如ni、co、或ti的硅化物的层。
然后，形成层间绝缘膜57。关于材料和工艺没有特别限制。例如，用于层间绝缘膜57的材料可为绝缘材料例如sion或sio2，和用于形成层间绝缘膜57的工艺可为真空沉积方法例如cvd方法或溅射方法。此外，关于用于图案化的方法没有特别限制；可通过光刻法等形成期望的图案，并且可视需要形成通孔。
然后，形成源电极58和漏电极59。源电极58和漏电极59形成为分别与源区55和漏区56进行接触，埋入形成于层间绝缘膜57上的通孔。
关于用于形成源电极58和漏电极59的材料和工艺没有特别限制。例如，用于源电极58和漏电极59的材料可为金属材料例如al或cu。关于用于形成源电极58和漏电极59的工艺，例如，可以真空沉积方法例如溅射方法埋入通孔，然后通过使用光刻法进行图案化。此外，可以cvd方法或喷镀方法埋入通孔，然后以化学机械抛光(cmp)方法等进行平坦化。此外，可视需要使用与阻隔金属例如tin或tan的层的层叠体。此外，可使用w栓；可使用钨(w)以cvd方法埋入通孔。
最后，形成钝化层111。材料和工艺可与用于根据第一实施方式的栅绝缘层13的材料和工艺相同。通过以上步骤，制得了fet。
注意，对于fet50，基底51是作为活性层提供的，其形成源区55和漏区56之间的沟道。进一步地，在栅绝缘层53和由si形成的基底51之间，可由sige等形成活性层。此外，虽然在图8中示出了顶栅结构，但是前述栅绝缘层53可用于所谓的双栅结构和finfet。
如上所述，与第一实施方式类似地，将第一氧化物用于栅绝缘层和钝化层的至少一个和使用其中对第一氧化物进行湿法蚀刻的低成本图案化工艺使得能够制造高品质(即具有低的能量消耗和高的可靠性的)fet。
<第五实施方式>
关于第五实施方式的以下描述解释易失性半导体存储元件的实例。注意，在关于第五实施方式的描述中，可省略已经在以上实施方式中解释的相同构造的解释。
[易失性半导体存储元件的构造]
图9为用于解释根据第五实施方式的易失性半导体存储元件的构造和用于制造根据第五实施方式的易失性半导体存储元件的方法的横截面图。根据图9，易失性半导体存储元件60包括作为绝缘基底的基底61、栅电极62、栅绝缘层63、源电极64、漏电极65、活性层66、第一电容器电极67、电容器介电层68、第二电容器电极69、和钝化层112。注意，易失性半导体存储元件60是根据本发明的半导体装置的典型实例。
对于栅绝缘层63和钝化层112的至少一个，可使用与对于第一实施方式中的栅绝缘层13和钝化层17的至少一个使用的相同的氧化物。
在其中栅绝缘层63由第一氧化物形成的情况下，关于用于钝化层112的材料没有特别限制。例如，可使用无机氧化物膜例如sio2、sion、或sin、
类似地，在其中钝化层112由第一氧化物形成的情况下，关于用于栅绝缘层63的材料没有特别限制。例如，可使用无机氧化物膜例如sio2、sion、或sin。然而，第一氧化物可用于栅绝缘层63和钝化层112两者。在这样的情况下，栅绝缘层63和钝化层112的边界更稳定，并且因此栅绝缘层63和钝化层112倾向于具有更可靠的性质。
优选的是，电容器介电层68也由第一氧化物形成。
[用于制造易失性半导体存储元件的方法]
接下来，以下描述解释用于制造易失性半导体存储元件60的方法。虽然以下描述解释用于制造具有均由第一氧化物形成的栅绝缘层63和钝化层112的易失性半导体存储元件的方法，但是易失性半导体存储元件60不限于此。
为了制造易失性半导体存储元件60，首先，准备基底61。用于基底61的材料可与用于根据第一实施方式的基底11的材料相同。然后，在基底61上形成栅电极62。用于形成栅电极62的材料和工艺可与用于形成根据第一实施方式的栅电极12的材料和工艺相同。
然后，形成第二电容器电极69。对于形成第二电容器电极69，可使用多种材料和工艺。例如，用于第二电容器电极69的材料可为金属例如mo、al、cu、或钌(ru)，这样的金属的合金，透明导电氧化物例如ito或ato,有机导体例如pedot或pani等。关于用于形成第二电容器电极69的工艺，例如，可以溅射方法、旋涂或浸涂方法等进行成膜，然后通过使用光刻法进行图案化。此外，可进行印刷工艺例如喷墨印刷、纳米压印、和凹版印刷，使得直接形成期望的形状。
注意，在其中用于形成栅电极62和第二电容器电极69的材料和工艺相同的情况下，栅电极62和第二电容器电极69可一次性地形成。
然后，由第一氧化物形成栅绝缘层63。用于形成栅绝缘层63的工艺可与用于形成根据第一实施方式的栅绝缘层13的工艺相同。
然后，在第二电容器电极69上形成电容器介电层68。关于用于电容器介电层68的材料没有特别限制。例如，用于电容器介电层68的材料可为包含氧化hf、氧化ta、氧化la等的高介电常数氧化物材料，或者可为铁电材料例如锆钛酸铅(pzt)或者钽酸锶铋(sbt)等。在这样的材料之中，第一氧化物对于形成电容器介电层68是优选的。
关于工艺没有特别限制。例如，可以真空沉积方法例如cvd方法、ald方法、或溅射方法进行成膜，然后通过使用光刻法等形成期望的图案。可以以上任意成膜方法形成非晶膜。
注意，在其中用于形成栅绝缘层63和电容器介电层68的材料和工艺相同的情况下，栅绝缘层63和电容器介电层68可一次性地形成。
然后，形成源电极64和漏电极65。用于形成源电极64和漏电极65的材料和工艺可与用于形成根据第一实施方式的源电极14和漏电极15的材料和工艺相同。
然后，形成第一电容器电极67。对于形成第一电容器电极67，可使用多种材料和工艺。例如，用于第一电容器电极67的材料可为金属例如mo、al、cu、或ru，这样的金属的合金，透明导电氧化物例如ito或ato，有机导体例如pedot或pani等。关于用于形成第一电容器电极67的工艺，例如，可以溅射方法、旋涂或浸涂方法等进行成膜，然后通过光刻法进行图案化。此外，可进行印刷工艺例如喷墨印刷、纳米压印、和凹版印刷，使得直接形成期望的形状。
注意，在其中用于形成源电极64、漏电极65、和第一电容器电极67的材料和工艺相同的情况下，源电极64、漏电极65、和第一电容器电极67可一次性地形成。
然后，形成活性层66。关于用于活性层66的材料没有特别限制。例如，用于活性层66的材料可为氧化物半导体例如p-si、a-si、或in-ga-zn-o,和可为有机半导体例如并五苯。在这样的材料之中，就栅绝缘层63-活性层66的边界的稳定性而言，氧化物半导体是优选的。关于用于形成活性层66的工艺没有特别限制。例如，可以真空工艺例如溅射方法、pld方法、cvd方法、或者ald方法、或者以溶液工艺例如旋涂或浸涂方法进行成膜，然后通过光刻法进行图案化。替代地，可进行印刷工艺例如喷墨印刷、纳米压印、和凹版印刷，使得直接形成期望的形状。
最后，形成钝化层112。用于形成钝化层112的材料和工艺可与用于形成根据第一实施方式的栅绝缘层13的材料和工艺相同。通过以上步骤，制得易失性半导体存储元件60。
此处，就栅电极62、栅绝缘层63、源电极64、漏电极65、和活性层66的位置关系而言，易失性半导体存储元件60具有所谓的底栅/底接触构造。然而，根据第五实施方式的易失性半导体存储元件不限于此，并且可具有例如底栅/顶接触、顶栅/底接触、或者顶栅/顶接触构造。
此外，易失性半导体存储元件60的关于第一电容器电极67、电容器介电层68、和第二电容器电极69而言的这样的平面结构可形成为三维结构等，以提高电容器的容量。
如上所述，将第一氧化物用于栅绝缘层和钝化层的至少一个和使用其中对第一氧化物进行湿法蚀刻的低成本图案化工艺使得能够制造高品质(即具有低的能量消耗和高的可靠性的)fet。此外，将第一氧化物除了用于栅绝缘层之外还用于电容器介电层使得能够优选地制造具有甚至更低能量消耗的fet。
<第六实施方式>
关于第六实施方式的以下描述解释易失性半导体存储元件的另一实例。注意，在关于第六实施方式的描述中，可省略已经在以上实施方式中解释的相同构造的解释。
[易失性半导体存储元件的构造]
图10为用于解释根据第六实施方式的易失性半导体存储元件的构造和用于制造根据第六实施方式的易失性半导体存储元件的方法的横截面图。根据图10，易失性半导体存储元件70包括作为半导体基底的基底71、栅电极72、栅绝缘层73、栅侧壁绝缘膜74、源区75、漏区76、第一层间绝缘膜77、位线电极78、第二层间绝缘膜79、第二电容器电极80、电容器介电层81、第一电容器电极82、和钝化层113。注意，易失性半导体存储元件70是根据本发明的半导体装置的典型实例。
对于栅绝缘层73和钝化层113的至少一个，可使用与对于第一实施方式中的栅绝缘层13和钝化层17的至少一个使用的相同的氧化物。
在其中栅绝缘层73由第一氧化物形成的情况下，关于用于钝化层113的材料没有特别限制。例如，可使用无机氧化物膜例如sio2、sion、或sin。
类似地，在其中钝化层113由第一氧化物形成的情况下，关于用于栅绝缘层73的材料没有特别限制。例如，可使用无机氧化物膜例如sio2、sion、或者sin。然而，第一氧化物可用于栅绝缘层73和钝化层113两者。在这样的情况下，栅绝缘层73和钝化层113的边界更稳定，并且因此栅绝缘层73和钝化层113倾向于具有更可靠的性质。
优选的是，电容器介电层81也由第一氧化物形成。
[用于制造易失性半导体存储元件的方法]
接着，以下描述解释用于制造易失性半导体存储元件70的方法。虽然以下描述解释用于制造具有均由第一氧化物形成的栅绝缘层73和钝化层113的易失性半导体存储元件的方法，易失性半导体存储元件70不限于此。
对于易失性半导体存储元件70，基底71、栅电极72、栅绝缘层73、栅侧壁绝缘膜74、源区75、漏区76、和第一层间绝缘膜77可由用于根据第四实施方式的基底51、栅电极52、栅绝缘层53、栅侧壁绝缘膜54、源区55、漏区56、和层间绝缘膜57相同的材料和工艺形成。
于在基底71上形成栅绝缘层73、栅电极72、栅侧壁绝缘膜74、源区75、漏区76、第一层间绝缘膜77之后，形成位线电极78。关于材料和工艺没有特别限制。例如，用于位线电极78的材料可为al、cu等。关于用于形成位线电极78的工艺，例如，可以真空沉积方法例如溅射方法或cvd方法埋入通孔，然后通过光刻法进行图案化。此外，可以cvd方法或喷镀方法埋入通孔，然后以cmp方法等进行平坦化。此外，可视需要使用与阻隔金属例如tin或tan的层的层叠体。此外，可使用w栓；可使用w以cvd方法埋入通孔。
然后，形成第二层间绝缘膜79。用于形成第二层间绝缘膜79的材料和工艺可与用于形成根据第四实施方式的层间绝缘膜57的相同。
然后，形成第二电容器电极80。关于材料和工艺没有特别限制。例如，用于第二电容器电极80的材料可为金属材料例如al、cu、或ru，和可为多晶硅等。关于用于形成第二电容器电极80的工艺，例如，可以真空沉积方法例如溅射方法或cvd方法埋入通孔，然后通过光刻法进行图案化。此外，可以cvd方法或喷镀方法埋入通孔，然后以cmp方法等进行平坦化。此外，可视需要使用与阻隔金属例如tin或tan的层的层叠体。此外，可使用w栓；可使用w以cvd方法埋入通孔。
然后，形成电容器介电层81。关于用于电容器介电层81的材料没有特别限制。例如，用于电容器介电层81的材料可为包含氧化hf、氧化ta、氧化la等的高介电常数氧化物材料，或者可为铁电材料例如pzt或sbt等。在这样的材料之中，对于形成电容器介电层81而言，优选第一氧化物。
关于用于形成电容器介电层81的工艺没有特别限制。例如，可以真空沉积方法例如cvd方法、ald方法、或溅射方法进行成膜，然后通过使用光刻法等形成期望的图案。可以以上任意成膜方法形成非晶膜。在其中电容器介电层81由第一氧化物形成的情况下，可使用与用于根据第一实施方式的栅绝缘层13相同的工艺。
然后，形成第一电容器电极82。关于用于形成第一电容器电极82的材料和工艺没有特别限制。例如，用于第一电容器电极82的材料可为金属材料例如al、cu、或ru，和可为多晶硅。关于用于形成第一电容器电极82的工艺，例如，可以真空沉积方法例如cvd方法或溅射方法进行成膜，然后通过光刻法等进行图案化。此外，可视需要使用与阻隔金属例如tin或tan的层的层叠体。
最后，形成钝化层113。用于形成钝化层113的材料和工艺可与用于形成根据第一实施方式的栅绝缘层13的材料和工艺相同。通过以上步骤，制得易失性半导体存储元件70。
注意，虽然关于易失性半导体存储元件70的描述解释具有其中电容器设置在fet上方的堆叠结构的易失性半导体存储元件，但是易失性半导体存储元件70不限于此。例如，易失性半导体存储元件70可为具有沟槽结构的易失性半导体存储元件，其中在形成于半导体基底上的沟槽中，电容器设置在fet下方。
此外，易失性半导体存储元件70的关于第二电容器电极80、电容器介电层81、和第一电容器电极82而言的这样的平面结构可形成为三维结构等，以提高电容器的容量。
如上所述，将第一氧化物用于栅绝缘层和钝化层的至少一个和使用其中对第一氧化物进行湿法蚀刻的低成本图案化工艺使得能够制造高品质(即具有低的能量消耗和高的可靠性的)易失性半导体存储元件。此外，将第一氧化物除了用于栅绝缘层之外还用于电容器介电层使得能够优选地制造具有甚至更低能量消耗的易失性半导体存储元件。
<第七实施方式>
关于第七实施方式的以下描述解释非易失性半导体存储元件的实例。注意，在关于第七实施方式的描述中，可省略已经在以上实施方式中解释的相同构造的解释。
[非易失性半导体存储元件的构造]
图11为用于解释根据第七实施方式的非易失性半导体存储元件的构造和用于制造根据第七实施方式的非易失性半导体存储元件的方法的横截面图。根据图11，非易失性半导体存储元件90包括作为绝缘基底的基底91、栅电极92、第一栅绝缘层93、浮栅电极94、第二栅绝缘层95、源电极96、漏电极97、活性层98、和钝化层114。注意，非易失性半导体存储元件90是根据本发明的半导体装置的典型实例。
对于第一栅绝缘层93和钝化层114的至少一个，可使用与对于第一实施方式中的栅绝缘层13和钝化层17的至少一个使用的相同的氧化物。
在其中第一栅绝缘层93由第一氧化物形成的情况下，关于用于钝化层114的材料没有特别限制。例如，可使用无机氧化物膜例如sio2、sion、或者sin。
类似地，在其中钝化层114由第一氧化物形成的情况下，关于用于第一栅绝缘层93的材料没有特别限制。例如，可使用无机氧化物膜例如sio2、sion、或者sin。然而，第一氧化物可用于第一栅绝缘层93和钝化层114两者。在这样的情况下，第一栅绝缘层93和钝化层114的边界更稳定，并且因此第一栅绝缘层93和钝化层114倾向于具有更可靠的性质。
第一栅绝缘层93为所谓的栅电极绝缘层。第二栅绝缘层95为所谓的隧道绝缘层。栅电极92为所谓的控制栅电极。通过控制向源电极96、漏电极97、和栅电极92的电压施加条件，电子由于隧穿效应而被容许通过作为隧道绝缘层的第二栅绝缘层95隧穿进出浮栅电极94。以这样的方式，实现了作为存储器的功能。
[用于制造非易失性半导体存储元件的方法]
接下来，以下描述解释用于制造非易失性半导体存储元件90的方法。虽然以下描述解释用于制造具有均由第一氧化物形成的第一栅绝缘层93和钝化层114的非易失性半导体存储元件的方法，但是非易失性半导体存储元件90不限于此。
为了制造非易失性半导体存储元件90，首先准备基底91。用于基底91的材料可与用于根据第一实施方式的基底11的材料相同。
然后，在基底91上形成栅电极92。用于形成栅电极92的材料和工艺可与用于形成根据第一实施方式的栅电极12的材料和工艺相同。
然后，由第一氧化物形成第一栅绝缘层93，以覆盖栅电极92。用于形成第一栅绝缘层93的工艺可与用于形成根据第一实施方式的栅绝缘层13的工艺相同。
然后，在第一栅绝缘层93上形成浮栅电极94。对于形成浮栅电极94，可使用多种材料和工艺。例如，用于浮栅电极94的材料可为金属例如mo、al、或cu，这样的金属的合金，透明导电氧化物例如ito或ato，有机导体例如pedot或pani等。关于用于形成浮栅电极94的工艺，例如，可以溅射方法、旋涂或浸涂方法等进行成膜，然后通过光刻法进行图案化。此外，可进行印刷工艺例如喷墨印刷、纳米压印、和凹版印刷，使得直接形成期望的形状。
然后，形成第二栅绝缘层95以覆盖浮栅电极94。关于材料没有特别限制；可选择合适的材料。在材料之中，为了改善耦合率，低介电常数绝缘材料例如sio2或含氟聚合物是优选的。关于用于形成第二栅绝缘层95的工艺没有特别限制。例如，可使用真空工艺例如溅射方法、cvd方法、或者ald方法，或者通过使用视需要包含金属醇盐、金属络合物等、或者包含聚合物的涂布液而使用溶液工艺例如旋涂、模头涂布、喷嘴涂布、或者喷墨印刷。此外，可使用光刻法方法，或者使用印刷方法，使得直接形成期望的形状。
然后，在第二栅绝缘层95上形成源电极96和漏电极97。用于形成源电极96和漏电极97的材料和工艺可与用于形成根据第一实施方式的源电极14和漏电极15的材料和工艺相同。
然后，形成活性层98。关于用于活性层98的材料没有特别限制。例如，用于活性层98的材料可为氧化物半导体例如p-si、a-si、或in-ga-zn-o，和可为有机半导体例如并五苯。在这样的材料之中，氧化物半导体是优选的。关于用于形成活性层98的工艺没有特别限制。例如，可以真空工艺例如溅射方法、pld方法、cvd方法、或者ald方法，或者以溶液工艺例如旋涂或浸涂方法进行成膜，然后通过光刻法进行图案化。替代地，可进行印刷工艺例如喷墨印刷、纳米压印、或凹版印刷，使得直接形成期望的形状。
最后，形成钝化层114。用于形成钝化层114的材料和工艺可与用于形成根据第一实施方式的栅绝缘层13的材料和工艺相同。通过以上步骤，制得非易失性半导体存储元件90。
此处，就栅电极92、源电极96、漏电极97、和活性层98的位置关系而言，非易失性半导体存储元件90具有所谓的底栅/底接触构造。然而，根据第七实施方式的非易失性半导体存储元件90不限于此。例如，非易失性半导体存储元件90可具有底栅/顶接触、顶栅/底接触、或者顶栅/顶接触构造。
此外，非易失性半导体存储元件90的关于栅电极92、第一栅绝缘层93、和浮栅电极94而言的这样的平面结构可形成为三维结构等，以提高电容器的容量。
如上所述，将第一氧化物用于栅绝缘层和钝化层的至少一个和使用其中对第一氧化物进行湿法蚀刻的低成本图案化工艺使得能够制造高品质(即具有低的能量消耗和高的可靠性的)非易失性半导体存储元件。即，可通过降低漏电流而减小用于写入/删除的电压和可改善元件的耐久性。
<第八实施方式>
关于第八实施方式的以下描述解释非易失性半导体存储元件的另一实例。注意，在关于第八实施方式的描述中，可省略已经在以上实施方式中解释的相同构造的解释。
[非易失性半导体存储元件的构造]
图12为用于解释根据第八实施方式的非易失性半导体存储元件的构造和用于制造根据第八实施方式的非易失性半导体存储元件的方法的横截面图。根据图12，非易失性半导体存储元件100包括作为半导体基底的基底101、第一栅绝缘层102、栅电极103、第二栅绝缘层104、浮栅电极105、栅侧壁绝缘膜106、源区107、漏区108、和钝化层115。注意，非易失性半导体存储元件100是根据本发明的半导体装置的典型实例。
对于第一栅绝缘层102和钝化层115的至少一个，可使用与对于第一实施方式中的栅绝缘层13和钝化层17的至少一个使用的相同的氧化物。
在其中第一栅绝缘层102由第一氧化物形成的情况下，关于用于钝化层115的材料没有特别限制。例如，可使用无机氧化物膜例如sio2、sion、或sin。
类似地，在其中钝化层115由第一氧化物形成的情况下，关于用于第一栅绝缘层102的材料没有特别限制。例如，可使用无机氧化物膜例如sio2、sion、或sin。然而，第一氧化物可用于第一栅绝缘层102和钝化层115两者。在这样的情况下，第一栅绝缘层102和钝化层115的边界更稳定，并且因此第一栅绝缘层102和钝化层115倾向于具有更可靠的性质。
第一栅绝缘层102是所谓的栅电极绝缘层。第二栅绝缘层104是所谓的隧道绝缘层。栅电极103是所谓的控制栅电极。通过控制向源区107、漏区108、和栅电极103的电压施加条件，电子由于隧穿效应而被容许通过作为隧道绝缘层的第二栅绝缘层104隧穿进出浮栅电极105。以这样的方式，实现了作为存储器的功能。
[用于制造非易失性半导体存储元件的方法]
接下来，以下描述解释用于制造非易失性半导体存储元件100的方法。虽然以下描述解释用于制造具有均由第一氧化物形成的第一栅绝缘层102和钝化层115的非易失性半导体存储元件的方法，非易失性半导体存储元件100不限于此。
为了制造非易失性半导体存储元件100，首先，准备基底101。用于基底101的材料可与用于根据第四实施方式的基底51的材料相同。
然后，形成第二栅绝缘层104。关于用于第二栅绝缘层104的材料没有特别限制，虽然例如，低介电常数绝缘材料例如sio2是优选的。关于用于形成第二栅绝缘层104的工艺没有特别限制。例如，可使用真空沉积方法例如热氧化方法、溅射方法、cvd方法、或者ald方法。
然后，形成浮栅电极105。关于用于形成浮栅电极105的材料和工艺没有特别限制。例如，用于浮栅电极105的材料可为多晶硅，金属材料例如al，或者多晶硅、金属材料、和阻隔金属例如tin或tan的层叠体。例如，用于形成浮栅电极105的工艺可为真空沉积方法例如cvd方法或溅射方法。
然后，由第一氧化物形成第一栅绝缘层102。用于形成第一栅绝缘层102的工艺可与用于形成根据第一实施方式的栅绝缘层13的工艺相同。
然后，形成栅电极103。用于形成栅电极103的材料和工艺可与用于形成根据第四实施方式的栅绝缘层53的材料和工艺相同。
关于第一栅绝缘层102、栅电极103、第二栅绝缘层104、和浮栅电极105的图案化没有特别限制。例如，可通过使用光刻法而形成期望的图案。
然后，形成栅侧壁绝缘膜106。用于形成栅侧壁绝缘膜106的材料和工艺可与用于形成根据第四实施方式的栅侧壁绝缘膜54的材料和工艺相同。然后，对基底101选择性地进行离子注入，以形成源区107和漏区108。为了降低电阻率，可在源区107和漏区108的表面上形成例如ni、co、或ti的硅化物的层。
最后，形成钝化层115。用于形成钝化层115的材料和工艺可与用于形成根据第一实施方式的栅绝缘层13的材料和工艺相同。通过以上步骤，制得非易失性半导体存储元件100。
此外，非易失性半导体存储元件100的关于第一栅绝缘层102、栅电极103、和浮栅电极105的这样的平面结构可形成为三维结构等，以提高电容器的容量。
如上所述，将第一氧化物用于第一栅绝缘层和钝化层的至少一个和使用其中对第一氧化物进行湿法蚀刻的低成本图案化工艺使得能够制造高品质(即具有低的能量消耗和高的可靠性的)非易失性半导体存储元件。即，可通过降低漏电流而减小用于写入/删除的电压并且可改善元件的耐久性。
<第九实施方式>
关于第九实施方式的以下描述解释具有多个钝化层的fet的实例。注意，在关于第九实施方式的描述中，可省略已经在以上实施方式中解释的相同构造的解释。
[fet的构造]
图13为用于解释根据第九实施方式的fet的横截面图。根据图13，fet110为底栅/底接触fet，其包括基底11、栅电极12、栅绝缘层13、源电极14、漏电极15、活性层16、第一钝化层17a、和第二钝化层17b。注意，fet110是根据本发明的半导体装置的典型实例。
fet110包括形成于具有绝缘性质的基底11上的栅电极12，并且包括形成为覆盖栅电极12的栅绝缘层13。此外，在栅绝缘层13上形成源电极14和漏电极15，并且形成活性层16以部分地覆盖源电极14和漏电极15。源电极14和漏电极15是经由变成沟道区域的活性层16以预定距离形成的。此外，在栅绝缘层13上面形成钝化层17a，以覆盖源电极14、漏电极15、和活性层16，和在第一钝化层17a上形成第二钝化层17b。
实践中，形成钝化层作为基底11的上部层。所述钝化层包括第一钝化层17a和形成为与第一钝化层17a接触的第二钝化层17b。在图13的实例中，第一钝化层17a形成于栅绝缘层13上，以覆盖源电极14、漏电极15、和活性层16。
对于所述钝化层，关于第一钝化层17a和第二钝化层17b的布置没有特别限制；所述布置可根据预期意图适当地选择。可将第一钝化层17a布置成与第二钝化层17b相比更靠近于活性层16，如图13中所示。反之，可将第二钝化层17b布置成与第一钝化层17a相比更靠近于活性层16。此外，第二钝化层17b可布置成覆盖第一钝化层17a的顶表面和侧表面。反之，第一钝化层17a可布置成覆盖第二钝化层17b的顶表面和侧表面。
(第一钝化层17a)
第一钝化层17a优选为第二氧化物。
(第二氧化物)
第二氧化物包含si和碱土金属，并且优选包含al和硼(b)的至少一种。进一步地，如果需要，第二氧化物可包含其它元素。
关于第二氧化物，由si构成的sio2具有非晶结构。进一步地，碱土金属具有使si-o键断裂的功能。因此，可基于si和碱土金属的组成比控制第二氧化物的介电常数和线性膨胀系数。
第二氧化物优选为包含al和b的至少一种。类似于sio2，由al构成的al2o3和由b构成的b2o3具有非晶结构。因此，包含al和/或b的第二氧化物具有更稳定的非晶结构，并且因此，使得能够形成具有更高均匀性的绝缘层。此外，可基于组成比控制第二氧化物的介电常数和线性膨胀系数，因为碱土金属改变al和b的配位结构。
第二氧化物的碱土金属可为be、mg、ca、sr、ba等。所述碱土金属可由以上中的一种元素构成，或者可由以上中的两种或更多种元素构成。
关于第二氧化物中包含的si和碱土金属的组成比没有特别限制；所述组成比可根据预期意图适当地选择。然而，所述组成比优选为在如以下所述的范围内。
以氧化物(例如sio2、beo、mgo、cao、sro、bao)计第二氧化物中包含的si和碱土金属的组成比(si：碱土金属)优选为50.0mol％或更大且90.0mol％或更小:10.0mol％或更大且50.0mol％或更小。
关于第二氧化物中包含的si、碱土金属、与al和b的至少一种的组成比没有特别限制；所述组成比可根据预期意图适当地选择。然而，所述组成比优选为在如以下所述的范围内。
以氧化物(例如sio2、beo、mgo、cao、sro、bao、al2o3、b2o3)计，第二氧化物中包含的si、碱土金属、与al和b的至少一种的组成比(si:碱土金属:al和b的至少一种)优选为50.0mol％或更大且90.0mol％或更小:5.0mol％或更大且20.0mol％或更小:5.0mol％或更大且30.0mol％或更小。
第二氧化物中包含的氧化物(例如sio2、beo、mgo、cao、sro、bao、al2o3、b2o3)的比率可通过经由荧光x-射线分析、epma、icp-aes等进行关于氧化物中的阳离子元素的分析而计算。
关于第一钝化层17a的介电常数没有特别限制；介电常数可根据预期意图适当地选择。
为了测量第一钝化层17a的介电常数，可制备通过层叠下部电极、介电层(即第一钝化层17a)、和上部电极而形成的电容器，然后通过使用电感-电容-电阻(lcr)计测量介电常数。
关于第一钝化层17a的线性膨胀系数没有特别限制；线性膨胀系数可根据预期意图适当地选择。
第一钝化层17a的线性膨胀系数可例如通过热机械分析仪测量。关于测量线性膨胀系数，可制备具有与第一钝化层17a相同组成的测量用样品，而不是制备fet。
(第二钝化层17b)
第二钝化层17b包含第一氧化物。第一氧化物可为作为用于第一实施方式中的栅绝缘层13或钝化层17的材料的实例提供的相同的氧化物。换而言之，第一氧化物至少包含元素a(即碱土金属)和元素b(即ga、sc、y、和镧系元素的至少一种)。此外，如果需要，第一氧化物可包含其它元素。
关于第二钝化层17b的介电常数没有特别限制；介电常数可根据预期意图适当地选择。第二钝化层17b的介电常数可例如以与用于测量第一钝化层17a的介电常数相同的方法测量。
关于第二钝化层17b的线性膨胀系数没有特别限制；线性膨胀系数可根据预期意图适当地选择。第二钝化层17b的线性膨胀系数可例如以与用于测量第一钝化层17a的线性膨胀系数相同的方法测量。
本发明人已经发现，以第一钝化层17a和第二钝化层17b的层叠结构形成的钝化层对大气中的水分、氧气、氮气等具有显著的阻隔性能。此处，第一钝化层17a包含包括si和碱土金属的第二氧化物，和第二钝化层17b包含包括元素a(即碱土金属)和元素b(即ga、sc、y、和镧系元素的至少一种)的第一氧化物(例如顺电非晶氧化物)。因此，这样的钝化层使得能够制造对于bts测试具有小的阈值电压偏移的高度可靠的fet。
[用于制造fet的方法]
以下描述解释用于制造图13中所示的fet110的方法。图14a-15c为说明用于制造根据第九实施方式的fet110的步骤的实例的图。
首先，进行与如第一实施方式中的图2a-3a中所示的相同步骤。然后，在图14a中所示的步骤处，在整个基底11和栅绝缘层13上面形成第一钝化层170a(即将在蚀刻过程中形成为第一钝化层17a的层)，以覆盖源电极14、漏电极15、和活性层16。然后，在整个第一钝化层170a上面形成第二钝化层170b(即将在蚀刻过程中形成为第二钝化层17b的层)。
关于用于形成第一钝化层170a和第二钝化层170b的方法没有特别限制；所述方法可根据预期意图适当地选择。例如，可以真空工艺例如溅射方法、pld方法、cvd方法、或者ald方法进行成膜。
此外，为了进行第一钝化层170a的成膜，可制备包含第二氧化物的前体的涂布液(即用于形成第一钝化层的涂布液)，然后将所述涂布液施加至/印刷在施加对象上，然后将所述施加对象在合适条件下烧制(burn)。类似地，为了进行第二钝化层170b的成膜，可制备包含第一氧化物的前体的涂布液(即用于形成第二钝化层的涂布液)，然后将所述涂布液施加至/印刷在施加对象上，然后将所述施加对象在合适条件下烧制。
第一钝化层170a的平均膜厚优选为在10nm或更大且1,000nm或更小的范围内，且更优选地在20nm或更大且500nm或更小的范围内。第二钝化层170b的平均膜厚优选为在10nm或更大且1,000nm或更小的范围内，且更优选地在20nm或更大至500nm或更小的范围内。
--用于形成第一钝化层的涂布液--
用于形成第一钝化层的涂布液至少包含含硅化合物、碱土金属化合物、和溶剂，并且优选地包含含铝化合物和含硼化合物的至少一种。此外，如果需要，用于形成第一钝化层的涂布液可包含其它元素。
---含硅化合物---
含硅化合物可为例如无机硅化合物、有机硅化合物等。
无机硅化合物可为例如四氯硅烷、四溴硅烷、四碘硅烷等。
关于有机硅化合物没有特别限制，只要是包括si和有机基团的化合物；有机硅化合物可根据预期意图适当地选择。si和有机基团可为键合的，例如以离子键合、共价键合、配位键合等键合的。
关于有机基团没有特别限制；有机基团可根据预期意图适当地选择。有机基团可为例如可包括取代基的烷基、可包括取代基的烷氧基、可包括取代基的酰氧基、可包括取代基的苯基等。烷基可为，例如，具有1-6的碳数的烷基等。烷氧基可为，例如，具有1-6的碳数的烷氧基等。酰氧基可为，例如，具有1-10的碳数的酰氧基等。
有机硅化合物可为，例如，四甲氧基硅烷、四乙氧基硅烷、四异丙氧基硅烷、四丁氧基硅烷、1,1,1,3,3,3-六甲基二硅氮烷(hmds；tokyoohkakogyoco.,ltd.的产品)、双(三甲基甲硅烷基)乙炔、三苯基硅烷、2-乙基己酸硅、四乙酰氧基硅烷等。
关于用于形成第一钝化层的涂布液中的含硅化合物的量没有特别限制；含硅化合物的量可根据预期意图适当地选择。
---含碱土金属的化合物---
含碱土金属的化合物可为，例如，无机碱土金属化合物、有机碱土金属化合物等。含碱土金属的化合物中包含的碱土金属可为例如be、mg、ca、sr、ba等。
无机碱土金属化合物可为，例如，碱土金属硝酸盐、碱土金属硫酸盐、碱土金属氯化物、碱土金属氟化物、碱土金属溴化物、碱土金属卤化物等。
碱土金属硝酸盐可为，例如，硝酸镁、硝酸钙、硝酸锶、硝酸钡等。
碱土金属硫酸盐可为，例如，硫酸镁、硫酸钙、硫酸锶、硫酸钡等。
碱土金属氯化物可为，例如，氯化镁、氯化钙、氯化锶、氯化钡等。
碱土金属氟化物可为，例如，氟化镁、氟化钙、氟化锶、氟化钡等。
碱土金属溴化物可为，例如，溴化镁、溴化钙、溴化锶、溴化钡等。
碱土金属碘化物可为，例如，碘化镁、碘化钙、碘化锶、碘化钡等。
关于有机碱土金属化合物没有特别限制，只要是包含碱土金属和有机基团的化合物；有机碱土金属化合物可根据预期意图适当地选择。碱土金属和有机基团可为键合的，例如以离子键合、共价键合、配位键合等键合的。
关于有机基团没有特别限制；有机基团可根据预期意图适当地选择。例如，有机基团可为可包括取代基的烷基、可包括取代基的烷氧基、可包括取代基的酰氧基、可包括取代基的苯基、可包括取代基的乙酰丙酮根基团、可包括取代基的磺酸基团等。烷基可为，例如，具有1-6的碳数的烷基等。烷氧基可为具有1-6的碳数的烷氧基等。酰氧基可为，例如，具有1-10的碳数的酰氧基、被苯环部分取代的酰氧基(例如苯甲酸)、被羟基部分取代的酰氧基(例如乳酸)、具有两个或更多个羰基的酰氧基(例如草酸和柠檬酸)等。
有机碱土金属化合物可为，例如，甲醇镁、乙醇镁、二乙基镁、乙酸镁、甲酸镁、乙酰丙酮镁、2-乙基己酸镁、乳酸镁、环烷酸镁、柠檬酸镁、水杨酸镁、苯甲酸镁、草酸镁、三氟甲磺酸镁、甲醇钙、乙醇钙、乙酸钙、甲酸钙、乙酰丙酮钙、2,2,6,6-四甲基-3,5-庚二酮酸钙、2-乙基己酸钙、乳酸钙、环烷酸钙、柠檬酸钙、水杨酸钙、新癸酸钙、苯甲酸钙、草酸钙、异丙醇锶、乙酸锶、甲酸锶、乙酰丙酮锶、2-乙基己酸锶、乳酸锶、环烷酸锶、水杨酸锶、草酸锶、乙醇钡、异丙醇钡、乙酸钡、甲酸钡、乙酸钡、乙酸钡、乙酸钡、2-乙基己酸钡、乳酸钡、环烷酸钡、新癸酸钡、草酸钡、苯甲酸钡、三氟甲磺酸钡、双(乙酰丙酮)铍等。
关于用于形成第一钝化层的涂布液中的含碱土金属的化合物的量没有特别限制；含碱土金属的化合物的量可根据预期意图适当地选择。
---含铝化合物---
含铝化合物可为，例如，无机铝化合物、有机铝化合物等。
无机铝化合物可为，例如，氯化铝、硝酸铝、溴化铝、氢氧化铝、硼酸铝、三氟化铝、碘化铝、硫酸铝、磷酸铝、硫酸铝铵等。
关于有机铝化合物没有特别限制，只要是包含al和有机基团的化合物；有机铝化合物可根据预期意图适当地选择。al和有机基团可为键合的，例如以离子键合、共价键合、配位键合等键合的。
关于有机基团没有特别限制；有机基团可根据预期意图适当地选择。有机基团可为，例如，可包括取代基的烷基、可包括取代基的烷氧基、可包括取代基的酰氧基、可包括取代基的乙酰丙酮根基团、可包括取代基的磺酸基团等。烷基可为，例如，具有1-6的碳数的烷基等。烷氧基可为具有1-6的碳数的烷氧基等。酰氧基可为，例如，具有1-10的碳数的酰氧基、被苯环部分取代的酰氧基(例如苯甲酸)、被羟基部分取代的酰氧基(例如乳酸)、具有两个或更多个羰基的酰氧基(例如草酸和柠檬酸)等。
有机铝化合物可为，例如，异丙醇铝、仲丁醇铝、三乙基铝、二乙基铝乙氧化物、乙酸铝、乙酰丙酮铝、六氟乙酰丙酮铝、2-乙基己酸铝、乳酸铝、苯甲酸铝、铝二(仲丁氧根)乙酰乙酸酯螯合物、三氟甲磺酸铝等。
关于用于形成第一钝化层的涂布液中的含铝化合物的量没有特别限制；含铝化合物的量可根据预期意图适当地选择。
---含硼化合物---
含硼化合物可为，例如，无机硼化合物、有机硼化合物等。
无机硼化合物可为，例如，原硼酸、氧化硼、三溴化硼、四氟硼酸、硼酸铵、硼酸镁等。氧化硼可为，例如，二氧化二硼、三氧化二硼、三氧化四硼、五氧化四硼等。
关于有机硼化合物没有特别限制，只要是包含b和有机基团的化合物；有机硼化合物可根据预期意图适当地选择。b和有机基团可为键合的，例如以离子键合、共价键合、配位键合等键合的。
关于有机基团没有特别限制；有机基团可根据预期意图适当地选择。有机基团可为，例如，可包括取代基的烷基、可包括取代基的烷氧基、可包括取代基的酰氧基、可包括取代基的苯基、可包括取代基的磺酸基团、可包括取代基的噻吩基团等。烷基可为，例如，具有1-6的碳数的烷基等。烷氧基可为，例如，具有1-6的碳数的烷氧基等。烷氧基的实例包括具有两个或更多个氧原子的有机基团，其中两个氧原子与b键合以与b一起形成环结构。此外，烷氧基的实例包括其中烷基被有机甲硅烷基取代的烷氧基。酰氧基可为，例如，具有1-10的碳数的酰氧基等。
有机硼化合物可为，例如，(r)-5,5-二苯基-2-甲基-3,4-丙醇-1,3,2-
关于用于形成第一钝化层的涂布液中的含硼化合物的量没有特别限制；含硼化合物的量可根据预期意图适当地选择。
---溶剂---
关于溶剂没有特别限制，只要是稳定地溶解和分散化合物的溶剂；溶剂可根据预期意图适当地选择。例如，溶剂可为甲苯、二甲苯、荚、异丙基苯、戊基苯、十二烷基苯、联环己基、环己基苯、癸烷、十一烷、十二烷、十三烷、十四烷、十五烷、四氢化萘、十氢化萘、异丙醇、苯甲酸乙酯、n,n-二甲基甲酰胺、碳酸亚丙酯、2-乙基己酸、矿物油精、二甲基亚丙基脲、4-丁内酯、2-甲氧基乙醇、丙二醇、水等。
关于用于形成第一钝化层的涂布液中的溶剂的量没有特别限制；溶剂的量可根据预期意图适当地选择。
关于用于形成第一钝化层的涂布液中的含硅化合物和含碱土金属的化合物的组成比(含硅化合物:含碱土金属的化合物)没有特别限制；所述组成比可根据预期意图适当地选择。然而，所述组成比优选为在如以下所述的范围内。
以氧化物(例如sio2、beo、mgo、cao、sro、bao)计，用于形成第一钝化层的涂布液中的si和碱土金属的组成比(si:碱土金属)优选为50.0mol％或更大且90.0mol％或更小:10.0mol％或更大且50.0mol％或更小。
关于用于形成第一钝化层的涂布液中的含硅化合物、含碱土金属的化合物、与含铝化合物和含硼化合物的至少一种的组成比(含硅化合物:含碱土金属的化合物:含铝化合物和含硼化合物的至少一种)没有特别限制；所述组成比可根据预期意图适当地选择。然而，所述组成比优选为在如以下所述的范围内。
以氧化物(例如sio2、beo、mgo、cao、sro、bao、al2o3、b2o3)计，用于形成第一钝化层的涂布液中的si、碱土金属、与al和b的至少一种的组成比(si:碱土金属:al和b的至少一种)优选为50.0mol％或更大且90.0mol％或更小:5.0mol％或更大且20.0mol％或更小:5.0mol％或更大且30.0mol％或更小。
--用于形成第二钝化层的涂布液--
用于形成第二钝化层的涂布液至少包含含碱土金属的化合物(即含元素a的化合物)、含元素b的化合物、和溶剂。进一步地，用于形成第二钝化层的涂布液优选包含含元素c的化合物的至少一种。此外，如果需要，用于形成第二钝化层的涂布液可包含其它元素。
---含碱土金属的化合物(含元素a的化合物)---
含碱土金属的化合物可为，例如，无机碱土金属化合物、有机碱土金属化合物等。含碱土金属的化合物中包含的碱土金属可为，例如，be、mg、ca、sr、ba等。
无机碱土金属化合物可为，例如，碱土金属硝酸盐、碱土金属硫酸盐、碱土金属氯化物、碱土金属氟化物、碱土金属溴化物、碱土金属卤化物等。
碱土金属硝酸盐可为，例如，硝酸镁、硝酸钙、硝酸锶、硝酸钡等。
碱土金属硫酸盐可为，例如，硫酸镁、硫酸钙、硫酸锶、硫酸钡等。
碱土金属氯化物可为，例如，氯化镁、氯化钙、氯化锶、氯化钡等。
碱土金属氟化物可为，例如，氟化镁、氟化钙、氟化锶、氟化钡等。
碱土金属溴化物可为，例如，溴化镁、溴化钙、溴化锶、溴化钡等。
碱土金属碘化物可为，例如，碘化镁、碘化钙、碘化锶、碘化钡等。
关于有机碱土金属化合物没有特别限制，只要是包含碱土金属和有机基团的化合物；有机碱土金属化合物可根据预期意图适当地选择。碱土金属和有机基团可为键合的，例如以离子键合、共价键合、配位键合等键合的。
关于有机基团没有特别限制；有机基团可根据预期意图适当地选择。例如，有机基团可为可包括取代基的烷基、可包括取代基的烷氧基、可包括取代基的酰氧基、可包括取代基的苯基、可包括取代基的乙酰丙酮根基团、可包括取代基的磺酸基团等。烷基可为，例如，具有1-6的碳数的烷基等。烷氧基可为具有1-6的碳数的烷氧基等。酰氧基可为，例如，具有1-10的碳数的酰氧基、被苯环部分取代的酰氧基(例如苯甲酸)、被羟基部分取代的酰氧基(例如乳酸)、具有两个或更多个羰基的酰氧基(例如草酸和柠檬酸)等。
有机碱土金属化合物可为，例如，甲醇镁、乙醇镁、二乙基镁、乙酸镁、甲酸镁、乙酰丙酮镁、2-乙基己酸镁、乳酸镁、环烷酸镁、柠檬酸镁、水杨酸镁、苯甲酸镁、草酸镁、三氟甲磺酸镁、甲醇钙、乙醇钙、乙酸钙、甲酸钙、乙酰丙酮钙、2,2,6,6-四甲基-3,5-庚二酮酸钙、2-乙基己酸钙、乳酸钙、环烷酸钙、柠檬酸钙、水杨酸钙、新癸酸钙、苯甲酸钙、草酸钙、异丙醇锶、乙酸锶、甲酸锶、乙酰丙酮锶、2-乙基己酸锶、乳酸锶、环烷酸锶、水杨酸锶、草酸锶、乙醇钡、异丙醇钡、乙酸钡、甲酸钡、乙酸钡、乙酸钡、乙酸钡、2-乙基己酸钡、乳酸钡、环烷酸钡、新癸酸钡、草酸钡、苯甲酸钡、三氟甲磺酸钡、双(乙酰丙酮)铍等。
关于用于形成第二钝化层的涂布液中的含碱土金属的化合物的量没有特别限制；含碱土金属的化合物的量可根据预期意图适当地选择。
(含元素b的化合物)
含元素b的化合物中包含的稀土元素可为，例如，ga、sc、y、la、ce、pr、nd、pm、sm、eu、gd、tb、dy、ho、er、tm、yb、lu等。
含元素b的化合物可为，例如，含元素b的无机化合物、含元素b的有机化合物等。
含元素b的无机化合物可为，例如，元素b的硝酸盐、元素b的硫酸盐、元素b的氟化物、元素b的氯化物、元素b的溴化物、元素b的碘化物等。
元素b的硝酸盐可为，例如，硝酸镓、硝酸钪、硝酸钇、硝酸镧、硝酸铈、硝酸镨、硝酸钕、硝酸钐、硝酸铕、硝酸钆、硝酸铽、硝酸镝、硝酸钬、硝酸铒、硝酸铥、硝酸镱、硝酸镥等。
元素b的硫酸盐可为，例如，硫酸镓、硫酸钪、硫酸钇、硫酸镧、硫酸铈、硫酸镨、硫酸钕、硫酸钐、硫酸铕、硫酸钆、硫酸铽、硫酸镝、硫酸钬、硫酸铒、硫酸铥、硫酸镱、硫酸镥等。
元素b的氟化物可为，例如，氟化镓、氟化钪、氟化钇、氟化镧、氟化铈、氟化镨、氟化钕、氟化钐、氟化铕、氟化钆、氟化铽、氟化镝、氟化钬、氟化铒、氟化铥、氟化镱、氟化镥等。
元素b的氯化物可为，例如，氯化镓、氯化钪、氯化钇、氯化镧、氯化铈、氯化镨、氯化钕、氯化钐、氯化铕、氯化钆、氯化铽、氯化镝、氯化钬、氯化铒、氯化铥、氯化镱、氯化镥等。
元素b的溴化物可为，例如，溴化镓、溴化钪、溴化钇、溴化镧、溴化铈、溴化镨、溴化钕、溴化钐、溴化铕、溴化钆、溴化铽、溴化镝、溴化钬、溴化铒、溴化铥、溴化镱、溴化镥等。
元素b的碘化物可为，例如，碘化镓、碘化钪、碘化钇、碘化镧、碘化铈、碘化镨、碘化钕、碘化钐、碘化铕、碘化钆、碘化铽、碘化镝、碘化钬、碘化铒、碘化铥、碘化镱、碘化镥等。
关于元素b有机化合物没有特别限制，只要是包含元素b和有机基团的化合物；元素b有机化合物可根据预期意图适当地选择。元素b和有机基团可为键合的，例如以离子键合、共价键合、配位键合等键合的。
关于有机基团没有特别限制；有机基团可根据预期意图适当地选择。例如，有机基团可为可包括取代基的烷基、可包括取代基的烷氧基、可包括取代基的酰氧基、可包括取代基的乙酰丙酮根基团、可包括取代基的环戊二烯基。烷基可为，例如，具有1-6的碳数的烷基等。烷氧基可为，例如，具有1-6的碳数的烷氧基等。酰氧基可为，例如，具有1-10的碳数的酰氧基等。
元素b有机化合物可为，例如，三(环戊二烯基)镓、异丙醇钪、乙酸钪、三(环戊二烯基)钪、异丙醇钇、2-乙基己酸钇、三(乙酰丙酮)钇、三(环戊二烯基)钇、异丙醇镧、2-乙基己酸镧、三(乙酰丙酮)镧、三(环戊二烯基)镧、2-乙基己酸铈、三(乙酰丙酮)铈、三(环戊二烯基)铈、异丙醇镨、草酸镨、三(乙酰丙酮)镨、三(环戊二烯基)镨、异丙醇钕、2-乙基己酸钕、三氟乙酰丙酮钕、三(异丙基环戊二烯基)钕、三(乙基环戊二烯基)钷、异丙醇钐、2-乙基己酸钐、三(乙酰丙酮)钐、三(环戊二烯基)钐、2-乙基己酸铕、三(乙酰丙酮)铕、三(乙基环戊二烯基)铕、异丙醇钆、2-乙基己酸钆、三(乙酰丙酮)钆、三(环戊二烯基)钆、乙酸铽、三(乙酰丙酮)铽、三(环戊二烯基)铽、异丙醇镝、乙酸镝、三(乙酰丙酮)镝、三(乙基环戊二烯基)镝、异丙醇钬、乙酸钬、三(环戊二烯基)钬、异丙醇铒、乙酸铒、三(乙酰丙酮)铒、三(环戊二烯基)铒、乙酸铥、三(乙酰丙酮)铥、三(环戊二烯基)铥、异丙醇镱、乙酸镱、三(乙酰丙酮)镱、三(环戊二烯基)镱、草酸镥、三(乙基环戊二烯基)镥等。
关于用于形成第二钝化层的涂布液中的含元素b的化合物的量没有特别限制；含元素b的化合物的量可根据预期意图适当地选择。
---含元素c的化合物---
含元素c的化合物可为，例如，al、ti、zr、hf、nb、ta等。
含元素c的化合物可为，例如，元素c的无机化合物、元素c的有机化合物等。
元素c的无机化合物可为，例如，元素c的硝酸盐、元素c的硫酸盐、元素c的氟化物、元素c的氯化物、元素c的溴化物、元素c的碘化物等。
元素c的无机化合物可为，例如，硝酸铝、硫酸铝、氟化铝、氯化铝、溴化铝、碘化铝、氢氧化铝、磷酸铝、硫酸铝铵、硫化钛、氟化钛、氯化钛、溴化钛、碘化钛、硫酸锆、碳酸锆、氟化锆、氯化锆、溴化锆、碘化锆、硫酸铪、氟化铪、氯化铪、溴化铪、溴化铪、碘化铪、氟化铌、氯化铌、溴化铌、氟化钽、氯化钽、溴化钽等。
关于元素c的有机化合物没有特别限制，只要是包含元素c和有机基团的化合物；元素c的有机化合物可根据预期意图适当地选择。元素c和有机基团可为键合的，例如以离子键合、共价键合、配位键合等键合的。
关于有机基团没有特别限制；有机基团可根据预期意图适当地选择。有机基团可为，例如，可包括取代基的烷基、可包括取代基的烷氧基、可包括取代基的酰氧基、可包括取代基的乙酰丙酮根基团、可包括取代基的环戊二烯基等。烷基可为，例如，具有1-6的碳数的烷基等。烷氧基可为，例如，具有1-6的碳数的烷氧基等。酰氧基可为，例如，具有1-10的碳数的酰氧基等。
元素c的有机化合物可为，例如，异丙醇铝、仲丁醇铝、三乙基铝、二乙基铝乙氧化物、乙酸铝、乙酰丙酮铝、六氟乙酰丙酮铝、2-乙基己酸铝、乳酸铝、苯甲酸铝、铝二(仲丁氧根)乙酰丙酮螯合物、三氟甲磺酸铝、异丙醇钛、双(环戊二烯基)氯化钛、丁醇锆、异丙醇锆、双(2-乙基己酸)锆氧化物、二(正丁氧根)二乙酰丙酮锆、四(乙酰基醋酮酸)锆、四(环戊二烯基)锆、丁醇铪、异丙醇铪、四(2-乙基己酸)铪、二(正丁氧根)二乙酰丙酮铪、四(乙酰丙酮)铪、双(环戊二烯基)二甲基铪、乙醇铌、2-乙基己酸铌、双(环戊二烯基)铌氯化、乙醇钽、四乙氧基乙酰丙酮钽等。
关于用于形成第二钝化层的涂布液中的含元素c的化合物的量没有特别限制；含元素c的化合物的量可根据预期意图适当地选择。
---溶剂---
关于溶剂没有特别限制，只要是稳定地溶解和分散化合物的溶剂；溶剂可根据预期意图适当地选择。例如，溶剂可为甲苯、二甲苯、荚、异丙基苯、戊基苯、十二烷基苯、联环己基、环己基苯、癸烷、十一烷、十二烷、十三烷、十四烷、十五烷、四氢化萘、十氢化萘、异丙醇、苯甲酸乙酯、n,n-二甲基甲酰胺、碳酸亚丙酯、2-乙基己酸、矿物油精、二甲基亚丙基脲、4-丁内酯、2-甲氧基乙醇、丙二醇、水等。
关于用于形成第二钝化层的涂布液中的溶剂的量没有特别限制；溶剂的量可根据预期意图适当地选择。
关于用于形成第二钝化层的涂布液中的含碱土金属的化合物(即含元素a的化合物)和含元素b的化合物的组成比(含碱土金属的化合物:含元素b的化合物)没有特别限制；所述组成比可根据预期意图适当地选择。然而，所述组成比优选为在如以下所述的范围内。
以氧化物(例如beo、mgo、cao、sro、bao、ga2o3、sc2o3、y2o3、la2o3、ce2o3、pr2o3、nd2o3、pm2o3、sm2o3、eu2o3、gd2o3、tb2o3、dy2o3、ho2o3、er2o3、tm2o3、yb2o3、lu2o3)计，用于形成第二钝化层的涂布液中的元素a(即碱土金属)和元素b(即ga、sc、y、和镧系元素的至少一种)的组成比(元素a:元素b)优选为10.0mol％或更大且67.0mol％或更小:33.0mol％或更大且90.0mol或更小。
关于用于形成第二钝化层的涂布液中的含碱土金属的化合物(即含元素a的化合物)、含元素b的化合物、和含元素c的化合物的至少一种的组成比(含碱土金属的化合物:含元素b的化合物:含元素c的化合物)没有特别限制；所述组成比可根据预期意图适当地选择。然而，所述组成比优选为在如以下所述的范围内。
以氧化物(例如beo、mgo、cao、sro、bao、ga2o3、sc2o3、y2o3、la2o3、ce2o3、pr2o3、nd2o3、pm2o3、sm2o3、eu2o3、gd2o3、tb2o3、dy2o3、ho2o3、er2o3、tm2o3、yb2o3、lu2o3、al2o3、tio2、zro2、hfo2、nb2o5、ta2o5)计，用于形成第二钝化层的涂布液中的元素a(即碱土金属)、元素b(即ga、sc、y、和镧系元素的至少一种)、和元素c(即al、ti、zr、hf、nb、和ta的至少一种)的组成比(元素a:元素b:元素c)优选为5.0mol％或更大且22.0mol％或更小:33.0mol％或更大且90.0mol或更小:5.0mol％或更大且45.0mol％或更小。
---用于形成第一钝化层和第二钝化层的方法---
以下描述解释使用用于形成第一钝化层的涂布液形成第一钝化层170a的方法和使用用于形成第二钝化层的涂布液形成第二钝化层170b的方法的实例。用于形成第一钝化层170a和第二钝化层170b的方法包括涂布步骤和热处理步骤,并且可视需要进一步包括其它步骤。
关于涂布步骤的细节没有特别限制，只要是用于将用于形成第一钝化层的涂布液或用于形成第二钝化层的涂布液施加到涂布对象上的步骤；涂布步骤的细节可根据预期意图适当地选择。关于涂布方法没有特别限制；涂布方法可根据预期意图适当地选择。例如，可以溶液工艺进行成膜，然后通过光刻法进行图案化。此外，可以印刷工艺例如喷墨印刷、纳米压印、和凹版印刷进行成膜，使得直接形成期望的形状。对于溶液工艺，可使用浸涂方法、旋涂方法、模头涂布方法、喷嘴印刷方法等。
关于热处理步骤的细节没有特别限制，只要是用于对施加到涂布对象上的用于形成第一钝化层的涂布液或者用于形成第二钝化层的涂布液进行热处理的步骤；热处理步骤的细节可根据预期意图适当地选择。注意，在热处理步骤中，可让施加到涂布对象上的用于形成第一钝化层的涂布液和用于形成第二钝化层的涂布液自然干燥。在热处理步骤中，进行溶剂的干燥、氧化物(即第一氧化物或第二氧化物)的产生等。
在热处理步骤中，优选的是，溶剂的干燥(下文中称作“干燥过程”)和第一氧化物或第二氧化物的产生(下文中称作“产生过程”)在不同温度进行。换而言之，优选让溶剂干燥，然后提高温度以产生第一氧化物或者第二氧化物。第二氧化物的产生涉及含硅化合物、含碱土金属的化合物、含铝化合物、含硼化合物等的至少一种的分解。第一氧化物的产生涉及含碱土金属的化合物(即含元素a的化合物)、含元素b的化合物、含元素c的化合物等的至少一种的分解。
关于干燥过程的温度没有特别限制；所述温度可根据所包含的溶剂适当地选择。例如，温度可在80℃或更高且180℃或更低的范围内。对于干燥过程，有效的是使用真空烘箱等以在较低温度下干燥。关于干燥过程花费的时间没有特别限制；时间可根据预期意图适当地选择。例如，时间可在一分钟或更长且一小时或更短的范围内。
关于产生过程中的温度没有特别限制，并且所述温度可根据预期意图任意地确定，虽然所述温度优选为100℃或更高且低于550℃、且更优选地在200-500℃范围内。关于产生过程所花费的时间没有特别限制，并且所述时间可根据预期意图任意地确定。所述时间的实例在1小时到5小时的范围内。
注意，在热处理步骤中，干燥过程和产生过程可不间断进行，并且可在分开的步骤中进行。
关于用于热处理的方法没有特别限制；方法可根据预期意图适当地选择。例如，可向涂布对象施加热。关于热处理的气氛没有特别限制；气氛可根据预期意图适当地选择，虽然氧气气氛是优选的。在氧气气氛中进行热处理促进第一氧化物或第二氧化物的产生，因为分解产物从系统顺利地除去。
在热处理步骤中，有效的是，在干燥过程之后，用400nm或更短波长的uv光照射经干燥的对象，以促进产生过程中的反应。400nm或更短波长的uv光的照射使经干燥的对象中包含的有机物质中的化学键断裂并且溶解所述有机物质，并且因此使得能够有效地形成第一氧化物或第二氧化物。关于400nm或更短波长的uv光没有特别限制；uv光可根据预期意图适当地选择。例如，可使用由准分子灯发射的222nm波长的uv光。此外，代替uv光的照射或者除了uv光的照射之外，还优选地施加臭氧。向经干燥的对象施加臭氧促进氧化物的产生。
然后，在图14b中所示的步骤中，在第二钝化层170b的预定区域上形成掩模300。关于用于掩模300的材料没有特别限制，只要是在对第一钝化层170a和第二钝化层170b进行的蚀刻步骤中起到保护膜作用的材料；材料可根据预期意图适当地选择。关于掩模300的材料类型没有特别限制；材料类型可根据预期意图适当地选择。例如，可使用正性光致抗蚀剂和负性光致抗蚀剂。
然后，在图15a中所示的步骤中，对第二钝化层170b进行蚀刻以形成预定形状的第二钝化层17b。可通过使用包含盐酸、草酸、硝酸、磷酸、乙酸、硫酸、和过氧化氢水的至少一种的第一溶液对第二钝化层170b进行蚀刻。蚀刻方法可为，例如，其中将第二钝化层170b浸泡在第一溶液中的浸渍方法、其中将第二钝化层170b用第一溶液喷射的喷射方法、其中将第一溶液滴到第二钝化层170b上并且使包括第二钝化层170b的基底11旋转的旋转方法。
第一溶液中包含的盐酸的浓度优选为在0.04wt％或更大且40wt％或更小的范围内。第一溶液中包含的草酸的浓度优选为在0.1wt％或更大且10wt％或更小的范围内。第一溶液中包含的硝酸的浓度优选为在0.1wt％或更大且40wt％或更小的范围内。第一溶液中包含的磷酸的浓度优选为在0.1wt％或更大且85wt％或更小的范围内。第一溶液中包含的乙酸的浓度优选为在1wt％或更大且50wt％或更小的范围内。第一溶液中包含的硫酸的浓度优选为在1wt％或更大且20wt％或更小的范围内。第一溶液中包含的过氧化氢水的浓度优选为在1wt％或更大且10wt％或更小的范围内。优选的是，对于第一溶液，使用包含盐酸、磷酸、和硝酸的混合溶液、或者包含磷酸、硝酸、和乙酸的混合溶液。
然后，在图15b中所示的步骤中，对第一钝化层170a进行蚀刻以形成预定形状的第一钝化层17a。可通过使用包含氢氟酸、氟化铵、氟化氢铵、和有机碱的至少一种的第二溶液(其在下文中可称作“第二溶液”)对第一钝化层170a进行蚀刻。蚀刻方法可为，例如，其中将第一钝化层170a浸泡在第二溶液中的浸渍方法、其中将第一钝化层170a用第二溶液喷射的喷射方法、其中将第二溶液滴到第一钝化层170a上并且使包括第一钝化层170a的基底11旋转的旋转方法。
在第九实施方式中，在图15a中所示的步骤处对第二钝化层170b进行蚀刻，和然后不间断地在图15b中所示的步骤处对第一钝化层170a进行蚀刻。因此，对于第二钝化层170b和第一钝化层170a两者而言无需形成掩模300，这意味着就步骤数量而言，钝化层的图案化被简化。因此，可以高的生产率形成具有期望形状的钝化层。
第二溶液中包含的氢氟酸的浓度优选为在0.1wt％或更大且10wt％或更小的范围内。第二溶液中包含的氟化铵的浓度优选为在5wt％或更大且25wt％或更小的范围内。第二溶液中包含的氟化氢铵的浓度优选为在1wt％或更大且25wt％或更小的范围内。第二溶液中包含的有机碱的浓度优选为在1wt％或更大且15wt％或更小的范围内。优选的是，对于第二溶液，使用包含氢氟酸、氟化铵和氟化氢铵的混合溶液。
然后，在图15c中所示的步骤处，除去掩模300。关于用于除去掩模300的方法没有特别限制；方法可根据预期意图适当地选择。例如，在其中将光致抗蚀剂用于掩模300的情况下，掩模300可通过使用溶液例如抗蚀剂剥离剂溶解来除去。进一步地，用于除去掩模300的方法优选为不损害钝化层的方法。通过上述步骤，制得底栅/底接触fet110。
如上所述，根据第九实施方式的fet110包括布置成彼此接触的第一钝化层和第二钝化层作为钝化层。此处，第一钝化层由包含si和碱土金属的第二氧化物构成，并且第二钝化层由包含作为碱土金属的元素a、和作为ga、sc、y、和镧系元素的至少一种的元素b的第一氧化物构成。
此外，用于制造根据第九实施方式的fet110的方法包括使第一钝化层170a与包含氢氟酸、氟化铵、氟化氢铵、有机碱的至少一种的第二溶液接触以进行湿法蚀刻的步骤，并且包括使第二钝化层170b与包含盐酸、草酸、硝酸、磷酸、乙酸、硫酸、和过氧化氢水的至少一种的第一溶液接触以进行湿法蚀刻的步骤。
可优选地分别通过使用如以上对于第一钝化层170a和第二钝化层170b描述的溶液对第一钝化层170a和第二钝化层170b进行湿法蚀刻。此处，无需进行涉及危险气体的使用、对环境的破坏、所需设备的成本等的常规的干法蚀刻。
进一步地，以第二氧化物和第一氧化物的层叠结构形成的这样的钝化层具有显著的阻隔性能，并且因此使得能够制造具有高的可靠性(例如对于bts测试具有小的阈值电压偏移)的fet。
即，通过对于第一钝化层170a和第二钝化层170b各自使用上述溶液的湿法蚀刻，可以低的成本、高的安全性、和对环境很少的破坏制造高品质fet(具有低的能量消耗和高的可靠性)。
<第九实施方式的变型>
关于第九实施方式的变型的描述解释与第九实施方式相比具有不同层构造的fet的实例。注意，在第九实施方式的变型的描述中，可省略已经在以上描述中解释的相同构造的解释。
图16a-16c为说明根据第九实施方式的变型的fet的实例的横截面图。图16a-16c中所示的fet为根据本发明的半导体装置的典型实例。
图16a中所示的fet110a为底栅/顶接触fet。fet110a包括形成于具有绝缘性质的基底11上的栅电极12，并且包括形成为覆盖栅电极12的栅绝缘层13。此外，在栅绝缘层13上形成活性层16，并且在活性层16上经由变成沟道区域的活性层16以预定距离局部地形成源电极14和漏电极15。此外，在栅绝缘层13上面形成第一钝化层17a，以覆盖源电极14、漏电极15、和活性层16。此外，在第一钝化层17a上形成第二钝化层17b。
图16b中所示的fet110b为顶栅/底接触fet。fet110b包括形成于具有绝缘性质的基底11上的源电极14和漏电极15，并且包括形成为部分地覆盖源电极14和漏电极15的活性层16。此外，形成栅绝缘层13以覆盖源电极14、漏电极15、和活性层16，并且在栅绝缘层13上形成栅电极12。此外，在栅绝缘层13上面形成第一钝化层17a以覆盖栅电极12，和在第一钝化层17a上形成第二钝化层17b。
图16c中所示的fet110c为顶栅/顶接触fet。fet110c包括形成于具有绝缘性质的基底11上的活性层16，并且包括经由变成沟道区域的活性层16以预定距离局部地形成于活性层16上的源电极14和漏电极15。此外，形成栅绝缘层13以覆盖源电极14、漏电极15、和活性层16，并且在栅绝缘层13上形成栅电极12。此外，在栅绝缘层13上面形成第一钝化层17a以覆盖栅电极12，并且在第一钝化层17a上形成第二钝化层17b。
如上所述，关于根据本发明的fet的层构造没有特别限制，并且可根据预期意图适当地选择如图13-16c的每一个中所示的构造。提供于图16a-16c中所示的fet110a、110b、和110c上的第一钝化层17a和第二钝化层17b可以与用于fet110相同的方法制造。因此，对于fet110a、110b、和110c，本发明提供了与对于fet110所提供的相同的有益效果。
注意，与图16a-16c相反，第二钝化层17b可布置成与第一钝化层17a相比更靠近于活性层16。此外，第二钝化层17b可布置成覆盖第一钝化层17a的顶表面和侧表面。此外，第一钝化层17a可布置成覆盖第二钝化层17b的顶表面和侧表面。
<第十实施方式>
关于第十实施方式的以下描述解释具有以两层结构形式的栅绝缘层的fet的实例。注意，在关于第十实施方式的描述中，可省略已经在以上实施方式中解释的相同构造的解释。
[fet的构造]
图17为说明根据第十实施方式的fet的实例的横截面图。根据图17，fet110d为底栅/底接触fet，其包括基底11、栅电极12、第一栅绝缘层13a、第二栅绝缘层13b、源电极14、漏电极15、活性层16、和第一钝化层17a。注意，fet110d是根据本发明的半导体装置的典型实例。
就具有两层结构的栅绝缘层(即第一栅绝缘层13a和第二栅绝缘层13b)而言和就钝化层仅由第一钝化层17a构成而言，fet110d不同于fet110(参见图13)。注意，所述钝化层可仅由第二钝化层17b构成，并且可与fet110类似地以第一钝化层17a和第二钝化层17b的两层结构构成。
关于第一栅绝缘层13a和第二栅绝缘层13b的布置没有特别限制；可根据预期意图适当地选择布置。可将第一栅绝缘层13a如图17中所示布置成与第二栅绝缘层13b相比更靠近于栅电极12，和反之，可将第二栅绝缘层13b布置成与第一栅绝缘层13a相比更靠近于栅电极12。此外，第二栅绝缘层13b可布置成覆盖第一栅绝缘层13a的顶表面和侧表面，和反之，可将第一栅绝缘层13a布置成覆盖第二栅绝缘层13b的顶表面和侧表面。
第一栅绝缘层13a可由与用于第一钝化层17a相同的材料形成。第二栅绝缘层13b可由与用于第二钝化层17b相同的材料形成。
[用于制造fet的方法]
以下描述解释用于制造图17中所示的fet110d的方法。图18a-19c是说明用于制造根据第十实施方式的fet110d的步骤的实例的图。
首先，在图18a中所示的步骤处，与图2a中所示的步骤类似地，在基底11上以预定形状形成栅电极12。
然后，在图18b中所示的步骤处，在基底11上面形成第一栅绝缘层130a(即将在蚀刻过程中形成为第一栅绝缘层13a的层)，以覆盖栅电极12。然后，在第一栅绝缘层130a上面形成第二栅绝缘层130b(即将在蚀刻过程中形成为第二栅绝缘层13b的层)。
第一栅绝缘层130a可由与用于第一钝化层170a相同的材料形成。第二栅绝缘层130b可由与用于第二钝化层170b相同的材料形成。此外，关于用于形成第一栅绝缘层130a的方法没有特别限制；可根据预期意图在以上作为用于形成第一钝化层170a的方法描述的方法中适当地选择方法。类似地，关于用于形成第二栅绝缘层130b的方法没有特别限制；可根据预期意图在以上作为用于形成第二钝化层170b的方法描述的方法中适当地选择方法。
然后，在图18c中所示的步骤处，与图14b中所示的步骤类似地，在第二栅绝缘层130b的预定区域上形成掩模310。然后，在图18d中所示的步骤处，与图15a中所示的步骤类似地，对第二栅绝缘层130b进行蚀刻过程以形成预定形状的第二栅绝缘层13b。
然后，在图19a中所示的步骤处，与图15b中所示的步骤类似地，对第一栅绝缘层130a进行蚀刻过程以形成预定形状的第一栅绝缘层13a。然后，在图19b中所示的步骤处，与图15c中所示的步骤类似地，除去掩模310。
然后，在图19c中所示的步骤处，进行与根据第一实施方式的图2d-3c中所示的相同的步骤，以制造底栅/底接触fet110d。注意，视需要，所述钝化层可仅由第一钝化层17a构成，并且可仅由第二钝化层17b构成。进一步地，与fet110类似地，所述钝化层可以第一钝化层17a和第二钝化层17b的两层结构构成。
如上所述，根据第十实施方式的fet110d包括布置成彼此接触的第一栅绝缘层13a和第二栅绝缘层13b作为钝化层。此处，第一栅绝缘层13a由包含si和碱土金属的第二氧化物构成，并且第二栅绝缘层13b由包含元素a(即碱土金属)和元素b(即ga、sc、y、和镧系元素的至少一种)的第一氧化物构成。
此外，用于制造根据第十实施方式的fet110d的方法包括使第一栅绝缘层130a与包含氢氟酸、氟化铵、氟化氢铵、有机碱的至少一种的第二溶液接触以进行湿法蚀刻的步骤，并且包括使第二栅绝缘层130b与包含盐酸、草酸、硝酸、磷酸、乙酸、硫酸、和过氧化氢水的至少一种的第一溶液接触以进行湿法蚀刻的步骤。
优选地，分别对栅绝缘层130a和130b通过将上述溶液用于相应的栅绝缘层而进行湿法蚀刻。此处，无需进行涉及与危险气体的使用、对环境的破坏、所需设备的成本等有关的问题的常规的干法蚀刻。
此外，将第一氧化物用于栅绝缘层使得能够以低的电压(或低的能量消耗)驱动fet，因为第一氧化物的介电常数在6或更大且20或更小的范围内，其比sio2膜的高。
即，将使用上述溶液的湿法蚀刻用于第一栅绝缘层130a和第二栅绝缘层130b的每一个使得能够以低成本、高的安全性、和对环境很少的破坏来制造高品质fet(具有低的能量消耗和高的可靠性)。
<第十实施方式的变型>
关于第十实施方式的变型的描述解释与第十实施方式相比具有不同层构造的fet的实例。注意，在第十实施方式的变型的描述中，可省略已经在以上描述中解释的相同构造的解释。
图20a-20c为说明根据第十实施方式的变型的fet的实例的横截面图。图20a-20c中所示的fet为根据本发明的半导体装置的典型实例。
图20a中所示的fet110e为底栅/顶接触fet。fet110e包括形成于具有绝缘性质的基底11上的栅电极12。此外，形成第一栅绝缘层13a以覆盖栅电极12，并且在第一栅绝缘层13a上形成第二栅绝缘层13b。
此外，在第二栅绝缘层13b上形成活性层16，并且在活性层16上经由变成沟道区域的活性层16以预定距离局部地形成源电极14和漏电极15。此外，在第二栅绝缘层13b上面形成第一钝化层17a以覆盖源电极14、漏电极15、和活性层16。
图20b中所示的fet110f为顶栅/底接触fet。fet110f包括形成于具有绝缘性质的基底11上的源电极14和漏电极15，并且包括形成为部分地覆盖源电极14和漏电极15的活性层16。此外，形成第一栅绝缘层13a以覆盖源电极14、漏电极15、和活性层16。此外，在第一栅绝缘层13a上形成第二栅绝缘层13b，并且在第二栅绝缘层13b上形成栅电极12。此外，在第二栅绝缘层13b上面形成第一钝化层17a以覆盖栅电极12。
图20c中所示的fet110g为顶栅/顶接触fet。fet110g包括形成于具有绝缘性质的基底11上的活性层16，并且包括在活性层16上经由变成沟道区域的活性层16以预定距离局部地形成的源电极14和漏电极15。此外，形成第一栅绝缘层13a以覆盖源电极14、漏电极15、和活性层16。此外，在第一栅绝缘层13a上形成第二栅绝缘层13b，并且在第二栅绝缘层13b上形成栅电极12。此外，在第二栅绝缘层13b上面形成第一钝化层17a以覆盖栅电极12。
如上所述，关于根据本发明的fet的层构造没有特别限制；可根据预期意图适当地选择如图17-20c的每一个中所示的构造。提供于图20a-20c中所示的fet110e、110f、和101g上的第一栅绝缘层13a和第二栅绝缘层13b可以与用于fet110d相同的方法制造。因此，对于fet110e、110f、和110g，本发明提供与对于fet110d所提供的相同的有益效果。
此处，与图20a-20c相反，第二栅绝缘层13b可布置成与第一栅绝缘层13a更靠近于活性层16。此外，第二栅绝缘层13b可布置成覆盖第一栅绝缘层13a的顶表面和侧表面。此外，第一栅绝缘层13a可布置成覆盖第二栅绝缘层13b.的顶表面和侧表面。注意，所述钝化层可仅由第二钝化层17b构成，并且可与fet110类似地，以第一钝化层17a和第二钝化层17b的两层结构构成。
<第十一实施方式>
关于第十一实施方式的描述解释有机el显示元件的实例。注意，在第十一实施方式的描述中，可省略已经在以上描述中解释的相同构造的解释。
图21a-22b为用于解释根据第十一实施方式的有机el显示元件的构造和用于制造根据第十一实施方式的有机el显示元件的方法的横截面图。
图21a中所示的有机el显示元件150为包括组合在一起的有机el元件350和驱动电路320的显示元件。进一步地，有机el显示元件150设置有底接触/顶栅fet。
图21b中所示的有机el显示元件150a为包括组合在一起的有机el元件350和驱动电路320的显示元件。进一步地，有机el显示元件150a设置有顶接触/顶栅fet。
有机el显示元件150和150a包括基底321、第一栅电极322、第二栅电极323、栅绝缘层351、第一源电极325、第二源电极326、第一漏电极327、第二漏电极328、第一活性层329、第二活性层330、第一钝化层41a、第二钝化层41b、层间绝缘膜43、有机el层352、和阴极45。
第一漏电极327和第二栅电极323经由形成于栅绝缘层351上的通孔连接。第二漏电极328起到有机el元件350的阳极的作用。
注意，在图21a和21b中，在第二栅电极323和第二漏电极328之间形成电容器，虽然关于形成电容器的位置没有特别限制。即，可视需要形成具有合适的尺寸和布置的电容器。
关于根据第九实施方式的fet的描述中解释的材料、工艺等可用于形成基底321、第一栅电极322、第二栅电极323、栅绝缘层351、第一源电极325、第二源电极326、第一漏电极327、第二漏电极328、第一活性层329、第二活性层330、第一钝化层41a、和第二钝化层41b。
注意，第一钝化层41a和第二钝化层41b分别对应于提供于fet110等上的第一钝化层17a和第二钝化层17b。此外，与第九实施方式类似地，对于钝化层，关于第一钝化层41a和第二钝化层41b的布置没有特别限制；可根据预期意图适当地选择布置。此外，第二钝化层41b可布置成覆盖第一钝化层41a的顶表面和侧表面，并且第一钝化层41a可布置成覆盖第二钝化层41b的顶表面和侧表面。
关于层间绝缘膜43(或者平坦化用膜)的材料类型没有特别限制；可根据预期意图适当地选择材料类型。例如，所述材料类型可为有机材料、无机材料、有机-无机复合材料等。
例如，有机材料可为树脂例如聚酰亚胺、丙烯酸类树脂、基于氟的树脂、非基于氟的树脂、基于烯烃的树脂、或者有机硅树脂，并且可为由这样的树脂构成的光敏性树脂等。
例如，无机材料可为旋涂玻璃(sog)材料例如aquamica(azelectronicmaterials的产品)等。
例如，有机-无机复合材料可为公开于日本待审专利申请公布no.2007-158146中的由硅烷化合物构成的有机-无机复合材料等。
层间绝缘膜43优选对于大气中的水分、氧气、氢气等具有阻隔性能。
关于用于形成层间绝缘膜43的工艺没有特别限制；可根据预期意图适当地选择工艺。例如，可直接以旋涂方法、喷墨印刷方法、狭缝涂布方法、喷嘴印刷方法、凹版印刷方法、浸涂方法等进行期望形状的膜的成膜。此外，在其中使用光导材料的情况下等，可通过使用光刻法进行图案化。
此外，有效的是，在层间绝缘膜43的形成之后进行热处理作为后处理，以使构成所述显示元件的fet的性质稳定化。
关于用于制造有机el层352和阴极45的方法没有特别限制；可根据预期意图适当地选择方法。例如，用于制造有机el层352和阴极45的方法可为真空沉积方法例如真空蒸镀方法和溅射方法，并且可为溶液工艺例如喷墨印刷方法、喷嘴涂布方法等。
以如上所述的这样的方式，可制造通过基底321取出光发射的所谓的“底发射”型有机el显示元件150或150a。此处，对于基底321、栅绝缘层351、和第二漏电极328(即阳极)，需要透明性。
图22a中所示的有机el显示元件150b为包括组合在一起的有机el元件350和驱动电路320的显示元件。进一步地，有机el显示元件150b设置有底接触/底栅fet。
图22b中所示的有机el显示元件150c为包括组合在一起的有机el元件350和驱动电路320的显示元件。进一步地，有机el显示元件150c设置有顶接触/底栅fet。
与有机el显示元件150和150a相反，有机el显示元件150b和150c除了第一钝化层41a和第二钝化层41b之外还包括第一钝化层42a和第二钝化层42b。在关于根据第九实施方式的fet的描述中解释的材料、工艺等可用于形成第一钝化层42a和第二钝化层42b。
注意，第一钝化层42a和第二钝化层42b对应于提供于fet110等上的第一钝化层17a和第二钝化层17b。此外，与第九实施方式类似地，对于钝化层，关于第一钝化层42a和第二钝化层42b的布置没有特别限制；可根据预期意图适当地选择布置。此外，第二钝化层42b可布置成覆盖第一钝化层42a的顶表面和侧表面，并且第一钝化层42a可布置成覆盖第二钝化层42b的顶表面和侧表面。
注意，虽然关于图21a-22b的描述解释了其中有机el元件350布置成在驱动电路320旁边的构造，但是有机el元件350可布置成在驱动电路320上方。此处，显示元件仍然是其中通过基底321取出光发射的所谓的“底发射”类型，并且因此对于驱动电路320，需要透明性。优选的是，将导电且透明的氧化物例如添加有ito、in2o3、sno2、zno、或ga的zno、添加有al的zno、和添加有sb的sno2用于源电极、漏电极、和阳极。
<第十二实施方式>
第十二实施方式的描述解释使用根据第一实施方式的fet的图像显示设备和系统的实例。注意，在第十二实施方式的描述中，可省略已经在以上描述中解释的相同构造的解释。
在图23中，作为根据第十二实施方式的系统，示出了电视装置500的示例性构造。此处，图23中所示的连接线是为了指示代表性信号和信息的路径，而不是为了表示各方框之间的全部连接关系。
根据第十二实施方式的电视装置500包括主控制装置501、调谐器503、模拟-数字转换器(adc)504、解调电路505、传输流(ts)解码器506、音频解码器511、数字-模拟转换器(dac)512、音频输出电路513、扬声器514、视频解码器521、视频/屏幕显示(osd)集成电路522、视频输出电路523、图像显示装置524、osd-描绘电路525、存储器531、操作装置532、驱动器接口(if)541、硬盘装置542、光盘装置543、红外(ir)光学接收器551、通信控制装置552等。
由中央处理单元(cpu)、快闪只读存储器(rom)、随机存取存储器(ram)等构成的主控制装置501进行电视装置500的整体控制。快闪rom存储以cpu可读取的代码写的程序，用于通过cpu进行的处理的各种类型的数据。此外，ram为作为工作区的存储器。
调谐器503调谐在天线610所收到的广播波中预设频道的广播。acd504将调谐器503的输出信号(即模拟信息)转换成数字信息。解调电路505解调从acd504输出的数字信息。
ts解码器506对解调电路505的输出信号进行ts解码，然后分离音频信息和视频信息。音频解码器511将从ts解码器506输出的音频信息解码。dac512将来自音频解码器511的输出信号转换为模拟信号。
音频输出电路513将来自dac512的输出信号输出至扬声器514。视频解码器521将从ts解码器506输出的视频信息解码。视频/osd集成电路522将来自视频解码器521的输出信号和来自osd-描绘电路525的输出信号合成。
视频输出电路523将来自视频/osd集成电路522的输出信号输出至图像图像显示装置524。设置有用于将字母、数字等显示在图像显示装置524上的字符发生器的osd-描绘电路525基于来自操作装置532和ir光学接收器551的指示产生包括显示信息的信号。
存储器531暂时地存储音频-视觉(av)数据等。设置有输入媒介(图23中未示出)例如控制面板的操作装置532将来自用户的各种类型的输入信息传输至主控制装置501。驱动器接口if541是符合例如at附加分组接口(atapi)的交互性通信接口。
硬盘装置542由硬盘、用于驱动硬盘的驱动装置等构成。驱动装置将数据存储在硬盘中，以及还取回存储在硬盘中的数据。光盘装置543将数据存储在光盘(例如数字通用磁盘(dvd))中，以及也取回存储在光盘中的数据。
ir光学接收器551接收来自遥控发射器620的光学信号，然后将所述光学信号传输至主控制装置501。通信控制装置552控制与互联网的通信，并且能够经由互联网获取各种类型的信息。
图像显示装置524包括屏幕700和显示控制装置780，如图24中作为实例示出的。屏幕700包括其上以矩阵形式布置了许多(此处，n×m)显示元件702的显示器710，如图25中作为实例示出的。
此外，显示器710包括在x轴方向上以相等间隔布置的n条(数量)扫描线(即x0,x1,x2,x3,…,xn-2,xn-1)，在y轴方向上以相等间隔布置的m条(数量)数据线(即y0,y1,y2,y3,…,ym-1)，在y轴方向上以相等间隔布置的m条(数量)电流供应线(即y0i,y1i,y2i,y3i,…,ym-1i)，如在图26中作为实例示出的。另外，显示元件702各自可基于扫描线和数据线识别。
显示元件702各自包括有机el元件750、用于使有机el元件750发光的驱动电路720，如图27中作为实例示出的。即，显示器710是所谓的有源矩阵有机el显示器。此外，显示器710为32英寸彩色显示器，虽然关于显示器710的尺寸没有特别限制。
有机el元件750包括有机el薄膜层740、阴极712、和阳极714，如图28中作为实例示出的。
有机el元件750可布置成例如在fet旁边。在这样的情况下，有机el元件750和fet可形成于相同的基底上。然而，关于有机el元件750的布置没有特别限制。例如，有机el元件750可布置在fet上方。在这样的情况下，对于栅电极，需要透明性。因此，优选的是，对于栅电极，使用导电且透明的氧化物例如添加有ito、in2o3、sno2、zno、或ga的zno，添加有al的zno，和添加有sb的sno2。
对于提供在有机el元件750上的阴极712，使用al。注意，也可使用mg-ag合金、al-li合金、ito等。对于阳极714，使用ito。注意，对于阳极714，也可使用导电氧化物例如in2o3、sno2、或zno、和ag-nd合金等。
有机el薄膜层740包括电子传输层742、发光层744、和空穴传输层746。此外，阴极712连接至电子传输层742，并且阳极714连接至空穴传输层746。响应于施加在阳极714和阴极712之间的预定量的电压，发光层744发射光。
此外，如图27中所示，驱动电路720包括两个fet810和820、和电容器830。fet810起到开关元件的作用。栅电极g连接至预定的扫描线，并且源电极s连接至预定的数据线。此外，漏电极d连接至容器830的端子之一。
电容器830是为了存储fet810的状态(换而言之为了存储数据)而提供的。电容器830的另一端子连接至预定的电流供应线。
fet820是为了向有机el元件750供应大量电流而提供的。栅电极g连接至提供在fet810上的漏电极d。此外，漏电极d连接至有机el元件750的阳极714，并且源电极s连接至预定的电流供应线。
此处，当fet810变成“开”状态时，fet820驱动有机el元件750。
显示控制装置780包括图像数据处理电路782、扫描线驱动电路784、和数据线驱动电路786，如图29中作为实例示出的。
图像数据处理电路782基于视频输出电路523的输出信号确定显示器710上的多个显示元件702的亮度。扫描线驱动电路784向n条(数量)扫描线施加电压(特别是基于来自图像数据处理电路782的指令)。数据线驱动电路786向m条(数量)数据线施加电压(特别是基于来自图像数据处理电路782的指令)。
如在以上解释中描述的，根据第十二实施方式的电视装置500具有由视频解码器521、视频/osd集成电路522、视频输出电路523、和osd-描绘电路525构成的图像数据产生单元。
此外，虽然以上描述解释其中光控制元件为有机el元件的情况，但是关于光控制元件没有特别限制。所述光控制元件可为，例如，液晶元件、电致变色元件、电泳元件、或者电润湿元件。
例如，在其中光控制元件为液晶元件的情况下，对于显示器710，使用液晶显示器。在这样的情况下，对于显示元件703，不需要电流供应线，如图30中所示。
此外，在这样的情况下，如在图20中作为实例示出的，驱动电路730可仅由与图27中所示的fet810和820类似的fet840构成。fet840具有连接至预定的扫描线的栅电极g和连接至预定的数据线的源电极s。此外，漏电极d连接至液晶元件770的像素电极、和电容器760。此处，图31中的附图标记762和772分别表示电容器760和液晶元件770的配对电极(即公共电极)。
此外，虽然以上描述解释了其中所述系统为电视装置的情况，但是关于系统没有特别限制。即，仅要求所述系统包括前述图像显示装置524，其为用于显示图像和信息的装置。例如，所述系统可为其中计算机(例如个人计算机)和图像显示装置524连接的计算机系统。
此外，图像显示装置524可提供在移动信息装置例如移动电话、便携式音乐播放器、便携式视频播放器、电子书、和个人数字助理(pda)的显示单元上，并且可提供在图像捕捉装置例如照相机和摄像机的显示单元上。此外，图像显示装置524可提供在安装在交通运输系统例如小汽车、飞机、火车、或轮船上的用于显示各种类型信息的显示单元上。此外，图像显示装置524可提供在安装在测量装置、分析装置、医用装置、广告媒介等上的用于显示各种类型信息的显示单元上。
[实施例1]
在实施例1中，制造如图1中所示的底栅/底接触fet10。
(栅电极的形成)
首先，在基底11上形成栅电极12。具体地，通过直流(dc)溅射方法在由玻璃制成的基底11上形成作为导电膜的mo膜，使得平均膜厚为约100nm。随后，通过光致抗蚀剂涂布栅电极12，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与栅电极12对应的图案的抗蚀剂图案。然后，将mo膜未被抗蚀剂图案覆盖的部分通过反应性离子蚀刻(rie)除去。然后，将抗蚀剂图案也除去，以形成栅电极12。
(栅绝缘层的形成)
接下来，形成栅绝缘层13。首先，制备用于形成栅绝缘层的涂布液。具体地，通过混合如下而制备用于形成栅绝缘层的涂布液：1.2ml环己基苯、1.95ml的2-乙基己酸镧甲苯溶液(7％la；wako122-03371；wakochemical,ltd.的产品)、0.57ml的2-乙基己酸锶甲苯溶液(2％sr；wako195-09561；wakochemical,ltd.的产品)、和0.09ml的2-乙基己酸锆氧化物矿物油精溶液(12％zr；wako269-01116；wakochemical,ltd.的产品)。
接着，将用于形成栅绝缘层的涂布液滴到基底11和栅电极12上，然后以预定条件进行旋涂过程。然后，于在120℃的气氛下进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得sr-la-zr氧化物(具有135nm的膜厚)，其为顺电的和非晶的。随后，通过光致抗蚀剂(tsmr-8800be；tokyoohkakogyoco.,ltd.的产品)涂布mo/al/mo层叠膜，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与待形成的栅绝缘层13对应的图案的抗蚀剂图案。
接着，通过浸泡在0.1mol/l盐酸(wako083-01115；wakopurechemicalindustries,ltd.的产品)中30秒而蚀刻sr-la-zr氧化物的未被抗蚀剂图案覆盖的部分，然后通过浸泡在抗蚀剂剥离剂(即stripper104；tokyoohkakogyoco.,ltd.的产品)中2分钟也将抗蚀剂图案除去，以形成栅绝缘层13。此处，将sr-la-zr氧化物的一部分除去以暴露栅电极12的一部分，使得可向栅电极12施加电压。
(源电极和漏电极的形成)
接着，形成源电极14和漏电极15。具体地，在栅绝缘层13上通过dc溅射方法形成作为导电膜的mo膜，使得平均膜厚为约100nm。随后，将mo膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与源电极14和漏电极15对应的图案的抗蚀剂图案。然后，将mo膜未被抗蚀剂图案覆盖的部分通过rie除去。然后，也将抗蚀剂图案除去，以形成源电极14和漏电极15。
(活性层的形成)
接着，形成活性层16。具体地，通过dc溅射方法形成基于mg-in的氧化物(in2mgo4)膜，使得平均膜厚为约100nm。随后，将基于mg-in的氧化物膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与活性层16对应的图案的抗蚀剂图案。然后，将基于mg-in的氧化物膜未被抗蚀剂图案覆盖的部分通过rie除去。然后，将抗蚀剂图案也除去，以形成活性层16。通过以上步骤，获得活性层16，以形成源电极14和漏电极15之间的沟道。
(钝化层的形成)
接着，形成钝化层17。具体地，通过等离子体cvd方法形成sion膜，使得平均膜厚为300nm。随后，将sion膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与钝化层17对应的图案的抗蚀剂图案。然后，将sion膜未被抗蚀剂图案覆盖的部分通过rie除去。然后，将抗蚀剂图案也除去，以形成钝化层17。
通过以上步骤，制得底栅/底接触fet10。
[实施例2]
除了如下之外，以与实施例1中使用的完全相同的方法制造fet10：在与实施例1中的“(栅绝缘层的形成)”对应的步骤处，用于sr-la-zr氧化物的蚀刻剂为5％草酸。
[实施例3]
除了如下之外，以与实施例1中使用的完全相同的方法制造fet10：在与实施例1中的“(栅绝缘层的形成)”对应的步骤处，用于sr-la-zr氧化物的蚀刻剂为20％硝酸。
[实施例4]
除了如下之外，以与实施例1中使用的完全相同的方法制造fet10：在与实施例1中的“(栅绝缘层的形成)”对应的步骤处，用于sr-la-zr氧化物的蚀刻剂为50％磷酸。
[实施例5]
除了如下之外，以与实施例1中使用的完全相同的方法制造fet10：在与实施例1中的“(栅绝缘层的形成)”对应的步骤处，用于sr-la-zr氧化物的蚀刻剂为5％乙酸且在蚀刻剂中的浸泡时间为6分钟。
[实施例6]
除了如下之外，以与实施例1中使用的完全相同的方法制造fet10：在与实施例1中的“(栅绝缘层的形成)”对应的步骤处，用于sr-la-zr氧化物的蚀刻剂为10％硫酸。
[实施例7]
除了如下之外，以与实施例1中使用的完全相同的方法制造fet10：在与实施例1中的“(栅绝缘层的形成)”对应的步骤处，用于sr-la-zr氧化物的蚀刻剂为包含20％硝酸、60％磷酸、和20％水的混合溶液。
[实施例8]
除了如下之外，以与实施例1中使用的完全相同的方法制造fet10：在与实施例1中的“(栅绝缘层的形成)”对应的步骤处，用于sr-la-zr氧化物的蚀刻剂为包含5％硝酸、80％磷酸、10％乙酸、和5％水的混合溶液。
[实施例9]
除了如下之外，以与实施例1中使用的完全相同的方法制造fet10：在与实施例1中的“(栅绝缘层的形成)”对应的步骤处，用于sr-la-zr氧化物的蚀刻剂为5％过氧化氢水。
[实施例10]
在实施例10中，制造如图5中所示的顶栅/自对准fet120。
(活性层的形成)
首先，在基底121上形成活性层122。具体地，通过dc溅射方法在由玻璃制成的基底121上形成基于mg-in的氧化物(in2mgo4)膜，使得平均膜厚为约100nm。随后，将基于mg-in的氧化物膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与活性层122.对应的图案的抗蚀剂图案。然后，将基于mg-in的氧化物膜未被抗蚀剂图案覆盖的部分通过rie除去。然后，将抗蚀剂图案也除去，以形成活性层122。
(栅绝缘层和栅电极的形成)
接着，形成栅绝缘层123。将与实施例1中使用的相同的用于形成栅绝缘层的涂布液滴到基底121和活性层122上，然后以预定的条件进行旋涂过程。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得sr-la-zr氧化物(具有135nm的膜厚)，其是顺电和非晶的。然后，通过dc溅射方法形成作为导电膜的mo/al/mo层叠膜，使得平均膜厚为约300nm(即50nm/200nm/50nm)。随后，将mo/al/mo层叠膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与栅电极124对应的图案的抗蚀剂图案。然后，将mo/al/mo层叠膜和sr-la-zr氧化物浸泡在包含5％硝酸、80％磷酸、10％乙酸、和5％水的混合溶液中30秒，使得将未被抗蚀剂图案覆盖的mo/al/mo层叠膜的一部分和sr-la-zr氧化物的一部分除去。然后，将抗蚀剂图案也除去，以获得栅绝缘层123和栅电极124。
(层间绝缘膜的形成)
接下来，形成层间绝缘膜127。具体地，通过等离子体cvd方法形成sion膜，使得平均膜厚为300nm。随后，将sion膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与层间绝缘膜127对应的图案的抗蚀剂图案。然后，将sion膜未被抗蚀剂图案覆盖的部分通过rie除去。然后，将抗蚀剂图案也除去，以形成层间绝缘膜127。
(源电极和漏电极的形成)
接下来，形成源电极125和漏电极126。具体地，通过dc溅射方法在层间绝缘膜127上形成作为导电膜的mo/al/mo层叠膜，使得平均膜厚为约300nm(即50nm/200nm/50nm)。随后，将mo/al/mo层叠膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与源电极125和漏电极126对应的图案的抗蚀剂图案。然后，将mo/al/mo层叠膜未被抗蚀剂图案覆盖的部分通过rie除去。然后，将抗蚀剂图案也除去，以获得由mo/al/mo层叠膜形成的源电极125和漏电极126。
(钝化层的形成)
接下来，形成钝化层128。具体地，通过等离子体cvd方法形成sion膜，使得平均膜厚为300nm。随后，将sion膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与钝化层128对应的图案的抗蚀剂图案。然后，将sion膜未被抗蚀剂图案覆盖的部分通过rie除去。然后，将抗蚀剂图案也除去，以形成钝化层128。通过以上步骤，制得顶栅/自对准fet120。
(晶体管性质的评价)
对于实施例1-10中制造的fet的每一个进行晶体管性质的评价。晶体管性质的评价基于源电极14和漏电极15之间的电压(vgs)与源电极14和漏电极15之间的电流(ids)的关系(vgs-ids)的测量，条件是源电极14和漏电极15之间的电压(vds)为+10v。
此外，基于晶体管性质(vgs-ids)的评价结果，计算饱和区域中的场效应迁移率。进一步地，计算s值，其作为响应于vgs的施加的ids的增加锐度的指标。进一步地，计算在晶体管的“开”状态(例如vgs＝+10v)下的ids对在晶体管的“关”状态(例如vgs＝-10v)下的ids的比率(即开/关比)。进一步地，计算阈值电压(vth)，其为与响应于vgs的施加的ids的增加对应的电压值。
关于晶体管性质的结果，优选的晶体管性质是：高的迁移率；高的开/关比；低的s值；和在0v附近的vts。具体地，优选的晶体管性质为：3cm2/vs或更大的迁移率；1.0×108或更大的开/关比；0.7或更小的s值；和在±5v的范围内的vth。
此外，同时测量栅绝缘层的电容，以评价介电常数。当栅绝缘层具有6或更大的介电常数时，认为能量消耗是低的。
实施例1-10中制造的fet的晶体管性质的评价结果示于表1中。显著的是，实施例1-10中制造的所有fet均具有优选的晶体管性质。此外，根据实施例1-10的栅绝缘层的介电常数均为约13，并且因此认为所述fet的能量消耗是低的。
如上所述，证实，将第一氧化物用于栅绝缘层和使用其中对第一氧化物进行湿法蚀刻的低成本图案化工艺使得能够制造高品质fet。
[表1]
[实施例11]
在实施例11中，制造图1中所示的底栅/底接触fet10。
(栅电极的形成)
首先，在基底11上以与实施例1中相同的方法形成栅电极12。
(栅绝缘层的形成)
接下来，形成栅绝缘层13。具体地，通过等离子体cvd方法形成sion膜，使得平均膜厚为约300nm。随后，将sion膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与栅绝缘层13对应的图案的抗蚀剂图案。然后，将sion膜未被抗蚀剂图案覆盖的部分通过rie除去。然后，将抗蚀剂图案也除去，以形成栅绝缘层13。
(源电极和漏电极的形成)
接下来，以与实施例1中相同的方法形成源电极14和漏电极15。
(活性层的形成)
接下来，以与实施例1中相同的方法形成活性层16。
(钝化层的形成)
接下来，形成钝化层17。首先，制备用于形成钝化层的涂布液。具体地，用于形成钝化层的涂布液通过混合如下而制备：1.2ml的环己基苯、1.95ml的2-乙基己酸镧甲苯溶液(即wako122-03371)、0.57ml的2-乙基己酸锶甲苯溶液(即wako195-09561)、和0.09ml的2-乙基己酸锆氧化物矿物油精溶液(即wako269-01116)。
接下来，将用于形成钝化层的涂布液滴到基底11、栅电极12、栅绝缘层13、源电极14、漏电极15、和活性层16上，然后，以预定的条件进行旋涂过程。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得sr-la-zr氧化物(具有135nm的膜厚)，其是顺电和非晶的。然后，将sr-la-zr氧化物通过光致抗蚀剂(即tsmr8800-be)涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与待形成的钝化层17对应的图案的抗蚀剂图案。
接下来，通过浸泡在0.1mol/l盐酸(即wako083-01115)中30秒而蚀刻sr-la-zr氧化物未被抗蚀剂图案覆盖的部分，然后通过浸泡在抗蚀剂剥离剂(即stripper104；tokyoohkakogyoco.,ltd.的产品)中2分钟而将抗蚀剂图案也除去，以形成钝化层17。此处，将sr-la-zr氧化物的一部分除去以暴露一部分栅电极12、源电极14、和漏电极15，使得可向栅电极12、源电极14、和漏电极15施加电压。
[实施例12]
除了如下之外，以与实施例11中使用的完全相同的方法制造fet10：在与实施例11中的“(钝化层的形成)”对应的步骤处，用于sr-la-zr氧化物的蚀刻剂为5％草酸。
[实施例13]
除了如下之外，以与实施例11中使用的完全相同的方法制造fet10：在与实施例11中的“(钝化层的形成)”对应的步骤处，用于sr-la-zr氧化物的蚀刻剂为20％硝酸。
[实施例14]
除了如下之外，以与实施例11中使用的完全相同的方法制造fet10：在与实施例11中的“(钝化层的形成)”对应的步骤处，用于sr-la-zr氧化物的蚀刻剂为50％磷酸。
[实施例15]
除了如下之外，以与实施例11中使用的完全相同的方法制造fet10：在与实施例11中的“(钝化层的形成)”对应的步骤处，用于sr-la-zr氧化物的蚀刻剂为5％乙酸且在蚀刻剂中的浸泡时间为6分钟。
[实施例16]
除了如下之外，以与实施例11中使用的完全相同的方法制造fet10：在与实施例11中的“(钝化层的形成)”对应的步骤处，用于sr-la-zr氧化物的蚀刻剂为10％硫酸。
[实施例17]
除了如下之外，以与实施例11中使用的完全相同的方法制造fet10：在与实施例11中的“(钝化层的形成)”对应的步骤处，用于sr-la-zr氧化物的蚀刻剂为包含20％硝酸、60％磷酸、和20％水的混合溶液。
[实施例18]
除了如下之外，以与实施例11中使用的完全相同的方法制造fet10：在与实施例11中的“(钝化层的形成)”对应的步骤处，用于sr-la-zr氧化物的蚀刻剂为包含5％硝酸、80％磷酸、10％乙酸、和5％水的混合溶液。
[实施例19]
除了如下之外，以与实施例11中使用的完全相同的方法制造fet10：在与实施例11中的“(钝化层的形成)”对应的步骤处，用于sr-la-zr氧化物的蚀刻剂为5％过氧化氢水。
(晶体管性质的评价)
对于实施例11-19中制造的fet的每一个，以与实施例1-10中使用的相同方法计算迁移率、开/关比、s值、和阈值电压(vth)。此外，对于实施例11-19中制造的fet的每一个，在大气(温度：50℃；相对湿度：50％)中执行100小时长的bts测试。
提供以下四种条件作为应力条件：
(1)vgs＝+10v，和vds＝0v
(2)vgs＝+10v，和vds＝+10v
(3)vgs＝-10v，和vds＝0v
(4)vgs＝-10v，和vds＝+10v
每次在bts测试中经过预定量的时间，测量在vds＝+10v的条件下vgs和ids的关系(vgs-ids)，以评价在100小时的加应力时间中阈值电压的偏移(δvth)。当在100小时的加应力时间中阈值电压的偏移(δvth)为3v或更小时，认为fet是可靠的。
实施例11-19中制造的fet的晶体管性质的评价结果示于表2中。显著的是，实施例11-19中制造的全部fet均具有优选的晶体管性质。此外，显著的是，对于结果的每一个，阈值电压的偏移(δvth)小于1v，并且因此所述fet被认为具有高的可靠性。
如上所述，证实，将第一氧化物用于钝化层和使用其中对第一氧化物进行湿法蚀刻的低成本图案化工艺使得能够制造高品质fet。
[表2]
[实施例20]
在实施例20中，制造图6中所示的有机el显示元件200。首先，在基底21上形成第一栅电极22和第二栅电极32。具体地，通过dc溅射方法在由无碱玻璃制成的基底21上形成mo膜，使得平均膜厚为约100nm。随后，将mo膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有待形成图案的抗蚀剂图案。然后，将mo膜未被抗蚀剂图案覆盖的部分通过rie除去。然后，将抗蚀剂图案也除去，以形成第一栅电极22和第二栅电极32。
接下来，在基底21、第一栅电极22、和第二栅电极32上面形成栅绝缘层23。首先，制备1l具有与实施例1中相同组成的用于形成栅绝缘层的涂布液。
接下来，通过狭缝涂布方法将用于形成栅绝缘层的涂布液施加至基底21、第一栅电极22、和第二栅电极32。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得sr-la-zr氧化物(具有135nm的膜厚)，其为顺电和非晶的。
然后，将sr-la-zr氧化物通过光致抗蚀剂(即tsmr8800-be)涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与待形成的栅绝缘层23对应的图案的抗蚀剂图案。
接下来，通过浸泡在0.1mol/l的盐酸(wako083-01115)中30秒蚀刻sr-la-zr氧化物未被抗蚀剂图案覆盖的部分，然后通过浸泡在抗蚀剂剥离剂(即stripper104)中2分钟将抗蚀剂图案也除去，以在第二栅电极32上形成具有通孔的栅绝缘层23。
然后，形成第一源电极24、第二源电极34、第一漏电极25、和第二漏电极35。具体地，通过dc溅射方法在栅绝缘层23上形成作为透明且导电的膜的ito膜，使得平均膜厚为约100nm。随后，将ito膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有待形成图案的抗蚀剂图案。
此外，将ito膜未被抗蚀剂图案覆盖的部分通过rie除去。然后，将抗蚀剂图案也除去，以形成第一源电极24、第二源电极34、第一漏电极25、和第二漏电极35。以这样的方式，第一漏电极25和第二栅电极32经由形成于栅绝缘层23上的通孔连接。
接下来，形成第一活性层26和第二活性层36。具体地，通过dc溅射方法形成基于mg-in的氧化物膜，使得平均膜厚为约100nm。随后，将基于mg-in的氧化物膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有待形成图案的抗蚀剂图案。然后，将基于mg-in的氧化物膜未被抗蚀剂图案覆盖的部分通过rie除去。然后，将抗蚀剂图案也除去，以形成第一活性层26和第二活性层36。
以这样的方式，形成第一活性层26，使得在第一源电极24和第一漏电极25之间形成沟道。此外，形成第二活性层36，使得在第二源电极34和第二漏电极35之间形成沟道。
接下来，形成第一钝化层27和第二钝化层37。首先，制备用于形成钝化层的涂布液。具体地，通过混合如下而制备用于形成钝化层的涂布液：1.2ml的环己基苯、1.95ml的2-乙基己酸镧甲苯溶液(即wako122-03371)、0.57ml的2-乙基己酸锶甲苯溶液(即wako195-09561)、和0.09ml的2-乙基己酸锆氧化物矿物油精溶液(即wako269-01116)。
接下来，将用于形成栅绝缘层的涂布液滴到基底21、第一栅电极22、第二栅电极32、栅绝缘层23、第一源电极24、第一漏电极25、第二源电极34、第二漏电极35、第一活性层26、和第二活性层36上，然后以预定的条件进行旋涂过程。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得sr-la-zr氧化物(具有135nm的膜厚)，其是顺电和非晶的。然后，将sr-la-zr氧化物通过光致抗蚀剂(即tsmr8800-be)涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与待形成的第一钝化层27和第二钝化层37对应的图案的抗蚀剂图案。
接下来，通过浸泡在0.1mol/l的盐酸(wako083-01115)中30秒蚀刻sr-la-zr氧化物未被抗蚀剂图案覆盖的部分，然后通过浸泡在抗蚀剂剥离剂(即stripper104)中2分钟将抗蚀剂图案也除去，以形成第一钝化层27和第二钝化层37。通过以上步骤，制得两晶体管/一电容器驱动电路基底321。
接下来，在驱动电路210上形成层间绝缘膜220(即平坦化用膜)。具体地，通过旋涂方法施加正型光敏性有机材料(sumiresin
接下来，形成作为像素电极的下部电极231。具体地，通过dc溅射方法不间断地形成ag-pd-cu薄膜和ito薄膜，使得平均膜厚各自为约100nm。随后，将ag-pd-cu薄膜和ito薄膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以获得期望的抗蚀剂图案。然后，未被抗蚀剂图案覆盖的ito薄膜的一部分和ag-pd-cu薄膜的一部分顺序地通过rie除去。然后，将抗蚀剂图案也除去，以形成下部电极231。
接下来，形成分隔壁240。具体地，通过旋涂方法施加正型光敏性聚酰亚胺树脂(dl-1000；torayindustries,inc.的产品)，然后预烘烤，通过曝光装置曝光，并且显影，以形成期望的图案。然后，以230℃的温度进行后烘烤过程30分钟，以形成分隔壁240。
然后，通过喷墨设备，使用高分子有机发光材料在下部电极231上形成有机el层232。
然后，形成上部电极233。具体地，通过真空沉积mgag，在有机el层232和分隔壁240上形成上部电极233。
然后，形成密封层250。具体地，通过等离子体cvd方法进行sin膜的成膜，使得平均膜厚为约2μm，以在上部电极233上形成密封层250。
然后，进行对向绝缘基底270的附着。具体地，在密封层250上形成粘附层260，然后附着作为无碱玻璃基底的对向绝缘基底270。
通过上述步骤制造的有机el显示元件200呈现出低能量消耗和高可靠性的品质。
如上所述，将第一氧化物用于第一绝缘层和钝化层和使用其中对第一氧化物进行湿法蚀刻的低成本图案化工艺使得能够制造高品质有机el显示元件。
[实施例21]
在实施例21中，制造图7中所示的有机el显示元件200a。具体地，除了如下之外，以与实施例20中使用的完全相同的方法制造有机el显示元件200a：将实施例20中的第一钝化层27和第二钝化层37(参见图6)改变为一体化的钝化层27a。
所制造的有机el显示元件200a呈现出低能量消耗和高可靠性的品质。
如上所述，将第一氧化物用于栅绝缘层和钝化层和使用其中对第一氧化物进行湿法蚀刻的低成本图案化工艺使得能够制造高品质有机el显示元件。
[实施例22]
在实施例22中，制造图8中所示的fet50(即mos-fet)。首先，制备用于形成栅绝缘层的涂布液，以在包含p-型si的基底51(8英寸)上形成栅绝缘层53。具体地，通过混合如下而制备用于形成栅绝缘层的涂布液：4.0ml的环己基苯、1.95ml的2-乙基己酸镧甲苯溶液(即wako122-03371)、0.57ml的2-乙基己酸锶甲苯溶液(即wako195-09561)、和0.09ml的2-乙基己酸锆氧化物矿物油精溶液(即wako269-01116)。
接下来，将用于形成栅绝缘层的涂布液滴到基底51上，然后以预定的条件进行旋涂过程。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得sr-la-zr氧化物(具有10nm的膜厚)，其为顺电和非晶的。
接下来，通过cvd方法形成多晶硅膜，然后通过光刻法对多晶硅膜进行图案化，以形成栅电极52。然后，利用栅电极52作为掩模，通过浸泡在0.1mol/l盐酸(wako083-01115)中5秒蚀刻sr-la-zr氧化物未被栅电极52覆盖的部分，以形成栅绝缘层53。
接下来，通过cvd方法沉积sion，然后对整个表面进行干法蚀刻，以形成栅侧壁绝缘膜54。然后，利用栅电极52和栅侧壁绝缘膜54作为自对准掩模，对基底51进行磷离子注入用于离子扩散目的，以形成源区55和漏区56。
接下来，通过cvd方法沉积sio2，然后进行光刻法以形成具有作为通孔的开口的层间绝缘膜57。最后，通过溅射方法沉积al层以埋入通孔，并且通过光刻法进行图案化，以形成源电极58和漏电极59。
最后，形成钝化层111。具体地，通过等离子体cvd方法形成sion膜，使得平均膜厚为约300nm。随后，将sion膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与待形成的钝化层111对应的图案的抗蚀剂图案。然后，将sion膜未被抗蚀剂图案覆盖的部分通过rie除去。然后，将抗蚀剂图案也除去，以形成钝化层111。通过以上步骤，制得fet50。
实施例22中制造的fet50呈现出低能量消耗的品质。此外，栅绝缘层53的介电常数为13.3，并且因此认为所述fet的能量消耗是低的。
如上所述，将第一氧化物用于栅绝缘层和使用其中对第一氧化物进行湿法蚀刻的低成本图案化工艺使得能够制造高品质fet。
[实施例23]
在实施例23中，制造图9中所示的易失性半导体存储元件60。首先，在由无碱玻璃制成的基底61上形成栅电极62和第二电容器电极69。具体地，通过dc溅射方法在基底61上形成mo膜，使得平均膜厚为约100nm。随后，将mo膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与待形成的栅电极62和第二电容器电极69对应的图案的抗蚀剂图案。然后，将mo膜未被抗蚀剂图案覆盖的部分通过rie除去。然后，将抗蚀剂图案也除去，以形成栅电极62和第二电容器电极69。
接下来，形成栅绝缘层63。首先，制备用于形成栅绝缘层的涂布液。具体地，通过混合如下而制备用于形成栅绝缘层的涂布液：1.2ml的环己基苯、1.95ml的2-乙基己酸镧甲苯溶液(即wako122-03371)、0.57ml的2-乙基己酸锶甲苯溶液(即wako195-09561)、和0.09ml的2-乙基己酸锆氧化物矿物油精溶液(即wako269-01116)。
接下来，将用于形成栅绝缘层的涂布液滴到基底61、栅电极62、和第二电容器电极69上，然后以预定的条件进行旋涂过程。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得sr-la-zr氧化物(具有135nm的膜厚)，其是顺电和非晶的。然后，将sr-la-zr氧化物通过光致抗蚀剂(即tsmr8800-be)涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与待形成的栅绝缘层63对应的图案的抗蚀剂图案。
接下来，通过浸泡在0.1mol/l的盐酸(wako083-01115)中30秒蚀刻sr-la-zr氧化物未被抗蚀剂图案覆盖的部分，然后通过浸泡在抗蚀剂剥离剂(即stripper104)中2分钟将抗蚀剂图案也除去，以形成栅绝缘层63。
接下来，形成电容器介电层68。将前述用于形成栅绝缘层的涂布液滴到基底61、栅电极62、第二电容器电极69、和栅绝缘层63上，然后，以预定的条件进行旋涂过程。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得sr-la-zr氧化物(具有30nm的膜厚)，其是顺电和非晶的。然后，将sr-la-zr氧化物通过光致抗蚀剂(即tsmr8800-be)涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与待形成的电容器介电层68对应的图案的抗蚀剂图案。
接下来，通过浸泡在0.1mol/l盐酸(wako083-01115)中5秒蚀刻sr-la-zr氧化物未被抗蚀剂图案覆盖的部分，然后通过浸泡在抗蚀剂剥离剂(即stripper104)中2分钟将抗蚀剂图案也除去，以形成电容器介电层68。
接下来，形成源电极64和漏电极65。在实施例23中，漏电极65与电容器介电层68以及第二电容器电极69一起构成电容器。
具体地，通过dc溅射方法在栅绝缘层63和电容器介电层68上面形成作为透明且导电的膜的ito膜，使得平均膜厚为约100nm。随后，将ito膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与待形成的源电极64和漏电极65对应的图案的抗蚀剂图案。然后，将ito膜未被抗蚀剂图案覆盖的部分通过rie除去。然后，将抗蚀剂图案也除去，以形成源电极64和漏电极65。
接下来，形成活性层66。具体地，通过dc溅射方法形成基于mg-in的氧化物膜，使得平均膜厚为约100nm。随后，将基于mg-in的氧化物膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与待形成的活性层66对应的图案的抗蚀剂图案。然后，将基于mg-in的氧化物膜未被抗蚀剂图案覆盖的部分通过rie除去。然后，将抗蚀剂图案也除去，以形成活性层66。以这样的方式，形成了活性层66，使得在源电极64和漏电极65之间形成沟道。
最后，形成钝化层112。具体地，通过等离子体cvd方法形成sion膜，使得平均膜厚为约300nm。随后，将sion膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与待形成的钝化层112对应的图案的抗蚀剂图案。然后，将sion膜未被抗蚀剂图案覆盖的部分通过rie除去。然后，将抗蚀剂图案也除去，以形成钝化层112。通过以上步骤，制得易失性半导体存储元件60。
以上述步骤制造的易失性半导体存储元件60呈现出低能量消耗的品质。
如上所述，将第一氧化物用于栅绝缘层和电容器介电层和使用其中对第一氧化物进行湿法蚀刻的低成本图案化工艺使得能够制造高品质易失性半导体存储元件。
[实施例24]
在实施例24中，制造图10中所示的易失性半导体存储元件70。首先，制备用于形成栅绝缘层的涂布液，以在包含p-型si的基底71(8英寸)上形成栅绝缘层73。具体地，通过混合如下而制备用于形成栅绝缘层的涂布液：4.0ml的环己基苯、1.95ml的2-乙基己酸镧甲苯溶液(即wako122-03371)、0.57ml的2-乙基己酸锶甲苯溶液(即wako195-09561)、和0.09ml的2-乙基己酸锆氧化物矿物油精溶液(即wako269-01116)。
接下来，将用于形成栅绝缘层的涂布液滴到基底71上，然后以预定的条件进行旋涂过程。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得sr-la-zr氧化物(具有10nm的膜厚)，其为顺电和非晶的。
接下来，通过cvd方法形成多晶硅膜，然后通过光刻法对多晶硅膜进行图案化，以形成栅电极72。然后，利用栅电极72作为掩模，通过浸泡在0.1mol/l盐酸(wako083-01115)中5秒蚀刻sr-la-zr氧化物未被栅电极72覆盖的部分，以形成栅绝缘层73。
接下来，通过cvd方法沉积sion，然后对整个表面进行干法蚀刻，以形成栅侧壁绝缘膜74。然后，利用栅电极72和栅侧壁绝缘膜74作为自对准掩模，对基底71进行磷离子注入用于离子扩散目的，以形成源区75和漏区76。
接下来，通过cvd方法沉积sio2，然后进行光刻法以形成具有作为通孔的开口的第一层间绝缘膜77。然后，通过cvd沉积多晶硅膜以埋入通孔，并且通过光刻法形成位线电极78。
接下来，通过cvd方法沉积sio2，然后进行光刻法以形成具有在漏区76上的作为通孔的开口的第二层间绝缘膜79。然后，通过cvd形成多晶硅膜，并且通过光刻法形成第二电容器电极80。
接下来，形成电容器介电层81。将用于形成栅绝缘层的涂布液滴到第二层间绝缘膜79和第二电容器电极80上，然后以预定的条件进行旋涂过程。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得sr-la-zr氧化物(具有30nm的膜厚)，其是顺电和非晶的。然后，将sr-la-zr氧化物通过光致抗蚀剂(即tsmr8800-be)涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与待形成的电容器介电层81对应的图案的抗蚀剂图案。
接下来，通过浸泡在0.1mol/l盐酸(wako083-01115)中5秒蚀刻sr-la-zr氧化物未被抗蚀剂图案覆盖的部分，然后通过浸泡在抗蚀剂剥离剂(即stripper104)中2分钟将抗蚀剂图案也除去，以形成电容器介电层81。
接下来，通过cvd方法形成多晶硅膜，并且通过光刻法形成第一电容器电极82。最后，形成钝化层113。具体地，通过等离子体cvd方法形成sion膜，使得平均膜厚为约300nm。随后，将sion膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与待形成的钝化层113对应的图案的抗蚀剂图案。然后，将sion膜未被抗蚀剂图案覆盖的部分通过rie除去。然后，将抗蚀剂图案也除去，以形成钝化层113。通过以上步骤，制得易失性半导体存储元件70。
以上述步骤制造的易失性半导体存储元件70呈现出低能量消耗的品质。
如上所述，将第一氧化物用于栅绝缘层和电容器介电层和使用其中对第一氧化物进行湿法蚀刻的低成本图案化工艺使得能够制造高品质易失性半导体存储元件。
[实施例25]
在实施例25中，制造图11中所示的非易失性半导体存储元件90。首先，在由无碱玻璃制成的基底91上形成栅电极92。具体地，通过dc溅射方法在基底91上形成mo膜，使得平均膜厚为约30nm。随后，将mo膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与待形成的栅电极92对应的图案的抗蚀剂图案。然后，将mo膜未被抗蚀剂图案覆盖的部分通过rie除去。然后，将抗蚀剂图案也除去，以形成栅电极92。
接下来，形成第一栅绝缘层93。首先，制备用于形成栅绝缘层的涂布液。具体地，通过混合如下而制备用于形成栅绝缘层的涂布液：1.2ml的环己基苯、1.95ml的2-乙基己酸镧甲苯溶液(即wako122-03371)、0.57ml的2-乙基己酸锶甲苯溶液(即wako195-09561)、和0.09ml的2-乙基己酸锆氧化物矿物油精溶液(即wako269-01116)。
接下来，将用于形成栅绝缘层的涂布液滴到基底91和栅电极92上，然后以预定的条件进行旋涂过程。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得sr-la-zr氧化物(具有135nm的膜厚)，其是顺电和非晶的。然后，将sr-la-zr氧化物通过光致抗蚀剂(即tsmr8800-be)涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与待形成的第一栅绝缘层93对应的图案的抗蚀剂图案。
接下来，通过浸泡在0.1mol/l的盐酸(wako083-01115)中30秒蚀刻sr-la-zr氧化物未被抗蚀剂图案覆盖的部分，然后通过浸泡在抗蚀剂剥离剂(即stripper104)中2分钟将抗蚀剂图案也除去，以形成第一栅绝缘层93。
接下来，形成浮栅电极94。具体地，通过dc溅射方法在第一栅绝缘层93上形成mo膜，使得平均膜厚为约15nm。随后，将mo膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与待形成的浮栅电极94对应的图案的抗蚀剂图案。然后，将mo膜未被抗蚀剂图案覆盖的部分通过rie除去。然后，将抗蚀剂图案也除去，以形成浮栅电极94。
接下来，形成第二栅绝缘层95。具体地，通过cvd方法在第一栅绝缘层93和浮栅电极94上形成sio2膜，使得平均膜厚为约50nm。随后，将sio2膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与待形成的第二栅绝缘层95对应的图案的抗蚀剂图案。然后，将sio2膜未被抗蚀剂图案覆盖的部分通过rie除去。然后，将抗蚀剂图案也除去，以形成第二栅绝缘层95。
接下来，形成源电极96和漏电极97。具体地，通过dc溅射方法在第二栅绝缘层95上形成作为透明且导电的膜的ito膜，使得平均膜厚为约100nm。随后，将ito膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与源电极96和漏电极97对应的图案的抗蚀剂图案。然后，将ito膜未被抗蚀剂图案覆盖的部分通过rie除去。然后，将抗蚀剂图案也除去，以由ito膜形成源电极96和漏电极97.
然后，形成活性层98。具体地，通过dc溅射方法形成基于mg-in的氧化物膜，使得平均膜厚为约100nm。随后，将基于mg-in的氧化物膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与待形成的活性层98对应的图案的抗蚀剂图案。然后，将基于mg-in的氧化物膜未被抗蚀剂图案覆盖的部分通过rie除去。然后，将抗蚀剂图案也除去，以形成活性层98。
以这样的方式，形成了活性层98，使得在源电极96和漏电极97之间形成沟道。
最后，形成钝化层114。具体地，通过等离子体cvd方法形成sion膜，使得平均膜厚为约300nm。随后，将sion膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与待形成的钝化层114对应的图案的抗蚀剂图案。然后，将sion膜未被抗蚀剂图案覆盖的部分通过rie除去。然后，将抗蚀剂图案也除去，以形成钝化层114。通过以上步骤，制得非易失性半导体存储元件90。
以上述步骤制造的非易失性半导体存储元件90呈现出低能量消耗的品质。
如上所述，将第一氧化物用于第一栅绝缘层和使用其中对第一氧化物进行湿法蚀刻的低成本图案化工艺使得能够制造高品质非易失性半导体存储元件。
[实施例26]
在实施例26中，制造图12中所示的非易失性半导体存储元件100。首先，对包含p-型si的基底101的表面进行热氧化，以形成具有5nm膜厚的sio2膜，其最终形成为第二栅绝缘层104。然后，通过cvd方法形成多晶硅膜，其最终形成为浮栅电极105。
接下来，制备用于形成栅绝缘层的涂布液，以形成第一栅绝缘层102。具体地，通过混合如下而制备用于形成栅绝缘层的涂布液：4.0ml的环己基苯、1.95ml的2-乙基己酸镧甲苯溶液(即wako122-03371)、0.57ml的2-乙基己酸锶甲苯溶液(即wako195-09561)、和0.09ml的2-乙基己酸锆氧化物矿物油精溶液(即wako269-01116)。
接下来，将用于形成钝化层的涂布液滴到基底101上，然后以预定的条件进行旋涂过程。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得sr-la-zr氧化物(具有10nm的膜厚)，其为顺电和非晶的。
接下来，通过cvd方法形成多晶硅膜，然后通过光刻法对多晶硅膜进行图案化，以形成栅电极103。然后，利用栅电极103作为掩模，通过浸泡在0.1mol/l盐酸(wako083-01115)中5秒蚀刻sr-la-zr氧化物未被栅电极103覆盖的部分，以形成第一栅绝缘层102。此外，通过干法蚀刻顺序地蚀刻在第一栅绝缘层102下方的多晶硅膜和sio2膜，以形成浮栅电极105和第二栅绝缘层104(即隧道绝缘层)。
接下来，通过cvd方法沉积sion，然后对整个表面进行干法蚀刻，以形成栅侧壁绝缘膜106。然后，利用栅电极103和栅侧壁绝缘膜106作为自对准掩模，对基底101进行磷离子注入用于离子扩散目的，以形成源区107和漏区108。
最后，形成钝化层115。具体地，通过等离子体cvd方法形成sion膜，使得平均膜厚为约300nm。随后，将sion膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以形成具有与待形成的钝化层115对应的图案的抗蚀剂图案。然后，将sion膜未被抗蚀剂图案覆盖的部分通过rie除去。然后，将抗蚀剂图案也除去，以形成钝化层115。通过以上步骤，制得非易失性半导体存储元件100。
以上述步骤制造的非易失性半导体存储元件100呈现出低能量消耗的品质。
如上所述，将第一氧化物用于第一栅绝缘层和使用其中对第一氧化物进行湿法蚀刻的低成本图案化工艺使得能够制造高品质非易失性半导体存储元件。
[实施例27]
<fet的制造>
-用于形成第一钝化层的涂布液的制备-
通过混合如下而制备用于形成第一钝化层的涂布液：1ml的甲苯、0.14ml的hmds、和0.37ml的2-乙基己酸钙2-乙基己酸溶液(3-8％ca；alfa36657；alfaaesar的产品)。通过使用用于形成第一钝化层的涂布液形成的第二氧化物的组成如表3上所示。
-用于形成第二钝化层的涂布液的制备-
通过混合如下而制备用于形成第二钝化层的涂布液：1.2ml的环己基苯、2.17ml的2-乙基己酸镧甲苯溶液(即wako122-03371)、和0.63ml的2-乙基己酸锶甲苯溶液(即wako195-09561)。通过使用用于形成第二钝化层的涂布液形成的第一氧化物的组成如表3上所示。
[表3]
然后，制造底接触/顶栅fet，例如图16b中所示者。
-源电极和漏电极的形成-
首先，在由玻璃制成的基底11上形成源电极14和漏电极15。具体地，通过dc溅射方法在基底11上形成al合金膜，使得平均膜厚为约100nm。随后，将al合金膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以产生具有与待形成的源电极14和漏电极15相同图案的抗蚀剂图案。然后，将所述al膜未被抗蚀剂图案覆盖的部分以蚀刻工艺除去。然后，将抗蚀剂图案也除去，以获得由al合金膜形成的源电极14和漏电极15。
-活性层的形成-
接下来，形成活性层16。具体地，通过dc溅射方法形成基于mg-in的氧化物(in2mgo4)膜，使得平均膜厚为约100nm。随后，将基于mg-in的氧化物膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以产生具有与待形成的活性层16相同图案的抗蚀剂图案。然后，以蚀刻工艺将基于mg-in的氧化物膜未被抗蚀剂图案覆盖的部分除去。然后，将抗蚀剂图案也除去，以获得活性层16,以形成源电极14和漏电极15之间的沟道。
-栅绝缘层的形成-
接下来，在基底11、源电极14、漏电极15、和活性层16上面形成栅绝缘层13。具体地，通过射频(rf)溅射方法在基底11、源电极14、漏电极15、和活性层16上面形成al2o3膜，使得平均膜厚为约300nm。
-栅电极的形成-
接下来，在栅绝缘层13上形成栅电极12。具体地，通过dc溅射方法在栅绝缘层13上形成mo膜，使得平均膜厚为约100nm。随后，将mo膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以产生具有与待形成的栅电极12相同图案的抗蚀剂图案。然后，将mo膜未被抗蚀剂图案覆盖的部分以蚀刻工艺除去。然后，将抗蚀剂图案也除去，以获得由mo膜形成的栅电极12。
-第一钝化层170a的形成-
接下来，将0.4ml的用于形成第一钝化层的涂布液滴到栅绝缘层13和栅电极12上，然后以预定条件进行旋涂过程：以3,000rpm的速度进行旋转20秒，然后花5秒将速度降低至0rpm并且停止旋转。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得用作第一钝化层170a的第二氧化物膜。此处，第一钝化层170a的平均膜厚为约25nm。
-第二钝化层170b的形成-
接下来，将0.6ml的用于形成第二钝化层的涂布液滴到第一钝化层170a上，然后以预定条件进行旋涂过程：以500rpm的速度进行旋转5秒，然后以3,000rpm的速度进行旋转20秒，然后花5秒将速度降低至0rpm并且停止旋转。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得用作第二钝化层170b的第一氧化物膜。此处，第二钝化层170b的平均膜厚为约135nm。
-掩模的形成-
接下来，将第二钝化层170b(即第一氧化物膜)通过光致抗蚀剂(即tsmr-8800be)涂布，然后预烘烤，通过曝光装置曝光，然后显影，以产生具有与待形成的第二钝化层17b相同图案的抗蚀剂图案。
-第二钝化层170b的蚀刻过程-
接下来，将第二钝化层170b浸泡在0.36wt％盐酸(即wako083-01115)中20秒作为蚀刻过程，以便除去第一氧化物膜未被抗蚀剂图案覆盖的部分，以获得第二钝化层17b。
-第一钝化层170a的蚀刻过程-
接下来，将第一钝化层170a浸泡在2.5wt％氢氟酸中15秒作为蚀刻过程，以除去第二氧化物膜未被抗蚀剂图案覆盖的部分，以获得第一钝化层17a。
-掩模的除去-
接下来，通过浸泡在抗蚀剂剥离剂(即stripper104；tokyoohkakogyoco.,ltd.的产品)中2分钟将抗蚀剂图案也除去。
[实施例28]
<fet的制造>
-用于形成第一钝化层的涂布液的制备-
通过混合如下而制备用于形成第一钝化层的涂布液：1ml的甲苯、0.13ml的hmds、0.32ml的2-乙基己酸镁甲苯溶液(3％mg；strem12-1260；stremchemicalsinc.的产品)、和0.40ml的2-乙基己酸钡甲苯溶液(8％ba；wako021-09471；wakochemical,ltd.的产品)。通过使用用于形成第一钝化层的涂布液形成的第二氧化物的组成如表3上所示。
-用于形成第二钝化层的涂布液的制备-
通过混合如下而制备用于形成第二钝化层的涂布液：1.2ml的环己基苯、0.54g的三(2,2,6,6-四甲基-3,5-庚二酮酸)钪(iii)水合物(sigma-aldrich517607；sigma-aldrichco.llc的产品)、0.12ml的2-乙基己酸镁甲苯溶液(即strem12-1260)、和0.08ml的2-乙基己酸钙2-乙基己酸溶液(即alfa36657)。通过使用用于形成第二钝化层的涂布液形成的第一氧化物的组成如表3上所示。
接下来，制造如实施例27中描述的底接触/顶栅fet。然而，与实施例27相比，将第一钝化层17a和第二钝化层17b的层积顺序颠倒。
-源电极和漏电极的形成-
首先，在由玻璃制成的基底11上形成源电极14和漏电极15。具体地，通过dc溅射方法在基底11上形成al合金膜，使得平均膜厚为约100nm。随后，将al合金膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以产生具有与待形成的源电极14和漏电极15相同图案的抗蚀剂图案。然后，将所述al膜未被抗蚀剂图案覆盖的部分以蚀刻工艺除去。然后，将抗蚀剂图案也除去，以获得由al合金膜形成的源电极14和漏电极15。
-活性层的形成-
接下来，形成活性层16。具体地，通过dc溅射方法形成基于mg-in的氧化物(in2mgo4)膜，使得平均膜厚为约100nm。随后，将基于mg-in的氧化物膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以产生具有与待形成的活性层16相同图案的抗蚀剂图案。然后，将基于mg-in的氧化物膜未被抗蚀剂图案覆盖的部分以蚀刻工艺除去。然后，将抗蚀剂图案也除去，以获得活性层16，使得在源电极14和漏电极15之间形成沟道。
-栅绝缘层的形成-
接下来，在基底11、源电极14、漏电极15、和活性层16上面形成栅绝缘层13。具体地，通过rf溅射方法在基底11、源电极14、漏电极15、和活性层16上面形成al2o3膜，使得平均膜厚为约300nm。
-栅电极的形成-
接下来，在栅绝缘层13上形成栅电极12。具体地，通过dc溅射方法在栅绝缘层13上形成mo膜，使得平均膜厚为约100nm。随后，将mo膜通过光致抗蚀剂涂布，然后预烘烤，通过曝光装置曝光，并且显影，以产生具有与待形成的栅电极12相同图案的抗蚀剂图案。然后，将mo膜未被抗蚀剂图案覆盖的部分以蚀刻工艺除去。然后，将抗蚀剂图案也除去，以获得由mo膜形成的栅电极12。
-第二钝化层170b的形成-
接下来，将0.6ml的用于形成第二钝化层的涂布液滴到栅绝缘层13和栅电极12上，然后以预定条件进行旋涂过程：以500rpm的速度进行旋转5秒，然后以3,000rpm的速度进行旋转20秒，然后花5秒将速度降低至0rpm并且停止旋转。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得用作第二钝化层170b的第一氧化物膜。此处，第二钝化层170b的平均膜厚为约135nm。
-第一钝化层170a的形成-
接下来，将0.4ml的用于形成第一钝化层的涂布液滴到第二钝化层170b上，然后以预定条件进行旋涂过程：以3,000rpm的速度进行旋转20秒，然后花5秒将速度降低至0rpm并且停止旋转。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得用作第一钝化层170a的第二氧化物膜。此处，第一钝化层170a的平均膜厚为约25nm。
接下来，将第一钝化层170a(即第一氧化物膜)通过光致抗蚀剂(即tsmr-8800be)涂布，然后预烘烤，通过曝光装置曝光，然后显影，以产生具有与待形成的第一钝化层17a相同图案的抗蚀剂图案。
-第一钝化层170a的蚀刻过程-
接下来，将第一钝化层170a浸泡在包含19wt％的氟化铵和18wt％的氟化氢铵的混合溶液中15秒作为蚀刻过程，以除去第二氧化物膜未被抗蚀剂图案覆盖的部分，以获得第一钝化层17a。
-第二钝化层170b的蚀刻过程-
接下来，将第二钝化层170b浸泡在加热至30℃的5wt％草酸中4分钟作为蚀刻过程，以除去第一氧化物膜未被抗蚀剂图案覆盖的部分，以获得第二钝化层17b。
-掩模的除去-
接下来，通过浸泡在抗蚀剂剥离剂(即stripper104)中2分钟将抗蚀剂图案也除去。
[实施例29]
<fet的制造>
-用于形成第一钝化层的涂布液的制备-
通过混合如下而制备用于形成第一钝化层的涂布液：1ml的甲苯、0.11ml的hmds、0.13ml的铝二(仲丁氧根)乙酰乙酸酯螯合物(8.4％al；alfa89349；alfaaesar的产品)、和2.02ml的2-乙基己酸锶甲苯溶液(即wako195-09561)。通过使用用于形成第一钝化层的涂布液形成的第二氧化物的组成如表3上所示。
-用于形成第二钝化层的涂布液的制备-
通过混合如下而制备用于形成第二钝化层的涂布液：1.2ml的环己基苯、0.19g的乙酰丙酮钐三水合物(strem93-6226；stremchemicals,inc.的产品)、0.27ml的2-乙基己酸钆甲苯溶液(25％gd；strem64-3500；stremchemicals,inc.的产品)、和0.49ml的2-乙基己酸钡甲苯溶液(即wako021-09471)。通过使用用于形成第二钝化层的涂布液形成的第一氧化物的组成如表3上所示。
然后，制造如图16b中所示的底接触/顶栅fet。源电极14、漏电极15、活性层16、栅绝缘层13、和栅电极12以与实施例27中相同的方法形成。
-第一钝化层170a的形成-
然后，将0.4ml的用于形成第一钝化层的涂布液滴到栅绝缘层13和栅电极12上，然后以预定条件进行旋涂过程：以3,000rpm的速度进行旋转20秒，然后花5秒将速度降低至0rpm并且停止旋转。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得用作第一钝化层170a的第二氧化物膜。此处，第一钝化层170a的平均膜厚为约25nm。
-第二钝化层170b的形成-
然后，将0.6ml的用于形成第二钝化层的涂布液滴到第一钝化层170a上，然后以预定条件进行旋涂过程：以500rpm的速度进行旋转5秒，然后以3,000rpm的速度进行旋转20秒，然后花5秒将速度降低至0rpm并且停止旋转。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得用作第二钝化层170b的第一氧化物膜。此处，第二钝化层170b的平均膜厚为约135nm。
-掩模的形成-
然后，将第二钝化层170b(即第一氧化物膜)通过光致抗蚀剂(即tsmr-8800be)涂布，然后预烘烤，通过曝光装置曝光，并且显影，以产生具有与待形成的第二钝化层17b相同图案的抗蚀剂图案。
-第二钝化层170b的蚀刻过程-
然后，将第二钝化层170b浸泡在包含57.9wt％的磷酸和21.1wt％的硝酸的混合溶液中30秒作为蚀刻过程，以除去第一氧化物膜未被抗蚀剂图案覆盖的部分，以获得第二钝化层17b。
-第一钝化层170a的蚀刻过程-
然后，将第一钝化层170a浸泡在4wt％氢氧化四甲基铵(tmah)中1分钟作为蚀刻过程，以除去第二氧化物未被抗蚀剂图案覆盖的部分，以获得第一钝化层17a。
-掩模的除去-
然后，通过浸泡在抗蚀剂剥离剂(即stripper104)中2分钟，将抗蚀剂图案也除去。
[实施例30]
<fet的制造>
-用于形成第一钝化层的涂布液的制备-
通过混合如下而制备用于形成第一钝化层的涂布液：1ml的甲苯、0.11ml的hmds、0.08g的(4,4,5,5-四甲基-1,3,2-二氧硼戊环-2-基)苯(wako325-59912；wakochemical,ltd.的产品)、和0.37ml的2-乙基己酸镁甲苯溶液(即strem12-1260)。通过使用用于形成第一钝化层的涂布液形成的第二氧化物的组成如表3上所示。
-用于形成第二钝化层的涂布液的制备-
通过混合如下而制备用于形成第二钝化层的涂布液：1.2ml的环己基苯、0.57ml的2-乙基己酸钕2-乙基己酸溶液(12％nd；strem60-2400；stremchemicalsinc.的产品)、0.28g的2-乙基己酸铕(strem93-6311；stremchemicalsinc.的产品)、和0.12ml的2-乙基己酸镁甲苯溶液(即strem12-1260)。通过使用用于形成第二钝化层的涂布液形成的第一氧化物的组成如表3上所示。
然后，制造如实施例28中描述的底接触/顶栅fet。然而，与实施例27相比，将第一钝化层17a和第二钝化层17b的层积顺序颠倒。
-第二钝化层170b的形成-
然后，将0.6ml的用于形成第二钝化层的涂布液滴到栅绝缘层13和栅电极12上，然后以预定条件进行旋涂过程：以500rpm的速度进行旋转5秒，然后以3,000rpm的速度进行旋转20秒，然后花5秒将速度降低至0rpm并且停止旋转。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得用作第二钝化层170b的第一氧化物膜。此处，第二钝化层170b的平均膜厚为约135nm。
-第一钝化层170a的形成-
然后，将0.4ml的用于形成第一钝化层的涂布液滴到第二钝化层170b上，然后以预定条件进行旋涂过程：以3,000rpm的速度进行旋转20秒，然后花5秒将速度降低至0rpm并且停止旋转。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得用作第一钝化层170a的第二氧化物膜。此处，第一钝化层170a的平均膜厚为约25nm。
-掩模的形成-
然后，将第一钝化层170a(即第一氧化物膜)通过光致抗蚀剂(即tsmr-8800be)涂布，然后预烘烤，通过曝光装置曝光，并且显影，以产生具有与待形成的第一钝化层17a相同图案的抗蚀剂图案。
-第一钝化层的蚀刻过程-
然后，将第一钝化层170a浸泡在包含14wt％的氟化铵和12wt％的氟化氢铵的混合溶液中15秒作为蚀刻过程，以除去第二氧化物膜未被抗蚀剂图案覆盖的部分，以获得第一钝化层17a。
-第二钝化层的蚀刻过程-
然后，将第二钝化层170b浸泡在6wt％过氧化氢水中2分钟作为蚀刻过程，以除去第一氧化物膜未被抗蚀剂图案覆盖的部分，以获得第二钝化层17b。
-掩模的除去-
然后，通过浸泡在抗蚀剂剥离剂(即stripper104)中2分钟，将抗蚀剂图案也除去。
[实施例31]
<fet的制造>
-用于形成第一钝化层的涂布液的制备-
通过混合如下制备而用于形成第一钝化层的涂布液：1ml的甲苯、0.17ml的hmds、0.47ml的2-乙基己酸锶甲苯溶液(即wako195-09561)、和0.21ml的2-乙基己酸钡甲苯溶液(即wako021-09471)。通过使用用于形成第一钝化层的涂布液形成的第二氧化物的组成如表4上所示。
-用于形成第二钝化层的涂布液的制备-
通过混合如下而制备用于形成第二钝化层的涂布液：1.2ml的环己基苯、0.16g的三(2,2,6,6-四甲基-3,5-庚二酮酸)钪(iii)水合物(即sigma-aldrich517607)、1.46ml的2-乙基己酸镧甲苯溶液(即wako122-03371)、0.03ml的2-乙基己酸钙2-乙基己酸溶液(即alfa36657)、0.34ml的2-乙基己酸锶甲苯溶液(即wako195-09561)、和0.07ml的2-乙基己酸锆氧化物矿物油精溶液(即wako269-01116)。通过使用用于形成第二钝化层的涂布液形成的第一氧化物的组成如表4上所示。
[表4]
然后，制造如图16b中所示的底接触/顶栅fet。源电极14、漏电极15、活性层16、栅绝缘层13、和栅电极12以与实施例27中相同的方法形成。
-第一钝化层170a的形成-
然后，将0.4ml的用于形成第一钝化层的涂布液滴到栅绝缘层13和栅电极12上，然后以预定条件进行旋涂过程：以3,000rpm的速度进行旋转20秒，然后花5秒将速度降低至0rpm并且停止旋转。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得用作第一钝化层170a的第二氧化物膜。此处，第一钝化层170a的平均膜厚为约25nm。
-第二钝化层170b的形成-
然后，将0.6ml的用于形成第二钝化层的涂布液滴到第一钝化层170a上，然后以预定条件进行旋涂过程：以500rpm的速度进行旋转5秒，然后以3,000rpm的速度进行旋转20秒，然后花5秒将速度降低至0rpm并且停止旋转。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得用作第二钝化层170b的第一氧化物膜。此处，第二钝化层170b的平均膜厚为约135nm。
-掩模的形成-
然后，将第二钝化层170b(即第一氧化物膜)通过光致抗蚀剂(即tsmr-8800be)涂布，然后预烘烤，通过曝光装置曝光，并且显影，以产生具有与待形成的第二钝化层17b相同图案的抗蚀剂图案。
-第二钝化层170b的蚀刻过程-
然后，将第二钝化层170b浸泡在0.36wt％盐酸中20秒作为蚀刻过程，以除去第一氧化物膜未被抗蚀剂图案覆盖的部分，以获得第二钝化层17b。
-第一钝化层170a的蚀刻过程-
然后，将第一钝化层170a浸泡在包含14wt％的氟化铵和3.2wt％的氟化氢铵的混合溶液中1分钟作为蚀刻过程，以除去第二氧化物膜未被抗蚀剂图案覆盖的部分，以获得第一钝化层17a。
-掩模的除去-
然后，通过浸泡在抗蚀剂剥离剂(即stripper104)中2分钟，将抗蚀剂图案也除去。
[实施例32]
<fet的制造>
-用于形成第一钝化层的涂布液的制备-
通过混合如下而制备用于形成第一钝化层的涂布液：1ml的甲苯、0.15ml的hmds、和0.31ml的2-乙基己酸钙2-乙基己酸溶液(即alfa36657)。通过使用用于形成第一钝化层的涂布液形成的第二氧化物的组成如表4上所示。
-用于形成第二钝化层的涂布液的制备-
通过混合如下而制备用于形成第二钝化层的涂布液：1.2ml的环己基苯、0.13g的乙酰丙酮镝三水合物(strem66-2002；stremchemicalsinc.的产品)、0.27g的乙酰丙酮镱三水合物(strem70-2202；stremchemicalsinc.的产品)、0.12ml的2-乙基己酸镁甲苯溶液(即strem12-1260)、和0.10ml的2-乙基己酸铪2-乙基己酸溶液(gelestakh332；gelest,inc.的产品)。通过使用用于形成第二钝化层的涂布液形成的第一氧化物的组成如表4上所示。
然后，制造如图16b中所示的底接触/顶栅fet。源电极14、漏电极15、活性层16、栅绝缘层13、和栅电极12以与实施例27中相同的方法形成。
-第一钝化层170a的形成-
然后，将0.4ml的用于形成第一钝化层的涂布液滴到栅绝缘层13和栅电极12上，然后以预定条件进行旋涂过程：以3,000rpm的速度进行旋转20秒，然后花5秒将速度降低至0rpm并且停止旋转。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得用作第一钝化层170a的第二氧化物膜。此处，第一钝化层170a的平均膜厚为约25nm。
-第二钝化层170b的形成-
然后，将0.6ml的用于形成第二钝化层的涂布液滴到第一钝化层170a中，然后以预定条件进行旋涂过程：以500rpm的速度进行旋转5秒，然后以3,000rpm的速度进行旋转20秒，然后花5秒将速度降低至0rpm并且停止旋转。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得用作第二钝化层170b的第一氧化物膜。此处，第二钝化层170b的平均膜厚为约135nm。
-掩模的形成-
然后，将第二钝化层170b(即第一氧化物膜)通过光致抗蚀剂(即tsmr-8800be)涂布，然后预烘烤，通过曝光装置曝光，并且显影，以产生具有与待形成的第二钝化层17b相同图案的抗蚀剂图案。
-第二钝化层170b的蚀刻过程-
然后，将第二钝化层170b浸泡在包含55wt％的磷酸、30wt％的乙酸、和5wt％的硝酸的混合溶液中30秒作为蚀刻过程，以除去第一氧化物膜未被抗蚀剂图案覆盖的部分，以获得第二钝化层17b。
-第一钝化层170a的蚀刻过程-
然后，将第一钝化层170a浸泡在6wt％tmah中1分钟作为蚀刻过程，以除去第二氧化物膜未被抗蚀剂图案覆盖的部分，以获得第一钝化层17a。
-掩模的除去-
然后，通过浸泡在抗蚀剂剥离剂(即stripper104)中2分钟，将抗蚀剂图案也除去。
[实施例33]
<fet的制造>
-用于形成第一钝化层的涂布液的制备-
通过混合如下而制备用于形成第一钝化层的涂布液：1ml的甲苯、0.09ml的hmds、0.18ml的铝二(仲丁氧根)乙酰乙酸酯螯合物(即alfa89349)、和0.69ml的2-乙基己酸钡甲苯溶液(即wako021-09471)。通过使用用于形成第一钝化层的涂布液形成的第二氧化物的组成如表4上所示。
-用于形成第二钝化层的涂布液的制备-
通过混合如下而制备用于形成第二钝化层的涂布液：1.2ml的环己基苯、0.51g的2-乙基己酸钇(strem39-2400；stremchemicalsinc.的产品)、0.06ml的2-乙基己酸镁甲苯溶液(即strem12-1260)、和0.07ml的2-乙基己酸铪2-乙基己酸溶液(即gelestakh332)。通过使用用于形成第二钝化层的涂布液形成的第一氧化物的组成如表4上所示。
然后，制造如实施例28中描述的底接触/顶栅fet。然而，与实施例27相比，将第一钝化层17a和第二钝化层17b的层积顺序颠倒。
-第二钝化层170b的形成-
然后，将0.6ml的用于形成第二钝化层的涂布液滴到栅绝缘层13和栅电极12上，然后以预定条件进行旋涂过程：以500rpm的速度进行旋转5秒，然后以3,000rpm的速度进行旋转20秒，然后花5秒将速度降低至0rpm并且停止旋转。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得用作第二钝化层170b的第一氧化物膜。此处，第二钝化层170b的平均膜厚为约135nm。
-第一钝化层170a的形成-
然后，将0.4ml的用于形成第一钝化层的涂布液滴到第二钝化层170b上，然后以预定条件进行旋涂过程：以3,000rpm的速度进行旋转20秒，然后花5秒将速度降低至0rpm并且停止旋转。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得用作第一钝化层170a的第二氧化物膜。此处，第一钝化层170a的平均膜厚为约25nm。
-掩模的形成-
然后，将第一钝化层170a(即第一氧化物膜)通过光致抗蚀剂(即tsmr-8800be)涂布，然后预烘烤，通过曝光装置曝光，并且显影，以产生具有与待形成的第一钝化层17a相同图案的抗蚀剂图案。
-第一钝化层170a的蚀刻过程-
然后，将第一钝化层170a浸泡在5wt％氢氟酸中15秒作为蚀刻过程，以除去第二氧化物膜未被抗蚀剂图案覆盖的部分，以获得第一钝化层17a。
-第二钝化层170b的蚀刻过程-
然后，将第二钝化层170b浸泡在包含80wt％的磷酸、10wt％的乙酸和5wt％的硝酸的混合溶液中30秒作为蚀刻过程，以除去第一氧化物膜未被抗蚀剂图案覆盖的部分，以获得第二钝化层17b。
-掩模的除去-
然后，通过浸泡在抗蚀剂剥离剂(即stripper104)中2分钟，将抗蚀剂图案也除去。
[实施例34]
<fet的制造>
-用于形成第一钝化层的涂布液的制备-
通过混合如下而制备用于形成第一钝化层的涂布液：1ml的甲苯、0.11ml的hmds、0.10ml的铝二(仲丁氧根)乙酰乙酸酯螯合物(即alfa89349)、0.07g的(4,4,5,5-四甲基-1,3,2-二氧硼戊环-2-基)苯(即wako325-59912)、0.09ml的2-乙基己酸钙2-乙基己酸溶液(即alfa36657)、和0.19ml的2-乙基己酸锶甲苯溶液(即wako195-09561)。通过使用用于形成第一钝化层的涂布液形成的第二氧化物的组成如表4上所示。
-用于形成第二钝化层的涂布液的制备-
通过混合如下而制备用于形成第二钝化层的涂布液：1.2ml的环己基苯、1.95ml的2-乙基己酸镧甲苯溶液(即wako122-03371)、0.57ml的2-乙基己酸锶甲苯溶液(即wako195-09561)、和0.09ml的2-乙基己酸锆氧化物矿物油精溶液(即wako269-01116)。通过使用用于形成第二钝化层的涂布液形成的第一氧化物的组成如表4上所示。
然后，制造如图16b中所示的底接触/顶栅fet。源电极14、漏电极15、活性层16、栅绝缘层13、和栅电极12以与实施例27中相同的方法形成。
-第一钝化层170a的形成-
然后，将0.4ml的用于形成第一钝化层的涂布液滴到栅绝缘层13和栅电极12上，然后以预定条件进行旋涂过程：以3,000rpm的速度进行旋转20秒，然后花5秒将速度降低至0rpm并且停止旋转。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得用作第一钝化层170a的第二氧化物膜。此处，第一钝化层170a的平均膜厚为约25nm。
-第二钝化层170b的形成-
然后，将0.6ml的用于形成第二钝化层的涂布液滴到第一钝化层170a上，然后以预定条件进行旋涂过程：以500rpm的速度进行旋转5秒，然后以3,000rpm的速度进行旋转20秒，然后花5秒将速度降低至0rpm并且停止旋转。然后，于在120℃的气氛中进行1小时的干燥过程之后，在用o2填充的环境中在400℃的温度下进行烧制过程3小时，以获得用作第二钝化层170b的第一氧化物膜。此处，第二钝化层170b的平均膜厚为约135nm。
-掩模的形成-
然后，将第二钝化层170b(即第一氧化物膜)通过光致抗蚀剂(即tsmr-8800be)涂布，然后预烘烤，通过曝光装置曝光，并且显影，以产生具有与待形成的第二钝化层17b相同图案的抗蚀剂图案。
-第二钝化层170b的蚀刻过程-
然后，将第二钝化层170b浸泡在0.36wt％盐酸(即wako083-01115)中20秒作为蚀刻过程，以除去第一氧化物膜未被抗蚀剂图案覆盖的部分，以获得第二钝化层17b。
-第一钝化层170a的蚀刻过程-
然后，将第一钝化层170a浸泡在包含14wt％的氟化铵和12wt％的氟化氢铵的混合溶液中15秒作为蚀刻过程，以除去第二氧化物膜未被抗蚀剂图案覆盖的部分，以获得第一钝化层17a。
-掩模的除去-
然后，通过浸泡在抗蚀剂剥离剂(即stripper104)中2分钟，将抗蚀剂图案也除去。
(晶体管性质的评价)
对于实施例27-34中制造的fet的每一个进行晶体管性质的评价。根据实施例27-34的每一个的晶体管性质的评价是基于源电极14和漏电极15之间的电压(vgs)与源电极14和漏电极15之间的电流(ids)的关系(vgs-ids)的测量，条件是源电极14和漏电极15之间的电压(vds)为+10v。
此外，基于晶体管性质(vgs-ids)的评价结果计算饱和区域中的场效应迁移率。进一步地，计算晶体管在“开”状态(例如vgs＝+10v)下的ids对晶体管在“关”状态(例如vgs＝-10v)下的ids的比率(即开/关比)。进一步地，计算s值，其作为响应于vgs的施加的ids的上升锐度的指标。进一步地，计算阈值电压(vth)，其为与响应于vgs的施加的ids的增加对应的电压值。
由实施例27-34中制造的fet的晶体管性质计算的迁移率、开/关比、s值、和vth示于表5中。在以下描述中，关于晶体管性质的结果，优选的晶体管性质是：高的迁移率；高的开/关比；低的s值；和在0v附近的vts。具体地，优选的晶体管性质为：3cm2/vs或更大的迁移率；1.0×108或更大的开/关比；0.7或更小的s值；和在±5v范围内的vth。
如图5中所示，证实，实施例27-34中制造的fet具有如下的优选的晶体管性质：具有高的迁移率、高的开/关比、低的s值、和在0v附近的vts。
[表5]
(晶体管性质的评价)
对于实施例27-34中制造的fet的每一个，在大气(温度：50℃；相对湿度：50％)中执行100小时长的bts测试。
提供以下四种条件作为应力条件：
(1)vgs＝+10v，和vds＝0v
(2)vgs＝+10v，和vds＝+10v
(3)vgs＝-10v，和vds＝0v
(4)vgs＝-10v，和vds＝+10v。
此外，每次在bts测试中经过预定量的时间时，测量在vds＝+10v的条件下vgs和ids的关系(vgs-ids)。
对于实施例34中制造的fet，在vgs＝+10v和vds＝0v的应力条件下的bts测试中的vgs-ids的结果示于图32中。此外，对于实施例34中制造的fet，在vgs＝+10v和vds＝0v的应力条件下相对于加应力时间的阈值电压的偏移(δvth)示于图33中。
此外，对于实施例27-34中制造的fet，在bts测试中在100小时的加应力时间下的δvth的值示于表6中。此处，δvth为从加应力时间0到任意时间的vth的偏移。
根据图32和33、以及表6，实施例34中制造的fet优选地对于bts测试而言是可靠的，具有小的δvth偏移。根据表6，实施例27-33中制造的fet优选地对于bts测试而言是可靠的，具有小的δvth偏移。
[表6]
进一步地，本发明不限于这些实施方式，而在不背离本发明范围的情况下可进行各种变型和改动。
- 还没有人留言评论。精彩留言会获得点赞！