电子器件的制作方法

本公开涉及包括多晶化合物半导体层的电子器件。

背景技术：

化合物半导体材料在提供硅器件无法实现的性能方面正变得越来越普遍。GaN允许为设备供电，是一种很有前景的材料。然而，形成与单晶GaN层的欧姆接触可涉及在高温下退火。对于基于Al的接触，退火可在800℃至900℃的温度范围内进行，并且可导致金属凹陷穿过AlGaN阻挡膜以及金属形态的不稳定性。或者，可使用重N⁺掺杂层，但这涉及在至少1000℃的温度退火很长一段时间来活化掺杂物。这种退火可导致底层和衬底中的一者或多者的降解。因此，需要没有上述高温处理的复杂问题的良好接触电阻。

技术实现要素：

本实用新型所要解决的问题是提高对半导体膜的接触电阻。

根据本实用新型的一个方面，提供了一种电子器件，该电子器件包括：具有主表面的衬底；覆盖衬底主表面的单晶半导体膜；以及与单晶半导体膜相邻的多晶化合物半导体层，其中所述多晶化合物半导体层具有至多1×10¹⁶原子/cm³的掺杂物浓度，大于1×10¹⁷供体/cm³的供体浓度，并且所述多晶化合物半导体层是晶体管电极接触的一部分。

在一个实施方案中，单晶半导体膜和多晶化合物半导体层包括相同的III-N半导体材料。

在另一个实施方案中，多晶化合物半导体层未掺杂。

在又一个实施方案中，电子器件还包括互连件，其中互连件和多晶化合物半导体层的组合形成欧姆接触。

在另一实施方案中，单晶半导体膜是晶体管的沟道膜。

在一个具体实施方案中，电子器件还包括覆盖沟道膜的阻挡膜，其中阻挡膜与沟道膜相比具有不同的组合物，并且多晶化合物半导体层与沟道膜通过阻挡层的至少一部分间隔开。

在另一个具体实施方案中，电子器件还包括覆盖沟道膜的阻挡膜，其中阻挡膜与沟道膜相比具有不同的组合物，并且多晶化合物半导体层的一部分延伸穿过阻挡膜并与沟道膜接触。

在另一个具体实施方案中，电子器件还包括覆盖沟道膜的阻挡膜，其中阻挡膜与沟道膜相比具有不同的组合物，并且沟道膜是GaN膜，多晶化合物半导体层是GaN层，并且阻挡膜包括Al_yGa_(1-y)N，其中0.05≤y≤0.3。

在一个更具体的实施方案中，电子器件还包括栅极电极，其中多晶化合物半导体层的第一部分是源极电极的一部分；多晶化合物半导体层的第二部分是漏极电极的一部分；并且沟道膜、源极、漏极和栅极电极均为晶体管的一部分。

在本实用新型的另一方面，提供了电子器件，该电子器件包括：具有主表面的衬底；覆盖衬底主表面的单晶半导体膜；以及与单晶半导体膜相邻的多晶化合物半导体层，其中多晶化合物半导体层的导电带的能级低于其费米能级。

本实用新型实现的技术效果是提供改进的电子器件。

附图说明

在附图中以举例说明的方式示出实施方案，而实施方案并不受限于附图。

图1包括工件的一部分的剖视图的图示，该工件包括衬底、成核层、半导体层和介电层。

图2包括在对介电层图形化并形成包括源极和漏极接触的多晶化合物半导体层之后，图1的工件的剖视图的图示。

图3包括多晶GaN层的扫描电子显微镜照片。

图4包括在形成互连件和栅极电极之后，图2的工件的剖视图的图示。

图5包括彼此界面相邻的金属和多晶化合物半导体层的能级曲线图。

图6包括作为二极管和传输线方法电阻器测试结构的电压的函数的电流的曲线图。

技术人员认识到附图中的元件为了简明起见而示出，而未必按比例绘制。例如，附图中一些元件的尺寸可能相对于其他元件被夸大，以有助于理解本实用新型的实施方案。

具体实施方式

提供以下与附图相结合的说明以帮助理解本文所公开的教导。以下讨论将着重于该教导的具体实现方式和实施方案。提供该着重点以帮助描述所述教导，而不应被解释为对所述教导的范围或适用性的限制。然而，基于如本申请中所公开的教导，可以采用其他实施方案。

术语“化合物半导体”旨在意指包含至少两种不同元素的半导体材料。例子包括SiC、SiGe、GaN、InP、Al_vGa_(1-v)N、CdTe等等。III-V半导体材料旨在意指包含至少一种三价金属元素和至少一种15族元素的半导体材料。III-N半导体材料旨在意指包含至少一种三价金属元素和氮的半导体材料。13族-15族半导体材料旨在意指包含至少一种13族元素和至少一种15族元素的半导体材料。

术语“载体杂质”旨在意指(1)当作为受体时，化合物内的杂质，与化合物内的所有阳离子的至少90％相比较，该杂质具有不同化合价状态，或(2)作为供体时，化合物内的杂质，与化合物内的所有阴离子的至少90％相比较，该杂质具有不同化合价。例如，C、Mg和Si为相对于GaN的受体，因为它们可捕集电子。如本文所用，Al不是相对于GaN的载体杂质，因为Al和Ga具有3+化合价。载体杂质可有意地添加，或者可作为天然产生杂质或作为形成包括杂质的层的结果存在。受体和供体为相反载体类型的载体杂质。

尽管层或区域在本文可描述为供体杂质类型或受体杂质类型，但技术人员理解杂质类型可为相反的并且根据本实用新型描述也为可能的。

除非相反地明确规定，否则术语“载体浓度”或“掺杂物浓度”在指代层、膜或区域时，旨在意指此类层、膜或区域的平均浓度。

对应于元素周期表中的列的族编号基于2011年1月21日版IUPAC元素周期表。

术语“金属”或其任何变化形式旨在表示包括以下元素的材料：在第1至12族任一族中、在第13至16族中的元素，沿着由原子序数13(Al)、31(Ga)、50(Sn)、51(Sb)和84(Po)限定的线及其下方的元素。金属不包括Si或Ge。

术语“包含”、“含有”、“包括”、“具有”或其任何其他变化形式旨在涵盖非排他性的包括。例如，包括一系列特征的方法、制品或设备不一定仅限于那些特征，而是可以包括未明确列出的或该方法、制品或设备固有的其他特征。另外，除非相反地明确规定，否则“或”是指包括性的或，而非排他性的或。例如，条件A或B由以下任一者满足：A为真(或存在)而B为假(或不存在)，A为假(或不存在)而B为真(或存在)，以及A和B均为真(或存在)。

另外，使用“一个”或“一种”来描述本文所述的元件和部件。这仅仅是为了方便，并给出该实用新型的范围的一般含义。该描述应被视为包括一个(种)、至少一个(种)，或单数形式也包括复数形式，反之亦然，除非明确有相反的含义。例如，当本文描述单项时，可以使用多于一项来代替单项。类似地，在本文描述多于一项的情况下，可用单项替代所述多于一项。

词语“大概”或“基本上”的使用意指元件的值具有预期接近陈述值或位置的参数。然而，如本领域所熟知，始终存在妨碍值或位置确切地为陈述值或位置的微小差异。本领域公认的是，最多达至少百分之十(10％)(并且对于半导体掺杂浓度，最多至百分之二十(20％))的偏差是与确切如所述的理想目标相差的合理偏差。权利要求书或具体实施方式中的术语“第一”、“第二”、“第三”等(如用在元件名称的一部分中)用于区分类似元件，并且不一定描述时间上、空间上、等级上或任何其他方式的顺序。应当理解，如此使用的术语在适当情况下可互换，并且本文所述的实施方案能够以除本文所述或举例说明外的其他顺序来操作。为了附图清楚显示，器件结构的掺杂区域被示出为具有大致直线的边缘和精确角度的拐角。然而，本领域的技术人员理解，由于掺杂物的扩散和激活，掺杂区域的边缘通常可不为直线并且拐角可不为精确角度。

除非另外定义，否则本文所用的所有技术和科学术语具有与该实用新型所属领域的普通技术人员通常理解的含义相同的含义。材料、方法和例子仅为示例性的，而无意进行限制。在本文未描述的情况下，关于具体材料和加工动作的许多细节是常规的，并可在半导体和电子领域中的教科书和其他来源中找到。

电子器件可包括：具有主表面的衬底；覆盖衬底主表面的单晶半导体膜；以及与单晶半导体膜相邻的多晶化合物半导体层。在一个实施方案中，该多晶化合物半导体层具有至多1×10¹⁶个原子/cm³的掺杂物浓度，大于1×10¹⁷个供体/cm³，以及晶体管电极接触的一部分。在另一个实施方案中，电子器件还可包括多晶化合物半导体层上方的互连件，其中该互连件和多晶化合物半导体层的组合形成欧姆接触。在另一个实施方案中，多晶化合物半导体层可与单晶半导体膜相邻，其中多晶化合物半导体层的导电带的能级低于其费米能级。

虽然不受理论束缚，但是与具有和多晶化合物半导体材料相同的掺杂物浓度的单晶半导体层相比，多晶化合物半导体层可具有更多作为供体的空位从而具有更高的供体浓度。因此，在与含金属层界面相邻的区域中，导电带的能量可能较低。可减少相邻金属-半导体界面形成的耗尽层，并且热离子场可足够薄，使得电子能够隧道穿过耗尽层。因此，接触可以是欧姆接触而不是肖特基接触，不需要掺杂物以及活化掺杂剂相应的高温退火。

图1包括工件100的一部分的剖视图的图示，该工件包括衬底102、缓冲层122、包括沟道膜142和阻挡膜144的半导体层140、以及包括栅极介电膜162的介电层160、中间膜164和封盖膜166。衬底104具有主表面102，并且可包括硅、蓝宝石(单晶Al₂O-₃)、碳化硅(SiC)、氮化铝(AlN)、镓氧化物(Ga₂O₃)、尖晶石(MgAl₂O₄)、另一种合适的基本上单晶的材料，诸如此类。可根据将随后在衬底102上方形成的半导体层140的组成，来选择沿着主表面104的具体材料和晶体取向的选择。缓冲层122可有助于使半导体层140外延生长。

缓冲层122的组成可取决于沟道膜142的组成。在一个实施方案中，沟道膜142包含GaN，并且缓冲层122包含AlGaN。缓冲层122的组成可作为厚度的函数改变，使得缓冲层122越靠近衬底102其铝含量相对越高，并且越靠近沟道膜142其镓含量相对越高。在具体实施方案中，靠近衬底102的缓冲层122中的阳离子(金属原子)含量可为10％至100％的Al，其余为Ga，并且靠近沟道膜142的缓冲层122中的阳离子含量可为0％至50％的Al，其余为Ga。在一个实施方案中，缓冲层122的最上部分可包括具有至少1×10¹⁹原子/cm³的p型掺杂物浓度的GaN。缓冲层122可具有在约1微米至5微米范围内的厚度。

半导体层140包括沟道膜142和阻挡膜144，其中每者包括单晶半导体材料。沟道膜142可包括GaN并且具有在约20nm至4000nm范围内的厚度。阻挡膜144可用于帮助减小污染物或其他材料在阻挡膜144和介电层160下面的一个或多个膜之间迁移的可能性。在具体实施方案中，阻挡膜144可包括Al_yGa_(1-y)N，其中0.05≤y≤0.3。阻挡层144可具有在大约2至30nm范围内的厚度。使用外延生长技术形成半导体层140，因此沟道膜142、阻挡膜144和缓冲层122的至少一部分可以是单晶的。在具体实施方案中，含金属膜可使用金属有机化学气相沉积形成。在另一个实施方案中，可使用半导体层140的不同组成，例如InAlGaN、InP等。

介电层160可包括栅极介电膜162、中间膜164和封盖膜166。在一个实施方案中，可形成栅极介电膜162以保护存在于工件100内的底层。在一个实施方案中，栅极介电膜162可包括氮化硅、氧化铝、氧化锆、氧化铪、氧化铌、另一种合适的介电材料，或其任何组合，并具有5nm至40nm范围内的厚度。当蚀刻封盖膜166时，中间膜164可用作蚀刻停止层。在实施方案中，中间膜164可包含AlN并且具有在2nm至20nm范围内的厚度。压盖膜166可保护栅极介电膜162。在实施方案中，压盖膜166可包含氮化硅并且具有在20nm至500nm范围内的厚度。在另一个实施方案中，介电层160可包括更少或更多的膜，所述膜具有如上所述的相同或不同组成。当中间膜164包括AlN时，可通过在氧化环境(诸如，O₂、N₂O等)中氧化中间膜164的一部分来形成可选的Al₂O₃膜(未示出)。介电层160或介电层160的任何膜可使用化学气相技术或物理气相技术形成。

在一个实施方案中，形成成缓冲层122、半导体层140以及介电层160，而不将工件暴露于空气或另一种含氧气体。因此，可形成层和膜而在层和膜中的任一者之间的界面处具有很少的氧化物或不存在氧化物。在另一个实施方案中，可在形成膜或层中的任何一者或多者之间将工件暴露于空气。如果在成品的器件中不保留界面氧化物，则界面氧化物可在还原环境中进行还原或蚀刻，例如，背部溅射，以在形成后续层或膜之前移除界面氧化物。在又一个实施方案中，可形成并保留氧化物膜。例如，在形成栅极介电膜162之后，可在形成封盖膜166之前将工件暴露于空气。

图2包括图1的工件在图案化介电层160以形成源极接触开口222、漏极接触开口224、源极接触242和漏极接触244之后的剖视图的图示。在工件上方形成抗蚀剂层(未示出)，并且图案化栅极介质层160以限定源极接触开口222和漏极接触开口224。膜144和膜164的蚀刻可使用利用含氯气体(诸如，Cl₂、BCl₃、HCl等)的反应性离子蚀刻进行。膜162和膜166的蚀刻可使用利用含氟气体(诸如，SF₆、CHF₃、CF₄等)的反应性离子蚀刻进行。蚀刻可作为定时蚀刻来进行，使用终点检测或终点检测与定时过蚀刻的组合。蚀刻停止在阻挡膜144上方或者其内部，或者继续进行直到到达沟道膜142。

源极接触242和漏极接触244分别形成在源极接触开口222和漏极接触开口224内。源极接触242和漏极接触244可包括多晶化合物半导体材料，并且在具体实施方案中可以是III-V半导体材料，并且在更具体的实施方案中可以是III-N半导体材料。在一个实施方案中，多晶化合物半导体材料可与沟道膜142相同，诸如Al_(1-x)Ga_xN，其中0<x≤1。在具体实施方案中，沟道膜142包括单晶GaN，源极接触242和漏极接触244包括多晶GaN。沟道膜142和源极接触242以及漏极接触244的掺杂物浓度可至多为1×10¹⁶原子/cm³，并且在更具体的实施方案中，未被掺杂。

与其对应的单晶半导体材料相比，源极接触242和漏极接触244的多晶化合物半导体材料具有明显更多的空位。图3包括多晶GaN层的扫描电子显微镜照片，其示出可引起相对较高数量的空位的相对较多数量的缺陷。空位可以是供体，因此供体的密度可足够高，从而形成表现为较像与随后形成的金属层的欧姆接触的接触，而无需掺杂物以及其对应的活化掺杂物所需的高温退火(高于1000℃)。源极接触242和漏极接触244可具有至少1×10¹⁷供体/cm³、至少1×10¹⁸供体/cm³，或至少1×10¹⁹供体/cm³的供体浓度。

源极接触242和漏极接触244可以是在源极接触开口222和漏极接触开口224内选择性地生长的多晶化合物半导体层的部分。在另一个实施方案中，多晶化合物半导体层可沉积在工件100的暴露表面上方，并且被图案化以限定源极接触242和漏极接触244。多晶化合物半导体层可在低于用于生长具有相同组成的单晶半导体膜的温度的温度下形成。在一个实施方案中，多晶化合物半导体层可在至多900℃的温度下形成。在另一个实施方案中，多晶化合物半导体层可在至多600℃的温度下形成。随着形成温度的降低，该层会有更多的缺陷，从而具有更多的空位。对于形成层的较低温度限制是未知的，但是其他考虑可有效地限制该较低温度。例如，沉积速率太低以至于超出可接受范围时，可能发生气相成核并导致过多的颗粒等。例如，温度可至少为400℃。然而，反应可以是或可以不是等离子体辅助的。等离子体辅助可允许使用较低的温度。此外，可使用不同的镓源气体。例如，Ga(CH₃)₃可由Ga₂H₆或另一种含镓材料替代。因此，多晶化合物半导体可在低至200℃、100℃或甚至更低的温度下形成。

在工件上方形成抗蚀剂层(未示出)，并且将其图案化以在将形成栅极电极的位置上方限定开口。蚀刻封盖膜166和中间膜164的暴露部分以限定栅极电极开口。可对封盖膜166的氮化硅进行蚀刻，而对中间膜164选择性地进行。在一个实施方案中，可使用利用如前所述的蚀刻化学的任何一种的反应离子蚀刻进行蚀刻。可使用定时蚀刻、终点检测或终点检测与定时过时刻的组合来进行蚀刻。在另一个实施方案中，可从栅极开口内部移除中间膜164。

图4包括图2的工件的一部分在形成互连件442和互连件444以及栅极电极446之后的剖视图的图示。导电层沉积在工件上方，包括源极接触242和漏极接触244，并且在栅极电极开口内。导电层具有被选择为向所形成的晶体管提供适当的功函数的组成。导电层可包含Ti、TiN、Al、Pd、Pt、W、Au、Ni或其堆叠或任何组合。在另一个实施方案中，导电层通常为至少50重量％的铝、铜、贵金属或者前述任一项的合金。导电层具有在50nm至500nm范围内的厚度。图案化导电层以在源极接触242上方形成互连件442，在漏极接触244上方形成互连件444，以及在栅极电极开口内形成栅极电极446。

源极电极可包括源极接触242和互连件442，并且漏极电极可包括漏极接触244和互连件444。图5包括能带的曲线图，所述能带是从金属界面到源极接触242和漏极接触244的多晶化合物半导体层的距离的函数。多晶化合物半导体层具有低于化合物半导体材料的费米能带的导电能带。这允许与金属-半导体界面相邻形成的耗尽层(即，互连件及其对应的底部接触之间的界面)减小，并且热离子场足够薄，使得电子可隧道穿过耗尽层。

使用二极管结构和传输线方法(LTM)电阻器结构(其中L＝16微米和100微米)来测试多晶化合物半导体材料和用于其IV特性的金属互连件的组合。图6包括在室温(25℃)和200℃下的IV特性曲线。室温下的二极管结构具有浅的S形状。当形成结构时，由于氧或水从沉积室内的表面脱附，因此可在多晶化合物半导体层和互连件(金属)之间的界面处形成一个或两个单层或氧化物。低于-0.5V和高于+0.5V时，IV特性呈线性关系。靠近0V的相对较浅的部分可能是由于在界面处隧道穿过一种或两种单层氧化物的原因。TLM电阻结构在0V附近显示出很少的或没有显示出IV曲线的变平。因此，测试结构示出在源极接触242和漏极接触244中的每者的多晶化合物半导体层之间的界面处形成欧姆接触，并且其覆盖互连件422和覆盖互连件424不需要掺杂物及其对应的活化掺杂物的高温退火。

在所示实施方案中，晶体管是耗尽型晶体管。在另一个实施方案中，可形成增强型晶体管。在此类实施方案中，可在形成栅极电极446之前，形成另一个栅极介电膜作为介电层160的一部分，或者使其形成在栅极电极开口内。在另一个实施方案中，可在形成栅极电极446之前，在栅极电极开口内形成p型GaN层。

继续处理以形成基本上完成的器件。如果需要或期望，可形成一个或多个绝缘层和互连层。上层互连件可包括源极屏蔽板、栅极屏蔽板和漏极屏蔽板，以控制沟道膜142内更良好的电场，减少漏栅寄生电容或其他类似的电子特性。每个绝缘层可包括一种或多种氧化物、氮化物或氮氧化物的膜，其具有在0.2微米至4微米范围内的厚度。每个互连件可包括一个或多个导电材料膜。互连件通常为至少50重量％的铝、铜、贵金属或者前述任一项的合金。钝化层(未示出)可形成在最上互连层上方。

本文所述的实施方案可有助于形成源极电极和漏极电极的接触，这些接触允许隧道穿过耗尽层，因此这些接触是欧姆接触而不是肖特基接触。可在不掺杂或不必执行高温合金的情况下形成接触。因此，在形成用于源极接触242和漏极接触244的多晶化合物半导体材料之后，工件100不需要暴露于高温退火，在使用掺杂物形成欧姆接触的情况下通常需要将工件暴露于高温退火。因此，可减少或消除金属点蚀和任何层的降解。

许多不同的方面和实施方案是可能的。那些方面和实施方案中的一些在下文进行描述。在阅读本说明书后，技术人员将认识到，那些方面和实施方案仅为示例性的，而不限制本实用新型的范围。实施方案可根据如下所列的实施方案中的任一个或多个。

实施方案1.一种电子器件，包括：

具有主表面的衬底；

覆盖在衬底的主表面上面的单晶半导体膜；以及

与单晶半导体膜相邻的多晶化合物半导体层，其中所述多晶化合物半导体层具有至多1×10¹⁶原子/cm³的掺杂物浓度，大于1×10¹⁷供体/cm³的供体浓度，并且所述多晶化合物半导体层是晶体管电极接触的一部分。

实施方案2.根据实施方案1所述的电子器件，其中所述单晶半导体膜和所述多晶化合物半导体层中的每者包括III-V半导体材料。

实施方案3.根据实施方案1所述的电子器件，其中所述单晶半导体膜和所述多晶化合物半导体层包括相同的III-N半导体材料。

实施方案4.根据实施方案1所述的电子器件，其中所述多晶化合物半导体层未掺杂。

实施方案5.根据实施方案1所述的电子器件，还包括互连件，其中所述互连件和多晶化合物半导体层的组合形成欧姆接触。

实施方案6.根据实施方案1所述的电子器件，其中所述单晶半导体膜是晶体管的沟道膜。

实施方案7.根据实施方案6所述的电子器件还包括覆盖在沟道膜上面的阻挡膜，其中所述阻挡膜与沟道膜相比具有不同的组成。

实施方案8.根据实施方案7所述的电子器件，其中所述多晶化合物半导体层与沟道膜通过阻挡层的至少一部分间隔开。

实施方案9.根据实施方案7所述的电子器件，其中所述多晶化合物半导体层距离沟道膜不超过70nm。

实施方案10.根据实施方案7所述的电子器件，其中所述多晶化合物半导体层的一部分延伸穿过阻挡膜并与沟道膜接触。

实施方案11.根据实施方案7所述的电子器件，其中所述沟道膜是GaN膜，所述多晶化合物半导体层是GaN层，并且阻挡膜包括Al_yGa_(1-y)N，其中0.05≤y≤0.3。

实施方案12.根据实施方案11所述的电子器件还包括栅极电极，其中：

多晶化合物半导体层的第一部分是源极电极的一部分；

多晶化合物半导体层的第二部分是漏极电极的一部分；以及

沟道膜、源极电极、漏极电极和栅极电极是晶体管的部分。

实施方案13.一种电子器件，包括：

具有主表面的衬底；

覆盖在衬底的主表面上面的单晶半导体膜；以及

与单晶半导体膜相邻的多晶化合物半导体层，其中所述多晶化合物半导体层的导电带的能级低于其费米能级。

实施方案14.一种形成电子器件的方法，包括：

在衬底的主表面上方形成单晶半导体膜；

在单晶半导体膜上方形成多晶化合物半导体层，其中所述多晶化合物半导体层具有不大于1×10¹⁶原子/cm³的掺杂物浓度，大于1×10¹⁷供体/cm³的供体浓度，以及

在多晶化合物半导体层上方形成互连件，其中所述互连件和多晶化合物半导体层的组合形成欧姆接触。

实施方案15.根据实施方案14所述的工艺，其中所述单晶半导体膜和所述多晶化合物半导体层包括相同的III-N半导体材料。

实施方案16.根据实施方案15所述的工艺，其中所述单晶半导体膜和所述多晶化合物半导体层中的每者包括GaN。

实施方案17.根据实施方案16所述的工艺，还包括：

在单晶半导体膜上方形成阻挡膜，其中所述阻挡膜包括Al_yGa_(1-y)N，其中0.05≤y≤0.3；以及

在阻挡膜上方形成栅极电极。

实施方案18.实施方案17所述的工艺，其中：

多晶化合物半导体层的部分包括源极电极和漏极电极，以及

沟道膜、源极电极、漏极电极和栅极电极是相同晶体管的部分。

实施方案19.根据实施方案14所述的方法，其中形成多晶化合物半导体层在不高于900℃的温度下进行。

实施方案20.根据实施方案14所述的方法，其中在形成电子器件的任何部分的期间，多晶化合物半导体层不形成也不暴露于至少1000℃的温度。

注意，并不需要上文在一般性说明或例子中所述的所有活动，某一具体活动的一部分可能不需要，并且除了所述的那些之外还可能执行一项或多项另外的活动。还有，列出的活动所按的顺序不一定是执行所述活动的顺序。

上文已经关于具体实施方案描述了有益效果、其他优点和问题解决方案。然而，这些有益效果、优点、问题解决方案，以及可导致任何有益效果、优点或解决方案出现或变得更明显的任何特征都不应被解释为是任何或所有权利要求的关键、需要或必要特征。

本文描述的实施方案的说明书和图示旨在提供对各种实施方案的结构的一般性理解。说明书和图示并非旨在用作对使用本文所述的结构或方法的设备及系统的所有要素和特征的穷尽性及全面性描述。单独的实施方案也可以按组合方式在单个实施方案中提供，相反，为了简便起见而在单个实施方案的背景下描述的各种特征也可以单独地或以任何子组合的方式提供。此外，对表示为范围的值的提及包括在该范围内的所有值。许多其他实施方案仅对阅读了本说明书之后的技术人员是显而易见的。其他实施方案也可以使用并从本公开中得出，以使得可以在不脱离本公开范围的情况下进行结构替换、逻辑替换或另外的改变。因此，本公开应当被看作是示例性的，而非限制性的。