半导体器件的制作方法

本实用新型涉及半导体技术领域，尤其涉及一种半导体器件。

背景技术：

在AlGaN(氮化镓铝)/GaN(氮化镓)HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)器件等半导体器件具有很好的特性和广泛应用，迄今为止，已经有几种技术用于制造增强型半导体器件，所有这些技术采用不同的技术来清空半导体器件栅极下方的二维电子气(2DEG)沟道(在零栅极偏压下)，这是常关操作所必需的。为了实现这一目标，已经开发出各种技术的增强型GaN(氮化镓)晶体管。然而，难以使用这些方法来改善低亚阈值摆动和关态电流与AlGaN(氮化镓铝)势垒厚度的良好亚阈值特性的均匀性。

因此，需要提出一种能够解决以上问题的半导体器件。

技术实现要素：

为解决上述问题，本实用新型实施例提供一种半导体器件，可以提高栅极控制能力，减少栅极漏电和关态漏电，能够实现高质量的肖特基接触和低的漏极泄漏电流。

具体地，本实用新型实施例提供的一种半导体器件，包括：半导体基板；介质层，设置在所述半导体基板上；源极和漏极，设置在所述介质层上；以及第一栅极和第二栅极，相互间隔设置在所述介质层上；其中，所述第一栅极和所述第二栅极位于所述源极和所述漏极之间，所述源极、所述漏极、所述第一栅极和所述第二栅极分别贯穿所述介质层、且伸入所述半导体基板。

在本实用新型其中一个实施例中，所述半导体基板包括：硅衬底，以及设置于所述硅衬底表面的氮化镓缓冲层和设置于所述氮化镓缓冲层表面的氮化镓铝层；其中，所述源极、所述漏极、所述第一栅极和所述第二栅极均伸入所述氮化镓铝层。

在本实用新型其中一个实施例中，所述源极和所述漏极由欧姆接触金属组成，所述第一栅极和所述第二栅极由从下至上依次设置的栅极金属和所述欧姆接触金属组成；其中，所述欧姆接触金属包括从下至上依次设置的第一钛金属层、铝金属层、第二钛金属层和第一氮化钛层，所述栅极金属为另一氮化钛层。

在本实用新型其中一个实施例中，所述氮化镓缓冲层的厚度大于3微米。

在本实用新型其中一个实施例中，所述第一栅极的底部的宽度小于所述第二栅极的底部的宽度。

在本实用新型其中一个实施例中，所述第一栅极的底部的宽度为所述第二栅极的底部的宽度的一半。

在本实用新型其中一个实施例中，所述半导体器件包括双栅结构高电子迁移率晶体管，且所述双栅结构高电子迁移率晶体管具有所述源极、所述漏极、所述第一栅极和所述第二栅极。

另一方面，本实用新型实施例提供的一种半导体器件，包括：半导体基板，包括：硅衬底，以及设置于所述硅衬底表面的缓冲层和设置于所述缓冲层表面的势垒层；介质层，设置在所述半导体基板上，其中，源极接触孔、漏极接触孔、第一栅极接触孔和第二栅极接触孔均贯穿所述介质层、并伸入所述势垒层；以及源极、漏极、第一栅极和第二栅极，设置在所述介质层上且分别填充所述源极接触孔、所述漏极接触孔、所述第一栅极接触孔和所述第二栅极接触孔；其中，所述第一栅极接触孔和所述第二栅极接触孔位于所述源极接触孔和所述漏极接触孔之间，所述第一栅极接触孔的宽度小于所述第二栅极接触孔的宽度。

在本实用新型其中一个实施例中，所述第一栅极接触孔邻近所述源极接触孔设置，所述第二栅极接触孔邻近所述漏极接触孔设置；所述半导体器件包括双栅结构高电子迁移率晶体管，且所述双栅结构高电子迁移率晶体管具有所述源极、所述漏极、所述第一栅极和所述第二栅极。

在本实用新型其中一个实施例中，所述第一栅极接触孔的宽度为所述第二栅极接触孔的宽度的一半。

在本实用新型实施例中，通过对半导体器件的结构重新设计，例如将双栅极架构应用于增强/耗尽模式AlGaN/GaN HEMT设计，可以提高栅极控制能力，减少栅极漏电和关态漏电，实现高质量的肖特基接触和低的漏极泄漏电流，改善栅极引起的漏极泄漏效应，能够有效改善良好亚阈值特性与AlGaN势垒厚度的均匀性，使栅极下方的阻挡层变薄以实现增强操作，增加栅极泄漏并降低击穿电压。

附图说明

图1为本实用新型一个实施例中半导体器件的有源区域的局部剖面结构示意图。

图2A为本实用新型一个实施例中半导体器件的制作方法的步骤1所得到的器件有源区域的局部剖面结构示意图。

图2B为本实用新型一个实施例中半导体器件的制作方法的步骤2所得到的器件有源区域的局部剖面结构示意图。

图2C为本实用新型一个实施例中半导体器件的制作方法的步骤3所得到的器件有源区域的局部剖面结构示意图。

图2D为本实用新型一个实施例中半导体器件的制作方法的步骤4所得到的器件有源区域的局部剖面结构示意图。

图2E为本实用新型一个实施例中半导体器件的制作方法的步骤5所得到的器件有源区域的局部剖面结构示意图。

图2F为本实用新型一个实施例中半导体器件的制作方法的步骤6所得到的器件有源区域的局部剖面结构示意图。

图2G为本实用新型一个实施例中半导体器件的制作方法的步骤7所得到的器件有源区域的局部剖面结构示意图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

如图1所示，本实用新型的一个实施例提供的一种半导体器件100，包括：半导体基板110、介质层120、源极140、漏极150、第一栅极160a和第二栅极160b。

其中，介质层120例如设置于半导体基板110上；源极140、漏极150、第一栅极160a和第二栅极160b例如相互间隔设置于介质层120上。举例来说，本实施例的半导体器件100例如包括基于氮化镓的双栅结构高电子迁移率晶体管(HEMT)，且所述基于氮化镓的双栅结构高电子迁移率晶体管(HEMT)具有源极140、漏极150、第一栅极160a和第二栅极160b。

其中，第一栅极160a和第二栅极160b例如位于源极140和漏极150之间，源极140、漏极150、第一栅极160a和第二栅极160b分别贯穿介质层120、且伸入半导体基板110内部以与半导体基板110形成肖特基接触。

具体地，半导体基板110例如包括：半导体衬底111例如硅衬底，以及设置于半导体衬底111表面的缓冲层113例如氮化镓缓冲层和设置于缓冲层113表面的势垒层115例如氮化镓铝层。

半导体衬底111例如为P(111)型硅衬底。

缓冲层113的厚度例如大于3微米。

缓冲层113和势垒层115之间例如可形成二维电子气沟道(2DEG)117。

源极140、漏极150、第一栅极160a和第二栅极160b例如均伸入势垒层115内部以与势垒层115形成肖特基接触。但源极140、漏极150、第一栅极160a和第二栅极160b均未贯穿势垒层115。

具体地，源极140和漏极150例如由欧姆接触金属组成，第一栅极160a和第二栅极160b例如由从下至上依次设置的栅极金属和所述欧姆接触金属组成。其中，所述栅极金属的材质为氮化钛(TiN)，也即栅极金属为氮化钛层；第一栅极160a和第二栅极160b所包括的所述栅极金属的厚度例如为200纳米，所述欧姆接触金属从下至上例如依次包括：第一钛金属层、铝金属层、第二钛金属层和氮化钛层。其中，所述第一钛金属层和所述第二钛金属层的成分为钛(Ti)，所述铝金属层的成分为铝(Al)，所述氮化钛层的成分为氮化钛(TiN)。

介质层120的材质例如为氮化硅(Si3N4)。在此值得一提的是，介质层120的材质例如还可以是其他已知适用于作为半导体器件100的介质层120的材料，例如氧化硅、氧化铪等high-k(高介电)材料。

第一栅极160a的底部的宽度L1例如小于第二栅极160b的底部的宽度L2。

进一步地，第一栅极160a的底部的宽度L1例如为第二栅极160b的底部的宽度L2的一半。当然，L1与L2的比值例如还可以是其他合适的数值。

第一栅极160a例如邻近源极140设置，第二栅极160b例如邻近漏极150设置。也即，第一栅极160a设置在源极140和第二栅极160b之间，第二栅极160b例如设置在漏极150和第一栅极160a之间。

另外，本实用新型实施例还提供上述半导体器件100的制作方法。如图2A至2G所示，为半导体器件100的制作方法的各个步骤中所得到的器件有源区域的局部结构剖面示意图。具体地，所述半导体器件100的制作方法主要包括：

步骤1：如图2A所示，在半导体基板110上形成介质层120。具体地，对半导体基板110进行清洗后，可例如使用LPCVD(Low Pressure Chemical Vapor Deposition，低压化学气相沉积)沉积一层介质层120(例如为Si3N4，氮化硅)，用来钝化半导体基板110表面，消除其表面态，以提高最终形成的半导体器件100的可靠性。

步骤2：如图2B所示，蚀刻介质层120和势垒层115以形成第一栅极接触孔GH1和第二栅极接触孔GH2。具体地，光刻定义第一栅极接触孔GH1对应的栅极接触孔区域GHZ1和第二栅极接触孔GH2对应的栅极接触孔区域GHZ2，然后例如采用氟化硫(SF6)和氯气(Cl2)为气体源的ICP(Inductively Coupled Plasma，等离子体电感耦合)刻蚀方法刻蚀掉在步骤1中形成的位于第一栅极接触孔区域GHZ1和第二栅极接触孔区域GHZ2的全部的介质层120和部分厚度的势垒层115，以形成第一栅极接触孔GH1和第二栅极接触孔GH2。其中，光刻的程序包括了涂胶、曝光和显影。其中，第一栅极接触孔GH1和第二栅极接触孔GH2均贯穿介质层120、并伸入势垒层115。

步骤3：如图2C所示，在介质层120上形成栅极金属层130、并使栅极金属层140延伸至第一栅极接触孔GH1内和第二栅极接触孔GH2内以覆盖第一栅极接触孔GH1的底部和第二栅极接触孔GH2的底部。具体地，在介质层120上沉积一层栅极金属，例如氮化钛(TiN)，以形成半导体器件100的栅极金属层130。

步骤4：如图2D所示，蚀刻栅极金属层130以去除位于第一栅极区域GZ1和第二栅极区域GZ2以外的栅极金属层130，其中，第一栅极接触孔GH1和第二栅极接触孔GH2例如分别位于第一栅极区域GZ1和第二栅极区域GZ2。

步骤5：如图2E所示，蚀刻介质层120和势垒层115以形成源极接触孔SH和漏极接触孔DH。具体地，光刻定义源极接触孔区域SHZ和漏极接触孔区域DHZ后，采用氟化硫为气体源的ICP刻蚀方法刻蚀掉位于源极接触孔区域SHZ和位于漏极接触孔区域DHZ下的全部的介质层120和部分厚度的势垒层115以形成源极接触孔SH和漏极接触孔DH。其中，源极接触孔SH和漏极接触孔DH均贯穿介质层120、并伸入势垒层115。

步骤6：如图2F所示，在栅极金属层130和介质层120上形成欧姆接触金属层170、并使欧姆接触金属层170填充至源极接触孔SH、漏极接触孔DH、第一栅极接触孔GH1和第二栅极接触孔GH2。具体地，在步骤5所得到的器件的表面上裸露出来的栅极金属层130和介质层120上PVD(Physical Vapor Deposition，物理气相沉积)沉积一层欧姆接触金属以形成欧姆接触金属层170。

步骤7：如图2G所示，蚀刻欧姆接触金属层170以去除位于源极区域SZ、漏极区域DZ、第一栅极区域GZ1和第二栅极区域GZ2以外的欧姆接触金属层170，从而形成对应源极接触孔SH的源极140、对应漏极接触孔DH的漏极150、对应第一栅极接触孔GH1的第一栅极160a和对应第二栅极接触孔GH2的第二栅极160b，其中，源极接触孔SH和漏极接触孔DH分别位于源极区域SZ和漏极区域DZ。具体地，首先通过光刻定义源极区域SZ、漏极区域DZ和第一栅极区域GZ1和第二栅极区域GZ2；之后刻蚀掉步骤6中沉积的位于源极区域SZ、漏极区域DZ、第一栅极区域GZ1和第二栅极区域GZ2区域之外的欧姆接触金属层170，最终得到源极140(包括位于源极区域SZ的欧姆接触金属层170)、漏极150(包括位于漏极区域DZ的欧姆接触金属层170)、第一栅极160a(包括位于第一栅极区域GZ1的欧姆接触金属层170和栅极金属层130)和第二栅极160b(包括位于第二栅极区域GZ2的欧姆接触金属层170和栅极金属层130)。可知，在本实用新型实施例中，最终得到的第一栅极160a的底部的宽度L1等于第一栅极接触孔的宽度，第二栅极160b的底部的宽度L2等于第二栅极接触孔的宽度。

其中，所述欧姆接触金属从下至上例如依次包括：第一钛金属层、铝金属层、第二钛金属层和氮化钛层。其中，所述第一钛金属层和所述第二钛金属层的成分为钛(Ti)，所述铝金属层的成分为铝(Al)，所述氮化钛层的成分为氮化钛(TiN)，在沉积所述欧姆接触金属时，依次沉积第一钛金属层、铝金属层、第二钛金属层和氮化钛层，且所述第一钛金属层、所述铝金属层、所述第二钛金属层和所述氮化钛层的沉积厚度例如分别为200埃、1200埃、200埃和200埃。

所述欧姆接触金属的沉积可例如采用磁控溅射的方式，为使欧姆接触良好，需要使各个接触孔也即第一栅极接触孔GH1、第二栅极接触孔GH2、源极接触孔SH和漏极接触孔DH清洁少杂质，因此，步骤7例如还可以包括除杂步骤，具体地，例如在沉积所述欧姆接触金属前用氢氟酸(HF)清洗各个接触孔，沉积所述欧姆接触金属后要在氮气(N2)环境下进行850℃、45s的快速退火(RTS)。

进一步地，在步骤1之前，例如还包括步骤：形成半导体基板110。具体地，在半导体衬底111上依次沉积缓冲层113例如氮化镓缓冲层和势垒层115例如氮化镓铝层，缓冲层113和势垒层115之间可形成二维电子气沟道117，最终形成半导体基板110。氮化镓是第三代宽禁带半导体材料，具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀和抗辐射性能等特性、并且在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，从而是研究短波光电子器件和高压高频率大功率器件的最佳材料；其中，大禁带宽度为3.4电子伏特，高电子饱和速率为2e7厘米每秒，高击穿电场为1e10～-3e10伏特每厘米。

经过上述过程，一个完整的半导体器件100制作完成。然不限于此，在其他实施例中，亦可变更或增加其他步骤，以完成半导体器件100。

综上所述，本实用新型实施例通过对半导体器件的结构重新设计，将双栅极架构应用于增强/耗尽模式AlGaN/GaN HEMT设计，可以提高栅极控制能力，减少栅极漏电和关态漏电，实现高质量的肖特基接触和低的漏极泄漏电流，改善栅极引起的漏极泄漏效应，能够有效改善良好亚阈值特性与AlGaN势垒厚度的均匀性，使栅极下方的阻挡层变薄以实现增强操作，增加栅极泄漏并降低击穿电压。半导体器件100可应用于电力电子元件、滤波器、无线电通信元件等技术领域中，具有良好的应用前景。

最后应说明的是：以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围。