用堆叠集成电路芯片平面阵列的方式来制作单片电子组件的方法

专利名称：用堆叠集成电路芯片平面阵列的方式来制作单片电子组件的方法
技术领域：
本发明一般涉及到可使给定体积中所含电路元件数目最优化的高密度电子封装。更确切地说，本发明涉及到一种用堆叠集成电路芯片阵列的方法来制作单片电子组件的技术。得到的电子组件可用作单一的高密度电子组件，也可再分成多个电子组件。
由于集成电路技术的发展，计算机和计算机存储器件已由含有多个集成电路的半导体材料片子所构成。在片子制成后，一般用将片子切割成单个的芯片的方法来将电路彼此分隔开来。然后，分立的芯片被安装到各种类型的载体、用引线互连起来、并且封装起来。这种“二维”芯片封装不能使可能制造在给定空间内的电路数目最优化，而且当信号在芯片间行进时还引入不可取的信号延迟、电容以及电感。近来，作为一种重要的封装方法，已出现了单个芯片的三维堆叠。典型的多芯片电子组件由沿单一行或列的方向粘合固定在一起形成一个单片结构的多个分立的集成电路芯片所组成。通常直接在组件的一个(或多个)侧表面上提供金属化图形，用来作芯片互连和把芯片电连接到组件的外部电路。金属化图形可包括各分立接触和总线接触。
由堆叠分立集成电路芯片构成电子组件的大规模生产受与其相关的高生产成本的限制。在制作单片电子组件中，切割、堆叠以及采用金属化的各个步骤都是相当复杂而昂贵的工艺步骤。而且，电路集成的总体水平和电子组件的密度必须被限制为延伸于行或列的一个方向的单一集成电路的堆叠。
简言之，本发明在第一种情况下包含一个制作电子组件的新颖工艺。此工艺包括提供多个平面阵列，每一平面阵列包含多个集成电路(IC)芯片。平面阵列是一个单一的其上排列有多个IC芯片并组成网状(阵列)的基本平面的衬底。然后将各平面阵列堆叠以形成电子组件。作为一种提高，各平面阵列可对准，使平面阵列的边缘表面至少部分地确定电子组件的一个侧面。作为一种进一步提高，金属化图形可沉积在电子组件基本平面的侧表面上，并用来至少部分地与平面阵列电互连。
在另一种情况下，本发明包括一种含有多个堆叠平面阵列的电子组件，每一平面阵列带有多个IC芯片。作为一种改进，每一平面阵列有一个边缘表面，而且这些边缘表面至少部分地确定电子组件的一个侧表面。金属化图形沉积在组件的侧表面上，至少部分地与平面阵列电连接。在一种进一步的改进中，每一平面阵列有一个伸向边缘表面的传送金属。这些传送金属至少部分地与金属化图形电连接。
在本发明的又一种情况下，公开了一种形成用于电子组件(具有多个平面阵列)的平面阵列的方法。提供了一种带有多个IC芯片的片子。然后切割此片子以形成至少二个平面阵列，每个平面阵列带有多个IC芯片。作为一种改进，在切割片子之前，可确定一种切割图形，根据切割图形来进行切割。可以对切割图形进行最优化以便从片子得到最大的平面阵列产量。
本发明与现有技术相比有很多优点。借助于从IC芯片平面阵列来制作电子组件，比起传统的单一芯片堆叠技术来说，可达到更高的集成度。
由多集成电路芯片的平面阵列来制作电子组件，比之基于单一芯片的方法，可得到更大的电子组件。这些更大的组件在处理、加工、封装和密度方面具有优越的特征。这样，相关的工艺更简单且便宜。而且，由于片子被切割成多集成电路芯片的平面阵列，降低了片子切割量，从而简化了总的片子加工。
在本发明的实施例中(其中制造了电子组件并接着分成为更小的电子组件)，分享公共的切割、堆叠和互连(侧表面金属化)工序而制造了更小的电子组件。同单独制造相反，这就降低了同得到的更小的电子组件相关的总体制造复杂性和成本。
在本说明书的结论部分中具体指出了本发明的要点并提出了明确的权利要求。然而，参照下列结合附图的详细描述，可以最好地了解本发明的组织和实践方法及其其它的目的和优点。在这些附图中

图1是含有多个集成电路芯片的片子的俯视图；图2是由切割图1片子所形成的集成电路芯片阵列的俯视图；图3是由堆叠多个图2集成电路芯片阵列而形成的本发明电子组件的透视图；图4-5是根据本发明具有侧表面金属化的电子组件的透视图；以及图6是本发明制作电子组件的最佳方法的流程图。
此处提出了制作电子组件的一些最佳实施例。图1是由用来形成IC芯片平面阵列的多集成电路(IC)芯片13所构成的片子11的俯视图。IC芯片的平面阵列是含有多个组织成网状(阵列)的IC芯片的一个单一的大体平整的衬底。这些平面阵列然后被用来形成本发明的电子组件。集成电路芯片所完成的典型功能可包括例如存储、连接、处理或控制功能。每一芯片可包括本技术领域所知的半导体芯片上实现的任一功能。片子的制造采用本技术领域熟知的常规技术来进行。
根据本发明，首先对片子进行测试以确定多个集成电路芯片中哪些具有功能。因为有些芯片可能出现缺陷，不希望它们混入本发明的最终电子组件中，故此步骤是必需的。在这方面，产生了表明片子中有功能和无功能芯片的“功能图”(functional map)。然后利用此图同有关所需IC芯片平面阵列维数(例如见图2的1×4阵列)的信息一起，产生指明片子应如何切成分立的IC芯片平面阵列的“切割图形”(dicing pattern)。
可采用各种手动的或计算机控制的方法来确定切割图形。作为一个工艺特例，如果需要1×4的(一个芯片乘四个芯片)平面阵列，四个有功能的芯片的邻接线性组合是完全相同的。然后将各组合定为切割图形的零件。通常应注意片子中的各个阵列应取相同的方向。亦即，片子上不能有二个沿相互垂直方向定位的阵列。为了简化后面将传送冶金层加至片子的工艺步骤，这是必须的。
作为一种改进，一种优化算法(即聚类算法-clusteringalgorithm)可用于重组切割图形以便优化从片子得到阵列(例如1×4)的总产量。例如，此算法可自动计算片子上平面阵列的最佳取向。
以下继续描述最佳实施例。“切割图形”一经确定，就把各阵列置于片子上，可用常规技术在片子上沉积恰当的传送冶金层(亦即“传送金属”-transfer maetals)(15)。传送金属提供各芯片表面上输入/输出焊点(未示出)至芯片边缘的电连接。传送冶金图形结合切割图形来设计，使传送金属伸向的芯片边缘对应于含有芯片的平面阵列的一个边缘。最终就提供了从得到的电子组件(由分立堆叠平面阵列的边缘表面确定)的侧面到组件中各芯片的电连接。
然后可根据已建立的切割图形沿切口17切割片子以便形成IC芯片的平面阵列(切口是片子中各芯片之间的间距)。作为一个特例，如图2所示，借助于将片子(11)切割成1×4的IC芯片平面阵列，已形成了IC芯片的线阵列23。因为阵列是由一个单一片子形成的，故含有一片单一的大体平整的带有四个形成于其上的IC芯片的衬底(例如硅)。各IC芯片包括伸向一个芯片边缘表面(因此也伸向阵列边缘)用来连接到外部电路的传送金属15。
接下去，如图3所示在本发明最佳实施例中，将多个集成电路芯片平面阵列堆叠起来以形成电子组件31(不带侧表面金属化)。堆叠工序可用类似于形成“单一芯片”基电子组件的方法来执行。IC芯片平面阵列通常有其有源电路层，有源电路层由含有适当传送金属的绝缘物(未绘出)来保护。在绝缘物的表面上加粘合剂(未示出)并用来将一个集成电路芯片阵列连接到下一阵列的背面。各阵列就这样固定到相邻的阵列从而形成一个单片电子组件。
在“堆叠”工序中，各阵列要对准，使得到的电子组件的形状大致为一长方体。这导致电子组件相邻阵列中IC芯片(13)的列向对准。而且获得了阵列边缘表面的对准。因此，由多个边缘表面确定了电子组件大体平整的侧表面。
在本发明的一个进一步工艺步骤中，对组件大体平整的侧表面进行腐蚀和抛光以暴露传送金属(15)的各个端点。这些传送金属可用来互连各个阵列与/或将组件连接到外部电路。
图4和5描述了本发明的实施例，其中已形成了侧表面金属化33以互连包含在组件中的各个芯片并使组件的外部电连接变得更为方便。在图4中，由相邻层中对准的IC芯片组成的各分立“芯片列”被当作分离的电子组件。如所示，在各“芯片列”上，侧表面金属化含有相同的互连图形。这使得电子组件若沿芯片间的切口分开的话就可形成多个带有相关侧表面金属化的“芯片列”电子组件。各“芯片列”组件由公共的切割、堆叠和金属化工序来制作，从而降低总的成本，这是有益处的。
作为一种改进，图4的电子组件可分成其它各种维数更小的电子组件。例如，一个1×4的组件可分成一个1×1和一个1×3的组件，而不像上述那样分成四个“芯片列”(1×1)组件。也可以分成二个1×2的组件。所用的侧面金属化图形可以剪裁成适合于形成的较小的组件。例如，若从一个1×4组件要形成二个1×2组件，各个1×2组件可完全相同并各自由用于1×4组件的侧面金属化图形来互连。
在图5所示本发明实施例中，沉积了一种侧表面金属化，将整个阵列“堆叠”作为一个单一的甚高密度的单片电子组件进行互连。如上所述，没有“芯片列”的区别。组件中任一IC芯片的信号都可以互连到其它任一IC芯片的信号。这在电子组件的整体组成和密度方面提供了有利的优点。
在本发明的一个替代的实施例中，切割图形可有目的地设计成在阵列中包括非工作芯片。包括非工作芯片是为了优化从给定片子得到的阵列产量。此时，片子的功能图被用来确定各阵列(从片子切割的)中有功能/无功能芯片。然后在电互连阵列中芯片的时候使用这些信息以便在功能上将非工作芯片从得到的电子组件排除。
具体地说，必须保证功能上将非工作芯片从包封的电子组件中清除掉。因此，侧表面金属化图形可被裁剪以便从非工作芯片引出信号。而且，如果多余的芯片包括在组件中，则侧表面金属化图形可用多余者在电气上(及功能上)代替非工作芯片。这样，借助于在阵列中包括非工作芯片并在组件层面电气上替代(或排除)非工作芯片，在制作平面阵列时片子就可更充分地被利用。此技术避开了对切割图形的限制，从而避免在阵列中包括失效芯片以及降低从片子获得的阵列总产量。
在本发明的一个可替代实施例中，集成电路芯片阵列的其它维数是可能的(未示出)。例如，阵列可以是二个芯片宽和四个芯片长(2×4)，或者一个芯片宽和8个芯片长(1×8)。实质上，阵列维数的任何组合都是可能的。
在本发明的又一实施例中(未示出)，金属化可沉积在电子组件的额外的侧面(或端面)上。这些金属化图形的每一种都允许在电子组件各芯片之间进行更复杂的互连。然而为制作这种金属化所需的额外工艺步骤会增加成本。特别是，若采用额外的(例如第二)侧面金属化，因为必须连接到二个阵列边缘(相应于二个侧表面)以及组成阵列的各芯片表面上的I/O焊点，各阵列上的传送冶金图形变得更为复杂。尽管如此，带有额外互连而形成的组件更为复杂、更为有用，而且同外部电路连接更为简单。
在本发明的一个可替代实施例中，组件中各平面阵列的维数可以不同。例如，在一个主要包括1×4阵列的组件中，端部阵列可以是一个1×3阵列。作为另一个例子，“堆叠”的一半可包含2×8阵列而另一半为1×8阵列。这就获得了有用组件范围的额外变化。
概括一下，图6的流程图描述了一种制作本发明电子组件的最佳方法。此法以获得含有多个IC芯片的片子(61)开始。然后对片子上的芯片进行测试并产生“功能图”(63)。之后，切割片子以形成IC芯片的平面阵列，但在执行切割之前必须确定切割图形。基于阵列的维数和功能图来建立切割图形。若希望优化从片子可获得的阵列总数(65)，则必须用手工或计算机驱动工序来确定最优的切割图形(67)。否则，在片子上找出适当维数的IC芯片功能阵列就可容易地确定切割图形(69)。
在实际切割之前，将传送冶金层加于片子(71)上的各个IC芯片，但此传送冶金层要剪裁成适合于所确定的切割图形。传送冶金层一般伸向对应于阵列一个边缘的各芯片的一个边缘。然而，沿多个方向伸向多个阵列边缘的传送冶金层也可以提供以使额外的互连变得容易。在加以传送冶金之后，片子就可切割成IC芯片的平面阵列(73)。这就形成了多个平面阵列，每个含有多个IC芯片。
此时可用堆叠平面阵列(75)的方法来装配电子组件。各阵列的大体平整的表面被粘固到相邻阵列的大体平整的主表面。这样，每个阵列都大体平行于下一个，从而形成一个大体长方体形状的电子组件。
接下去，对传送金属伸向的电子组件侧表面进行抛光(77)，暴露出传送金属的端点。然后将金属化图形加于(79)侧表面并电连接到传送金属。此金属化图形提供了电子组件平面阵列各IC芯片之间的互连。作为一种可选工艺步骤，电子组件可进一步分成较小的电子组件(81)。若再要求分割，则沿芯片之间的切口区将组件分成更小的组件(83)。
虽然此处已根据某些最佳实施例对本发明进行了详细的描述，但本技术领域熟练人员可在其中做出许多的修改和改变。因此，所附的权利要求是用来覆盖所有落在本发明的实际构思和范围之内的这类修改和改变。
权利要求
1.一种制作电子组件的方法，它包含下列步骤(a)提供多个平面阵列，上述多个平面阵列的每一个平面阵列具有多个集成电路(IC)芯片；以及(b)堆叠上述多个平面阵列以形成一个电子组件。
2.权利要求1的方法，其特征是每个平面阵列有一个第一维和一个第二维，上述第二维垂直于上述第一维，而且上述提供的步骤(a)还包括这样地提供各平面阵列，使每个平面阵列沿上述第一维延伸一个等于至少一个芯片长度的距离，而且每个平面阵列沿上述第二维延伸一个等于至少二个芯片长度的距离。
3.权利要求2的方法，其特征是上述方法包括将电子组件这样地分割为至少二个较小的电子组件的步骤，从而减少了沿上述第一维延伸至少一个芯片长度的上述多个平面阵列的至少一个平面阵列，以及沿上述第二维延伸至少二个芯片长度的上述多个平面阵列的每一个平面阵列步骤。
4.权利要求1的方法，其特征是每个平面阵列具有一个边缘表面，而且上述堆叠步骤(b)包括使上述多个平面阵列对准，从而使上述平面阵列的上述边缘表面至少部分地确定上述电子组件的一个侧表面的步骤。
5.权利要求4的方法，其特征是上述提供的步骤(a)包括提供上述多个平面阵列，使每个平面阵列有一个伸向上述边缘表面的传送金属，上述传送金属用来使上述电子组件的上述侧表面的各平面阵列进行电连接变得更容易。
6.按权利要求4的方法，其特征是上述方法包括在电子组件的上述侧表面上沉积金属化图形以便至少部分地电互连上述多个平面阵列的步骤。
7.按权利要求6的方法，其特征是上述堆叠步骤(b)包括对准包含上述多个IC芯片的上述多个平面阵列，使各平面阵列的每个IC芯片同电子组件中相邻平面阵列的一个IC芯片对准。
8.按权利要求7的方法，其特征是第一平面阵列的第一IC芯片同上述电子组件中第二平面阵列中一个第二IC芯片列向对准，上述第一IC芯片和上述第二IC芯片形成一个IC芯片列，而且上述沉积金属化图形的步骤包含沉积一个各自互连上述IC芯片列的上述第一IC芯片和上述第二IC芯片的金属化图形。
9.按权利要求1的方法，其特征是上述提供的步骤(a)包括将片子切割成上述多个平面阵列的至少二个平面阵列。
10.按权利要求9的方法，其特征是上述切割步骤包括确定一个用来使从上述片子得到上述平面阵列的产量最大的最优切割图形。
11.按权利要求1的方法，其特征是上述提供的步骤(a)包含提供一个具有第一IC芯片数量的上述多个平面阵列的第一平面阵列，以及提供一个具有第二IC芯片数量的上述多个平面阵列的第二平面阵列，而且上述第一IC芯片数量同上述第二IC芯片数量是不同的。
12.一种电子组件，它包含多个平面阵列，每个平面阵列有多个集成电路(IC)芯片，上述多个平面阵列被堆叠起来以形成一个电子组件。
13.按权利要求12的电子组件，其特征是上述多个平面阵列的每一个平面阵列还包含一个第一IC芯片和一个第二IC芯片，而且每个平面阵列有一个排列在上述第一IC芯片和上述第二IC芯片之间用来使分离上述第一IC芯片和上述第二IC芯片变得更容易的切口。
14.按权利要求12的电子组件，其特征是每个平面阵列有一个第一维和一个第二维，上述第二维垂直于上述第一维，而且每个平面阵列沿上述第一维延伸至少一个芯片长度而每个平面阵列沿上述第二维延伸至少二个芯片长度。
15.按权利要求12的电子组件，其特征是每个平面阵列有一个边缘表面，上述边缘表面至少部分地确定上述电子组件的一个上述侧表面，而且上述电子组件包括一个沉积在上述侧表面上用来至少部分地电互连上述多个平面阵列的金属化图形。
16.按权利要求15的电子组件，其特征是每个平面阵列还包含多个伸向其上述边缘表面的传送金属，而且上述多个传送金属至少部分地电连接于上述金属化图形。
17.按权利要求15的电子组件，其特征是上述多个平面阵列这样地对准，使每个平面阵列的上述多个IC芯片的每一个IC芯片同电子组件中一个相邻平面阵列的上述多个IC芯片的一个IC芯片对准。
18.按权利要求17的电子组件，其特征是上述电子组件包含一个上述多个平面阵列的第一平面阵列中的第一IC芯片和一个上述多个平面阵列的第二平面阵列中的第二IC芯片，而且上述第一IC芯片和上述第二IC芯片被列向对准以形成一个IC芯片列，上述金属化图形各自互连上述IC芯片列的上述第一IC芯片和上述第二IC芯片。
19.按权利要求12的电子组件，其特征是上述多个平面阵列的一个第一平面阵列有一个第一IC芯片数量，并且上述多个平面阵列的一个第二平面阵列有一个第二IC芯片数量，而且上述第一IC芯片数量不同于上述第二IC芯片数量。
20.一种用来形成用于包含多个平面阵列的电子组件的平面阵列的方法，它包含下列步骤(a)提供一个带有多个集成电路(IC)芯片的片子；以及(b)切割上述片子以形成至少二个平面阵列，上述至少二个平面阵列的每一个平面阵列包含多个IC芯片。
21.按权利要求20的方法，其特征是上述切割之前，上述方法包括确定切割图形的步骤，而且上述切割步骤(b)是根据上述切割图形来执行的。
22.权利要求21的方法，其特征是上述确定步骤包括优化上述切割图形以提供从上述片子获得上述平面阵列的基本上最大的产量。
23.权利要求21的方法，其特征是上述确定步骤之前，上述方法包括测试上述片子的上述多个IC芯片的每一个IC芯片以便确定其功能度，而且上述确定步骤至少部分地基于上述测试。
24.按权利要求23的方法，其特征是上述切割步骤包含在切割上述片子以形成上述至少二个平面阵列的过程中采用上述测试步骤的结果，而且上述至少二个平面阵列的每个平面阵列中的上述多个IC芯片的每一个IC芯片都是有功能的IC芯片。
全文摘要
含有多个堆叠的集成电路芯片平面延伸阵列的单片电子组件的一种制造方法和得到的电子组件。此制造方法包括将集成电路芯片的片子切割成多个集成电路芯片的阵列。然后将各集成电路芯片阵列堆叠以形成电子组件。金属化图形可沉积在电子组件大体平整的表面上，并用来对包含在其中的各种集成电路芯片阵列进行互连。提出了制造方法和得到的多芯片封装的具体细节。
文档编号H01L25/00GK1143263SQ9510817
公开日1997年2月19日 申请日期1995年7月7日 优先权日1994年8月22日
发明者M·A·C·科克里尔, J·G·马尔塔贝斯, L·J·欧康纳, S·H·沃尔德曼 申请人:国际商业机器公司