专利名称：半导体金属化系统和方法
技术领域：
本发明一般说来涉及半导体金属化系统和方法，更详细地说，涉及减小了导体间电容量的金属化系统。
如本专业中所知道的，可以把形成电导体(即，导电的金属线)的当前方法分类成以下方法反应离子蚀刻(RIE)法；以及双镶嵌(Damascene)法。就RIE法来说，在半导体基片12上形成介质层10，如
图1A中所示。利用光致抗蚀剂掩模16，蚀刻穿过介质层10的选择的区域的通孔14，如图1B中所示。去除掩模16，如图1C中所示。在蚀刻后的介质层12的表面上并且穿过蚀刻的通孔14淀积金属化层18，如图1D中所示。然后，如图1E中所示，把第二光致抗蚀剂层20做成图案，以便暴露出金属化层18的一些部分，后者分隔金属化层18中构成图案的各导体。然后，采用RIE工艺去除金属化层18中暴露的部分，从而形成以介电的方式隔离的导体22，如图1F中所示。
就双镶嵌法来说，再次在半导体基片12上形成介质层10，如图2A中所示。利用光致抗蚀剂掩模16，蚀刻穿过介质层10的选择的区域的通孔14，如图2B中所示。去除掩模16，如图2C中所示。在介质层10上形成第二光致抗蚀剂层16’，并且把后者做成图案，以便暴露出围绕通孔14的周边淀积的介质层10的表面部分，如图2D中所示。对介质层10的暴露的表面部分进行蚀刻，以便在介质层10中围绕通孔14的上部分形成凹槽14’，如图2E中所示。在蚀刻后的介质层10的表面淀积金属化层18，该金属化层的一部分穿过通孔14，该金属化层的另一部分配置在凹槽14’中，而该金属化层18的又一部分配置在介质层10的表面，如图2F中所示。利用例如化学机械抛光法(CMP)去除金属化层18的淀积在介质层10的上表面的部分，由此形成以介电的方式隔离的导体，如图2G中所示。应当指出，导体22’的上表面是暴露的，用于连接到可能在金属化层18上形成的其它器件或者其它金属化层(未示出)。
就这两种方法来说，相邻导体22，22’之间的电容量与这相邻导体之间的距离d成反比。因此，器件密度的增加将相应地减小距离d，并且增加相邻导体之间的电容量。电容量的这种增加导致经过导体22、22’的信号的延迟。
根据本发明，提供形成金属化系统的方法。该方法包括提供基片。在该基片的表面上形成介质层。形成进入表面和介质层中穿过该介质层的多个通孔。在介质层的表面形成凹槽，这种凹槽结尾于穿过介质层的多个通孔的一部分。在介质层的表面上淀积金属化层，该金属化层的一部分穿过通孔，该金属化层的另一部分配置在凹槽中，而该金属化层的又一部分配置在介质层10的表面。把金属化层做成多个导体的图案，导体的一部分配置在介质层的一个平面上，而导体的另一部分配置在凹槽中。
借助这种方法，利用仅仅一个形成穿过介质层的通孔的掩模蚀刻步骤以及仅仅一个淀积提供两个平面的导体的金属化层的金属化层淀积步骤，就在不同的平面上形成电导体。
根据本发明的另一个特征，提供用于集成电路的金属化系统。该系统包括具有配置在其上的介质层的基片。形成多个电导体，所述导体的一部分配置在介质层的一个平面上，而所述导体的另一部分凹进介质层的表面部分。
根据本发明的另一个特征，首先提到的平面上的导体之一与凹进介质层表面的一部分的导体之一邻接。
根据本发明的另一个特征，所述多个导体中的每一个的一部分穿透所述介质层。
根据本发明的再一个特征，所述多个导体是相互平行的。
根据本发明的再一个特征，所述多个导体的首先提到的部分的下表面部分配置在介质层的上表面，而凹进介质层的一部分表面中的所述导体的上表面部分沿着介质层的上表面配置。
当结合附图阅读以下的详细描述时，将更容易明白本发明的其它特征以及本发明本身。
图1A-1F是根据先有技术的半导体金属化系统的示意的横截面图；图2A-2G是根据先有技术的半导体金属化系统的示意的横截面图；图3A-3H是根据本发明的半导体金属化系统的示意的横截面图；以及图4是图3H的示意图的一部分的图解表示。
现在参考图3A，图中提供其中已经形成未示出的多个有源元件的基片12，例如半导体基片。在基片12的表面上形成介质层10。利用图3B中所示的蚀刻掩模16和任何传统的光刻技术，形成穿过介质层10的多个通孔14，如图3C中所示。孔14是这样蚀刻的，它穿过介质层10直至基片12。在所述结构上形成第二掩模16”，如图3D中所示。应当指出，掩模16”类似于图2D中的掩模16’。但是，这里，掩模16”中的开口对准隔一个相邻的孔14。在介质层10的上表面由掩模16”中的开口暴露的上部分中形成凹槽14’，如图3E中所示。凹槽14’结尾于穿过介质层10的多个通孔14’的上部分。在介质层10的上表面淀积金属化层18，如图3F中所示。金属化层18的一部分穿过通孔14，金属化层18的另一部分配置在凹槽14’中，而金属化层18的又一部分配置在介质层10的上表面，如图3F中所示。用掩模16将金属化层18掩蔽，如图3G中所示。利用RIE工艺、借助掩模16，将金属化层18做成导体22、22’的图案，以便产生图3H中所示的结构。导体的一部分22配置在介质层10的一个平面，而导体的另一部分22’配置在凹槽14中，如图3H中所示。
更具体地说，参考图3A，在半导体基片12上形成的介质层10是二氧化硅，显然，也可以使用其它介质材料。利用做成图案的光致抗蚀剂掩模，蚀刻穿过介质层10的通孔16，如图3B中所示。按照将形成的各导体之间隔离所需要的间距蚀刻各通孔。在介质层10上形成第二光致抗蚀剂层16”，并且将第二光致抗蚀剂层16”做成图案，以便暴露出介质层10的配置在通孔14周围的表面部分，如图3D中所示。应当指出，在掩模16”中，在各通孔14中交错的通孔上形成开口。对介质层10的暴露的表面部分进行蚀刻，以便在所述通孔周围的介质层10中形成凹槽14’，如图3D中所示。应当指出，仅仅在各通孔14中交错的通孔的上部分中形成凹槽14’。
在蚀刻后的介质层10的表面上淀积金属化层18(图3F)，金属化层18的一部分穿过通孔14，金属化层18的另一部分配置在凹槽14’中，而金属化层18的又一部分配置在介质层10的表面上，如图3G中所示。如图3G中所示，在金属化层18上配置第二光致抗蚀剂层16。应当指出，仅仅在凹槽14’上方的掩模16中配置开口，同时，在没有凹槽14’的通孔14上配置该掩模16。掩模16用作蚀刻掩模，以便将金属化层18做成图案，如图3H中所示。这样，金属化层18(图3G)被做成电导体22、22’的图案。更详细地说，利用RIE工艺去除金属化层18的暴露部分，由此形成以介电的方式隔离的导体22、22’，如图3F中所示。
这样，如图3H中所示，提供了用于集成电路的金属化系统，其中，半导体基片12具有配置在其上的介质层10。提供多个导体22、22’，所述导体的一部分，即，部分22配置在介质层的一个平面上，在本实施例中是介质层10的上表面，而导体的另一部分22’凹进介质层10的表面部分。导体22与凹进介质层10的表面部分的导体22’相邻。多个导体22、22’中的每一个具有穿过介质层10的部分30。多个导体22、22’在垂直于纸平面的方向上彼此平行地延伸。多个导体22的下表面部分32配备在介质层10的上表面33，而凹进介质层10的表面的一部分中的导体22’的上表面部分34沿着介质层10的上表面33配置。这样，与以上联系图2G所描述的沿着相邻的导体22、22’的例壁的距离d相比，相邻导体22、22’之间的距离增加了。例如，参考图2，应当指出，距离d是相邻导体22、22’之间的间距，但是，隔开相邻导体22、22’的载流部分的实际距离d’大于间距d。此外，在同一平面上的相邻导体(例如，各导体22、各导体22’各自)之间的距离d”大于间距d。
应当指出，上述工艺可以用于许多不同的导电材料、这样的参杂的非晶或多晶硅、或者包含以下各种金属之一或其组合的金属例如，钛，氮化钛，氮化钨，铝，钴，钽，氮化钽，铜，银，金，铂，铷，氧化铷，铱，氧化铱。此外，例如，可以通过采用以下工艺对金属层进行蚀刻来将这种金属层做成图案反应离子蚀刻，离子碾磨，各向异性干式蚀刻，或者所述间距比较大时的湿式蚀刻。所述导体例如可以用于DRAM单元中的字线，位线，地址线和控制时钟线，以及用于例如大多数半导体器件中的数据总线和输入/输出线路。
应当指出，上面联系图3A-3H所描述的工艺可以用于提供第二层导体。
在后附的权利要求书的精神和范围内有其它实施例。例如，虽然上述基片是半导体基片，但是，所述基片可以是金属化层。
权利要求
1.一种用于集成电路的金属化系统，该系统包括基片；配置在所述基片上的介质层；多个电导体，所述导体的一部分配置在所述介质层的一个平面上，而所述导体的另一部分凹进所述介质层的表面部分。
2.权利要求1中所述的金属化系统，其特征在于首先提到的(first-mentioned)平面上的导体之一与凹进所述介质层表面的一部分中的导体之一相邻。
3.一种金属化系统，其特征在于多个导体中的每一个的一部分穿透所述介质层。
4.权利要求3中所述的金属化系统，其特征在于所述多个导体是相互平行的。
5.权利要求4中所述的金属化系统，其特征在于所述多个导体的首先提到的部分的下表面部分配置在所述介质层的上表面，以及凹进介质层的一部分表面中的所述导体的上表面部分沿着所述介质层的上表面配置。
6.权利要求5中所述的金属化系统，其特征在于所述基片是半导体基片。
7.权利要求5中所述的金属化系统，其特征在于所述基片是金属化层。
8.一种形成金属化系统的方法，该方法包括提供基片；在该基片的表面上形成介质层；形成进入表面和所述介质层中并穿过所述介质层的多个通孔；在所述介质层的所述表面形成凹槽，这种凹槽结尾于穿过所述介质层的所述多个通孔的一部分；在所述介质层的所述表面上淀积金属化层，所述金属化层的一部分穿过所述通孔，所述金属化层的一部分配置在所述凹槽中，以及所述金属化层的一部分配置在所述介质层的所述表面；把所述金属化层做成多个导体的图案，所述导体的一部分配置在所述介质层的一个平面上，而所述导体的另一部分配置在所述凹槽中。
9.权利要求8中所述的方法，其特征在于所述基片是半导体基片。
10.权利要求9中所述的方法，其特征在于所述基片是金属化层。
全文摘要
形成金属化系统的方法包括:提供基片;在基片的表面上形成介质层;形成进入表面和介质层中穿过介质层的多个通孔;在介质层的表面形成结尾于穿过介质层的多个通孔的一部分的凹槽;在介质层的表面淀积金属化层,其一部分穿过通孔,另一部分配置在凹槽中,又一部分配置在介质层的表面;把金属化层做成多个导体的图案。金属化系统包括具有配置在其上的介质层的基片。形成多个电导体,电导体一部分配置在介质层的一个平面上,而另一部分凹进介质层的表面部分。
文档编号H01L23/52GK1254949SQ99108689
公开日2000年5月31日 申请日期1999年6月17日 优先权日1998年6月17日
发明者Y·J·帕克 申请人:西门子公司