阵列基板及其制备方法
【技术领域】
[0001] 本发明属于显示装置制造技术领域，具体涉及一种阵列基板及其制备方法。
【背景技术】
[0002] 随着技术的发展，显示装置的尺寸、分辨率、刷新率都不断提高，这就要求其阵列 基板中的薄膜晶体管具有更低的电阻和更高的迀移率，以降低信号的延迟。金属氧化物薄 膜晶体管迀移率高、均一性好、透明、制作工艺简单，故获得了广泛应用。
[0003] 为减化工艺，薄膜晶体管优选采用背沟道（Back Channel)结构，即源漏极形成在 有源区上方。但是，金属氧化物薄膜晶体管的有源区是金属氧化物，其耐腐蚀性与金属源漏 极类似，故若其采用背沟道结构，则在刻蚀形成源漏极时容易损伤有源区。
[0004] 针对上述问题，一种方法是采用背沟道保护技术，即在有源区与源漏极间设置刻 蚀阻挡层（ESL);但刻蚀阻挡层的形成需要额外的步骤，会降低生产效率，且不利于薄膜晶 体管尺寸的减小，同时刻蚀阻挡层寄生电容大，还会导致功耗增加。另一种方法是背沟道保 护（BCE)技术，即在刻蚀形成源漏极时控制刻蚀剂用量、刻蚀时间等，以在保证形成源漏极 的基础上尽量减小有源区的损伤；但这种方法不能完全避免有源区损伤，如图1所示，其有 源区（图中高亮部分）仍会被刻蚀，各部分厚度不均，同时有源区的损伤程度也难以控制， 如图2所示，用相同工艺制备的12个薄膜晶体管的漏电流曲线差别很大，这表明其产品性 能很不稳定。
【发明内容】
[0005] 本发明针对现有阵列基板制备工艺复杂或薄膜晶体管性能不好的问题，提供一种 制备工艺简单，且薄膜晶体管性能好的阵列基板及其制备方法。
[0006] 解决本发明技术问题所采用的技术方案是一种阵列基板制备方法，其包括：
[0007] 步骤1 :在基底上形成半导体材料层；
[0008] 步骤2 :在完成前述步骤的基底上形成光刻胶层，并通过曝光、显影至少除去对应 源极、漏极位置的光刻胶层；
[0009] 步骤3 :在完成前述步骤的基底上通过电镀工艺形成包括源极、漏极的图形；
[0010] 步骤4:剥离所述光刻胶层，在完成前述步骤的基底上通过构图工艺形成包括有 源区的图形。
[0011] 优选的是，所述半导体材料层由金属氧化物半导体材料构成。
[0012] 优选的是，所述步骤2中，还同时除去对应数据线位置的光刻胶层；所述步骤3中， 还同时形成数据线。
[0013] 优选的是，所述源极、漏极由铜构成。
[0014] 进一步优选的是，在所述步骤3和步骤4之间，还包括：在所述包括源极、漏极的图 形上形成保护金属层。
[0015] 进一步优选的是，所述在包括源极、漏极的图形上形成保护金属层包括：通过电镀 工艺在所述包括源极、漏极的图形上形成保护金属层。
[0016] 进一步优选的是，所述保护金属层由钼、钛、铌、钨、铝中的任意一种金属或多种金 属的合金构成。
[0017] 进一步优选的是，所述保护金属层的厚度在100?500A之间。
[0018] 优选的是，在步骤3中，以半导体材料层作为阴极进行所述电镀。
[0019] 优选的是，在所述步骤1之前，还包括：在基底上通过构图工艺形成包括栅极、栅 线的图形；在完成前述步骤的基底上形成栅绝缘层。
[0020] 进一步优选的是，在所述步骤4之后，还包括：在完成前述步骤的基底上通过构图 工艺形成包括过孔的钝化层，所述过孔连通到所述漏极的位置；在完成前述步骤的基底上 通过构图工艺形成包括像素电极的图形，所述像素电极通过所述钝化层中的过孔与所述漏 极电连接。
[0021] 其中，"构图工艺"是指通过将完整材料层中的一部分除去，从而使该层剩余部分 形成所需结构的技术，其通常包括形成材料层、涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离 等步骤中的一部或多步。
[0022] 解决本发明技术问题所采用的技术方案是一种阵列基板，其包括：有源区；设于 所述有源区上的源极、漏极；且
[0023] 所述源极、漏极是通过电镀工艺形成的。
[0024] 优选的是，所述有源区由金属氧化物半导体材料构成。
[0025] 优选的是，所述源极、漏极由铜构成。
[0026] 进一步优选的是，所述源极、漏极上还设有保护金属层。
[0027] 根据本发明的阵列基板制备方法，其源极、漏极（还可包括数据线）是由电镀工艺 形成的，故源极、漏极的形成过程不需要刻蚀，因此其可在不形成刻蚀阻挡层的情况下避免 有源区的损伤，工艺简单且薄膜晶体管的质量好；同时，电镀工艺可形成形状精确的结构， 故其可制备铜的源极、漏极，而铜电阻率低，可进一步改善薄膜晶体管的性能。
【附图说明】
[0028]图1为现有阵列基板的薄膜晶体管的局部剖面扫描电镜照片（图中高亮部分为有 源区）；
[0029] 图2为使用同样的现有方法制备的12个薄膜晶体管的漏电流曲线图；
[0030]图3为使用本发明实施例2的方法制备的12个薄膜晶体管的漏电流曲线图；
[0031] 图4为本发明的实施例2的阵列基板制备方法中形成栅绝缘层后的结构示意图；
[0032] 图5为本发明的实施例2的阵列基板制备方法中形成半导体材料层后的结构示意 图；
[0033] 图6为本发明的实施例2的阵列基板制备方法中对光刻胶层进行曝光后的结构示 意图；
[0034] 图7为本发明的实施例2的阵列基板制备方法中形成源极、漏极后的结构示意 图；
[0035] 图8为本发明的实施例2的阵列基板制备方法中形成保护金属层后的结构示意 图；
[0036] 图9为本发明的实施例2的阵列基板制备方法中剥离光刻胶后的结构示意图；
[0037] 图10为本发明的实施例2的阵列基板制备方法中形成有源区后的结构示意图；
[0038] 图11为本发明的实施例2的阵列基板制备方法所制备的阵列基板的结构示意 图；
[0039] 其中，附图标记为：1、栅极；2、栅绝缘层；3、有源区；31、半导体材料层；41、漏极； 42、源极；49、保护金属层；5、钝化层；6、像素电极；8、光刻胶层；9、基底。
【具体实施方式】
[0040] 为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方 式对本发明作进一步详细描述。
[0041] 实施例1 :
[0042] 本实施例提供一种阵列基板制备方法，其包括以下步骤：
[0043] 步骤1:在基底上形成半导体材料层；
[0044] 步骤2 :在完成前述步骤的基底上形成光刻胶层，并通过曝光、显影至少除去对应 源极、漏极位置的光刻胶层；
[0045] 步骤3 :在完成前述步骤的基底上通过电镀工艺形成包括源极、漏极的图形；
[0046] 步骤4:剥离所述光刻胶层，在完成前述步骤的基底上通过构图工艺形成包括有 源区的图形。
[0047] 根据本实施例的阵列基板制备方法，其源极、漏极（还可包括数据线）是由电镀 工艺形成的，故源极、漏极的形成过程不需要刻蚀，因此其可在不形成刻蚀阻挡层的情况下 避免有源区的损伤，工艺简单且薄膜晶体管的质量好；同时，电镀工艺可形成形状精确的结 构，故其可制备铜的源极、漏极，而铜电阻率低，可进一步改善薄膜晶体管的性能。
[0048] 实施例2 :
[0049] 如图3至图11所示，本实施例提供一种阵列基板制备方法。
[0050] 其中，该阵列基板可为用于液晶显示装置的阵列基板，具体可以是扭曲向列（TN) 模式或高级超维场转换（ADS)模式等任意模式；或者，该阵列基板也可为用于有机发光二 极管（OLED)显示装置的阵列基板。且在该阵列基板中，薄膜晶体管可以为顶栅型，也可为 底栅型。
[0051] 具体的，以下以包括底栅型薄膜晶体管的扭曲向列模式的阵列基板的制备方法为 例进行介绍，其具体包括以下步骤：
[0052] S201、通过构图工艺，在基底9上形成包括栅极1、栅线的图形。
[0053] 也就是说，通过常规的构图工艺，按照形成栅金属层、涂布光刻胶、曝光、显影、刻 蚀、光刻胶剥离的步骤在基底9上形成栅极1和栅线。
[0054] 具体的，该栅金属层可通过溅射、蒸镀等方法形成，其材料优选为铜，但也可采用 钼、钛、铌、钨等金属或其合金，而该栅极金属层的厚度可在2000?10000A之间。
[0055] 其中，为改善栅极1、栅线与基底9间的结合力，在本步骤之前还可包括形成缓冲 层的步骤。
[0056] S202、在完成前述步骤的基底9上，形成栅绝缘层2。
[0057] 也就是说，继续形成覆盖基底9的栅绝缘层2,得到如图4所示的结构。
[0058] 具体的，该栅绝缘层2的材料可为硅的氧化物、氮化物、氧氮化物等，例如SiOx、 SiNx等，其厚度通常在300?3000A。该栅绝缘层2可通过等离子增强化学气相沉积 (PECVD)工艺形成，沉积中所用的工艺气体可根据栅绝缘层2的材料决定，通常可包括甲硅 烷（SiH 4)、氨气（NH3)、氮气（N2)、二氯甲硅烷（SiH2Cl 2)、一氧化二氮（N20)等。
[0059] S203、在基底9上形成半导体材料层31。
[0060] 也就是说，在栅绝缘层2上形成完整的由半导体材料构成的层，得到如图5所示的 结构。
[0061] 优选的，半导体材料层31由金属氧化物半导体材料构成，例如氧化镓铟锌 (IGZ0)、氧化铟锌（IZ0)、掺杂氧化锌、掺杂氧化铟、掺杂二氧化钛等，其形态可为非晶或多 晶。之所以半导体材料层31优选采用金属氧化物半导体，是因为金属氧化物半导体更容易 在源漏极的刻蚀过程中损伤，故其更适用于本发明。当然，若采用多晶硅、非晶硅等其他半 导体材料形成半导体材料层31，也是可行的。
[0062] 具体的，该半导体材料层31可通过溅射、蒸镀等工艺形成，厚度可在50?1000A 之间。
[0063] S204、在完成前述步骤的基底9上形成光刻胶层8,并通过曝光、显影至少除去对 应源极42、漏极41位置的光刻胶层8。
[0064] 也就是说，在基底9上涂布完整的光刻胶层8,之后对光刻胶层8进行曝光、显影， 从而将对应源极42、漏极41位置的光刻胶层8除去，使该位置的半导体材料层31暴露，得 到如图6所示的结构。
[0065] 优选的，在本步骤中，还同时除去对应数据线位置的光刻胶层8。
[0066] 也就是说，还可调整曝光的图案，将对应数据线位置的光刻胶层8也一起除去，从 而在后续步骤中可使数据线与源极42、漏极41同步形成。
[0067] S205、在完成前述步骤的基底9上通过电镀工艺形成包括源极42、漏极41的图形。
[0068] 也就是说，将基板放入电镀液中，并给半导体材料层31通电（即以给半导体材料 层31作为电镀过程中的一个电极），对半导体材料层31进行电镀，从而在其上形成金属层。 其中，半导体材料层31被光