461本体极
[0046]dl, d2厚度
【具体实施方式】
[0047]图2A-2H显示本发明的第一个实施例。图2A-2C及2E-2I显示根据本发明的横向双扩散金属氧化物半导体(Lateral Double Diffused Metal Oxide Semiconductor,LDMOS)元件200制造方法的剖视示意图，图2D与2H分别显示图2C与21的俯视示意图。首先，如图2A所示，提供基板21，其中，基板21例如但不限于为P型硅基板，亦可以为其它半导体基板。接着如图2B所示，形成漂移区22于基板21上。漂移区22例如但不限于为N型外延层，形成于基板21上。接下来，如图2C所示，形成绝缘氧化区23与第一氧化区24于漂移区22上。绝缘氧化区23用以定义操作区23a。操作区23a位于漂移区22中，作为LDMOS元件200操作时主要的作用区，其范围如图2D中粗黑虚线框所示意。绝缘氧化区23与第一氧化区24例如但不限于为区域氧化(local oxidat1n of silicon, L0C0S)结构，且可利用相同制成步骤形成。
[0048]接下来，如图2E所示，利用屏蔽层25a，定义第二氧化区25，其中，屏蔽层25a例如但不限于包含氮化层(如氮化硅)或其它硬屏蔽层，即为可阻挡氧化制程或沉积制程的屏蔽。接下来，如图2F所示，形成第二氧化区25，接着将屏蔽层25a移除。如此一来，可以形成在纵向上(如图2E中箭号所示意的方向)厚度较第一氧化区24小的第二氧化区25，并且不会影响到第一氧化区24的厚度。如图2F所示，第一氧化区24在纵向上具有厚度dl，其大于第二氧化区25在纵向上具有的厚度d2。且第二氧化区25与第一氧化区24于如图2F中箭号所示意的横向上连接。接下来，如图2G所示，例如但不限于以微影制程形成光阻层26a为屏蔽，以定义P型本体区26，并以离子植入制程，将P型杂质，以加速离子的形式，如图2G中虚线箭号所示意，植入定义的区域内，而形成P型本体区26于漂移区22中，接着再将光阻层26a去除(未不出)。
[0049]接下来，如图2H所示，形成介电层27a于漂移区22上，与漂移区22在纵向上连接，并与第二氧化区25于横向上连接。第二氧化区25在横向上隔开介电层27a及第一氧化区24。介电层27a具有较高的介电系数，即其介电系数高于硅或基板21材质的介电系数。接着形成堆叠层27b于介电层27a上，堆叠层27b用以作为栅极27的电性接点，其包含导电材质，例如但不限于为金属或具有P型或N型杂质掺杂的多晶硅。堆叠层27b除了覆盖介电层27a之外，并覆盖至少部分第二氧化区25及部分第一氧化区24。
[0050]接下来，如图21所示，以堆叠层27b为屏蔽，形成轻掺杂区28a于本体区26中。轻掺杂区28a具有与漂移区22相同的导电型，在本实施例中，例如为N型。接着形成间隔层27c于堆叠层27b的侧壁外的漂移区22上，包覆堆叠层27b的侧壁，包含绝缘材料，亦可作为形成源极28时的自我对准屏蔽。接着形成源极28于本体区26中，源极28具有与漂移区22相同的导电型，在本实施例中，例如为N型，且由俯视图图2H视之，间隔层27c介于源极28与堆叠层27b之间。漏极29具与漂移区22相同的导电型，在本实施例中，例如为N型，形成于漂移区22中，且由剖视图图21视之，漏极29于横向上介于第一氧化区24与隔绝氧化区23之间。其中，由俯视图图2H视之，在由右至左的横向上，隔绝氧化区23、漏极29、第一氧化区24、第二氧化区25、与介电层27a依序连接。
[0051]本发明与现有技术主要的差异在于，将现有技术中栅极下方的第一氧化区(如图1A所示的第一氧化区14)，在靠近源极侧的部分，以厚度较小的氧化区取代，如此一来，可在不降低崩溃防护电压的情况下，降低导通电阻，增加导通电流，增加元件操作的速度与应用范围。
[0052]图3A-3C显示本发明的第二个实施例。本实施例显示根据本发明的LDMOS元件300的制造方法的剖视示意图。本实施例旨在说明根据本发明，形成第二氧化区的方式，并不限于如第一个实施例所示。本实施例与第一个实施例不同之处在于，如图3A所示，可以形成氧化区34a，再利用屏蔽层35a，定义第二氧化区35。接下来，如图3B所示，例如以蚀刻方式，移除由屏蔽层35a所定义的部分氧化区34a，而形成厚度较小的第二氧化区35，以及未被蚀刻的第一氧化区34。其它的制程与第一个实施例相同，形成如图3C所示的LDMOS元件300。
[0053]需说明的是，图3B的氧化区34、35的形成方式，亦可以是:先生长一层较薄的氧化区，之后利用屏蔽层将氧化区35遮住后，以区域氧化方式生长较厚的氧化区34。
[0054]图4A-4F显示本发明的第三个实施例。本实施例显示根据本发明的LDMOS元件400的制造方法的剖视示意图。首先，如图4A所示，提供基板41，其中，基板41例如但不限于为P型硅基板，亦可以为其它半导体基板。接着如图4B所示，形成漂移区42于基板41中。与第一个实施例不同，漂移区42可以由离子植入制程，将N型杂质，以加速离子的形式，如图4B中虚线箭号所示意，植入基板41中，而形成N型漂移区42于基板41中，而非形成于基板上的N型外延层。接下来，如图4C所示，形成绝缘氧化区43与第二氧化区45于漂移区42上，以定义操作区43a。与第一个实施例不同的是，在本实施例中，绝缘氧化区43的厚度，可以与第二氧化区45相同。绝缘氧化区43定义操作区43a位于漂移区42中，作为LDMOS元件400操作时主要的作用区。绝缘氧化区43与第二氧化区45例如但不限于为LOCOS结构，且可利用相同制成步骤形成。
[0055]接下来，如图4D所示，利用屏蔽层44a，定义第一氧化区44，其中，屏蔽层44a例如但不限于包含氮化层(如氮化硅)或其它硬屏蔽层，即为可阻挡氧化制程或沉积制程的屏蔽。接下来，形成第一氧化区44，接着将屏蔽层44a移除。如此一来，可以形成在纵向上(如图4D中箭号所示意的方向)厚度较第二氧化区45大的第一氧化区44，并且不会影响到第二氧化区45的厚度。当然，形成第一氧化区44的制程步骤，亦可早于绝缘氧化区43与第二氧化区45。且第二氧化区45与第一氧化区44于横向上连接。接下来，例如与第一个实施例相同的步骤，形成P型本体区46，如图4E所示。接着，如图4E所示，例如但不限于以微影制程形成光阻层46a为屏蔽，以定义P型本体极461，并以离子植入制程，将P型杂质，以加速离子的形式，如图4E中虚线箭号所示意，植入定义的区域内，而形成P型本体极461于本体区46中，作为本体区46的电性接点，接着再将光阻层46a去除(未示出)。接下来，如图4F所示，形成栅极46、源极48、与漏极49。源极48与漏极49具有与漂移区42相同的导电型，在本实施例中，例如为N型。
[0056]图5A-5F显示本发明的第四个实施例。本实施例显示根据本发明的LDMOS元件500的制造方法的剖视示意图。首先，如图5A所示，提供基板21。接着如图5B所示，形成漂移区22于基板21上。接下来，如图5C所示，形成绝缘氧化区53于漂移区22上，以定义操作区53a。与第一个实施例不同的是，在本质实施例中，绝缘氧化区53为浅沟槽绝缘(shallowtrench isolat1n, STI)结构。操作区53a位于漂移区22中，作为LDMOS元件500操作时主要的作用区。
[0057]与第一个实施例相同，接下来，如图所示，形成第一氧化区24于漂移区22上。接下来，如图5E所示，形成第二氧化区25。其中，在纵向上，第二氧化区25的厚度较第一氧化区24的厚度小。接下来，与第一个实施例相同，如图5F所示，形成本体区26、栅极27、源极28、与漏极29。
[0058]图6显示本发明的第五个实施例。本实施例与第一个实施例不同之处在于，在本实施例LDMOS元件600中，第一氧化区64为STI结构。本实施例旨在说明，根据本发明，第一氧化区亦可以为STI结构。
[0059]图7显示本发明的第六个实施例。本实施例与前述第五个实施例不同之处在于，在本实施例LDMOS元件700中，第一氧化区64与隔绝氧化区53可皆为STI结构。本实施例旨在说明，根据本发明，第一氧化区与隔绝氧化区亦可以同为STI结构。
[0060]图8显示本发明的第七个实施例。本实施例与前述第六个实施例不同之处在于，在本实施例LDMOS元件800中，第一氧化区64、隔绝氧化区53、与第二氧化区85可皆为STI结构。本实施例旨在说明，根据本发明，第一氧化区、第二氧化区、与隔绝氧化区亦可以同为STI结构。
[0061]图9显示本发明的第八个实施例。本实施例与前述第七个实施例不同之处在于，在本实施例LDMOS元件900中，第一氧化区94与第二氧化区95可以同为STI结构，且可以相同制程步骤形成，具有相同的厚度，其厚度皆较隔绝氧化区53小，且第一氧化区94、隔绝氧化区53、与第二氧化区95可皆为STI结构。本实施例旨在说明，根据本发明，第一氧化区与第二氧化区可以相同制程步骤所形成的STI结构，其厚度小于STI结构的隔绝氧化区。
[0062]图10