氧化物和溅射钛(例如形成约45nm的层)，紧接着硅化，其可例如通过加热至约725°C持续约30s和Ti/TiN的蚀刻被执行。
[0070]在各种实施例中，如图10所示，多晶硅可被沉积并被蚀刻以形成塞1560，其中多晶硅可例如具有约600nm的厚度，并且多晶硅1742可被退火，例如通过加热至约975°C持续约30s。在各种实施例中，在多晶硅的凹进蚀刻之后(例如，通过各向异性等离子蚀刻)，金属层可被形成，例如通过AlSiCu的沉积，例如具有约5 μπι的厚度。该金属层可被蚀刻，例如使用掩模的金属的湿法化学蚀刻，以形成源极接触1562和栅极接触1564。背侧(未示出)可被变薄至例如约175 μπι。
[0071]图2示出了依照各种实施例的半导体结构100，包括衬底、衬底中的η掺杂区104、衬底中位于η掺杂区104之上的ρ掺杂区206、衬底中的至少一个沟槽418，沟槽418穿过P掺杂区206延伸进入η掺杂区104之中，氧化物层930覆盖该至少一个沟槽418的侧壁420和底部422，其中延伸进入η掺杂区104中的氧化物层的第一部分比沟槽延伸穿过ρ掺杂区206的第二部分中的氧化物层具有更大厚度，其中氧化物层的第一部分进入该至少一个沟槽418以及进入η掺杂区的横向长度大于氧化物层的第二部分，以及导电材料1032被形成在该至少一个沟槽中。
[0072]在各种实施例中，半导体结构100可进一步包括在该至少一个沟槽418之内的导电材料1032之上的介电层，和在该介电层之上的另外的导电材料，其中该另外的导电材料与该导电材料通过该介电层被电隔离。
[0073]在各种实施例中，导电材料可形成在该至少一个沟槽418之内的场板。
[0074]在各种实施例中，半导体结构100可进一步包括在该至少一个沟槽418的壁420上的热氧化物层。
[0075]在各种实施例中，半导体结构100可进一步包括在ρ掺杂区206的至少一个部分之上的第二 P掺杂区。
[0076]在各种实施例中，半导体结构可包括晶体管，其中η掺杂区可包括该晶体管的第一源/漏区，其中P掺杂区可包括该晶体管的体区，其中另外的η掺杂区可包括该晶体管的第二源/漏区，并且其中该另外的导电材料可包括该晶体管的栅极区。
[0077]在各种实施例中，该晶体管可以是功率半导体晶体管。
[0078]图3示出了依照各种实施例的半导体结构1600。图3还涉及依照各种实施例的用于制造半导体结构1600的方法。
[0079]在各种实施例中，该用于制造半导体结构1600的方法可包括:在衬底1666中形成与η掺杂区104相邻的ρ掺杂区206 ;以及实施阳极氧化以在衬底1666上形成氧化物层930，其中在沿η掺杂区104延伸的表面的第一部分中的氧化物层930比沿ρ掺杂区206延伸的表面的第二部分中的氧化物层930具有更大厚度。
[0080]在各种实施例中，可被增加的材料、层的厚度、掺杂的方法、层的沉积、另外的层等可对应于在图1A至图10和图2的上下文中所描述的技术、材料和参数。
[0081]在各种实施例中，根据该用于制造半导体结构1600的方法执行阳极氧化可包括将衬底1666部分地或完全地插入至碱性溶液之中。
[0082]图4Α示出了根据各种实施例的半导体结构1800。图4Α还涉及依照各种实施例的用于制造半导体结构1800的方法。
[0083]因为根据各种实施例的制造半导体结构100的过程的部分，半导体结构1800可在许多方面类似于图1I中所示的半导体结构100，或者与该半导体结构100相同。
[0084]在各种实施例中，可被增加的材料、层的厚度、掺杂的方法、层的沉积、另外的层等可对应于在图1A至图10、图2和图3的上下文中所描述的技术、材料和参数。
[0085]在各种实施例中，图1I的半导体结构100和图4Α的半导体结构1800之间的差异可以是:在半导体结构1800的衬底中，可包括ρ掺杂区206和η掺杂区104，ρ掺杂区206在沟槽418的两侧(换言之，沿两个相对的壁)的厚度可以不是相同的。换言之，在半导体结构1800中的掺杂浓度(区206中的ρ掺杂和区104中的η掺杂)可相对于沟槽418不是对称的。在各种实施例中，P掺杂区206可相比于沿着沟槽418的另一个壁(例如，沿着相对的壁)，沿沟槽418的一个壁更远地延伸进入η掺杂区104之中。更远地延伸进入η掺杂区104之中的ρ掺杂区206可例如延伸至沟槽418的底部。
[0086]在各种实施例中，沿η掺杂区104延伸的衬底表面的第一部分中通过阳极氧化形成的氧化物层930可比在沿ρ掺杂区206延伸的该表面的第二部分中的氧化物层930具有更大的厚度。在各种实施例中，氧化物层930的厚度可相对于沟槽非对称地变化。例如，在P掺杂区206延伸至沟槽418的底部的情况下，沿着衬底的η掺杂区延伸的氧化物层930的较厚部分可具有像字母“L”形状的横截面(不同于η掺杂区104和ρ掺杂区206相对于沟槽418对称布置的情况，其中沿着衬底的η掺杂区延伸的氧化物层930的较厚部分可具有像字母“U”形状的横截面)。
[0087]在各种实施例中，由上可见，沟槽可例如是条状形状或者矩形形状。
[0088]图4Β示出了依照各种实施例的半导体结构1810。图4Β还涉及依照各种实施例的用于制造半导体结构1810的方法。
[0089]半导体结构1810可在许多方面类似于图4Α中所示的半导体结构1800，或者与该半导体结构1800相同。
[0090]在各种实施例中，可被增加的材料、层的厚度、掺杂的方法、层的沉积、另外的层等可对应于在图1A至图10、图2、图3和图4Α的上下文中所描述的技术、材料和参数。
[0091]在各种实施例中，类似于图4Α的半导体结构1800，半导体结构1810的ρ掺杂区206和η惨杂区104可相对于沟槽418不是对称的。在各种实施例中，η惨杂区104可沿沟槽418的一个壁延伸，并且ρ掺杂区206可沿着沟槽418的相对的壁延伸。ρ掺杂区也可沿着沟槽的底部延伸。η掺杂区104也可以是例如沿着沟槽418的底部的η+掺杂。
[0092]在各种实施例中，半导体结构1810可包括两个邻接的沟槽418。两个邻接的沟槽418面向远离各自其他的沟槽418的壁和在沟槽的底部下面的部分104可以是η掺杂，并且该沟槽418在两个沟槽之间的壁可以是ρ掺杂。另一种描述这些实施例结构的方式是，具有η掺杂的侧壁和底部壁以及类台面的ρ掺杂结构的宽的沟槽，该类台面的P掺杂结构位于沟槽的中间并且被连接至该沟槽的底部壁，因此形成两个沟槽418。该半导体结构1810的各种实施例可例如被用于超结器件中。在半导体结构1810的与沟槽418相对的侧面上，例如可布置平面的金属氧化物半导体(MOS)单元。
[0093]在各种实施例中，半导体结构1810的阳极氧化可形成氧化物层930，其在沿η掺杂区104延伸的衬底表面的第一部分中比在沿ρ掺杂区206延伸的该表面的第二部分中更厚。在各种实施例中，氧化物层930沿ρ掺杂区206延伸的较薄部分可被移除，例如通过蚀亥IJ。该蚀刻还可以移除在η掺杂区104之上形成的氧化物层930的部分，但一部分氧化物层930可仍沿着η掺杂区，因为其在此处之前形成较大的厚度。
[0094]图5Α至图5G示出了依照各种实施例的用于制造半导体结构1900的方法的过程流程的3个阶段。
[0095]如图5Α和图5Β所示的阳极氧化的设定可类似于图1H和图1I中所示的阳极氧化。在各种实施例中，在图1A至图10、图2、图3、图4Α和图4Β的上下文中所描述的材料、参数、过程等可与被用于该半导体结构1900的制造方法的那些相同或类似。
[0096]遭受图1H中的阳极氧化的半导体结构100与图5Α至图5C的半导体结构1900之间的差异可以是，半导体结构1900未被形成为沟槽，而是平面。随后，ρ掺杂区206和η掺杂区104可在半导体结构1900的衬底表面的差不多相同的平面之内，彼此接近或彼此相邻地被布置，其中衬底包括至少η掺杂区104和ρ掺杂区206。
[0097]各种实施例中，η掺杂区104的低水平η-掺杂可允许ρ掺杂区206和η掺杂区104之间的ρη结两端的高电压。氧化物层930可形成在衬底的表面上，其中在沿η掺杂区104延伸的该表面的第一部分中的氧化物层930可比在沿ρ掺杂区206延伸的该表面的第二部分中的氧化物层930具有更大的厚度。氧化物层930沿η掺杂区104的更大厚度可导致指向电解液828的较高场强度，电解液828被用于执行阳极氧化，并因此导致甚至更厚的氧化物层930的形成。在各种实施例中，沿ρ掺杂区206形成的氧化物层930可以是薄的或可忽略不计。其可通过短暂、各向异性蚀刻被移除。
[0098]如图5C所示，在通过阳极氧化形成氧化物层930 (和可选地移除已沿着ρ掺杂区形成的薄的氧化物层930)之后，在各种实施例中，半导体结构1900的掺杂可例如通过离子注入被执行。掺杂可在位于氧化物层930下面的η掺杂区104中的区域1902中被执行。例如，在区域1902中低水平的η-掺杂可被改变为较高水平的η掺杂。在各种实施例中，半导体结构1900的其他区域可在形成氧化物层930之后进行掺杂。
[0099]图6Α和图6Β示出了依照各种实施例的用于制造半导体结构2000的方法的过程流程的2个阶段。
[0100]半导体结构2000可分别地在许多方面与图1I所示的半导体结构100和/或与如图4Α和图4Β所示的半导体结构1800类似或相同。
[0101]在各种实施例中，可增加的材料、层的厚度、掺杂的方法、层的沉积、另外的层等可对应于在图1A至图10、图2、图3、图4Α、图4Β和/或图5Α至图5C的上下文中所描述的技术、材料和参数。
[0102]在各种实施例中，图6Α和图6Β所示的半导体结构2000与图11、图4Α和图4Β所示的半导体结构100、1800和1810之间的差异可分别是，在半导体结构2000中的沟槽418分别地可暴露数个(例如，交替的)P掺杂区和η掺杂区206和104。ρ掺杂区206和η掺杂区104可例如沿着沟槽418的壁交替，并且可不沿着沟槽418的底部交替。换言之，ρ掺