半导体封装结构及半导体工艺的制作方法
【技术领域】
[0001]本发明涉及一种半导体封装结构及半导体工艺。详言来说，本发明涉及一种堆叠半导体封装结构及其半导体工艺。
【背景技术】
[0002]常规堆叠半导体封装结构的制造方法如下，首先，将裸片及多个焊球(SolderBall)接合至下衬底的上表面上。接着，利用封模工艺(Molding Process)形成封胶材料于所述下衬底的上表面上，以包覆所述裸片及所述焊球。接着，固化所述封胶材料后，利用高温激光于所述封胶材料上表面形成多个开口以显露所述焊球的上部。接着，置放上衬底于所述封胶材料上，使得位于所述上衬底下表面的焊料接触所述焊球。接着，以加热烤箱进行第一次加热，使得所述焊料及所述焊球熔融而形成内连接组件。接着，于所述下衬底的下表面形成多个焊球后，进行回焊工艺。最后再进行切割步骤。
[0003]在所述常规制造方法中，在高温激光于所述封胶材料形成开口时，所述高温激光会同时加热所述焊球的上部，使得所述焊球的上部的表面形成氧化层。因此，在接合过程中，所述焊料接触所述焊球的氧化层，即使加热后所述焊料与所述焊球之间仍存在所述氧化层。由于所述氧化层不导电，因而降低所述焊料与所述焊球间的电性连接效果。此外，在高温激光于所述封胶材料形成开口时，所述高温激光可能无法完全移除位于所述焊球的上部上的封胶材料，即，部分所述封胶材料会残留在所述焊球的上部上而形成残胶。因此，在接合过程中，所述焊料与所述焊球之间存在所述残胶。由于所述残胶不导电，因而降低所述焊料与所述焊球间的电性连接效果。
【发明内容】
[0004]本揭露的一方面涉及一种半导体封装结构。在一实施例中，所述半导体封装结构包含第一衬底、第二衬底、裸片及包覆材料。所述第一衬底具有上表面、多个第一衬底上导电垫及多个第一导电部，其中所述第一导电部位于所述第一衬底上导电垫。所述第二衬底具有下表面、多个第二衬底下导电垫及多个第二导电部，其中所述第一衬底的上表面面对所述第二衬底的下表面，所述第二导电部位于所述第二衬底下导电垫，且至少部分所述第二导电部位于所述第一导电部的凹槽内，或至少部分所述第一导电部位于所述第二导电部的凹槽内。所述裸片电性连接至所述第一衬底的上表面。所述包覆材料位于所述第一衬底的上表面及所述第二衬底的下表面之间，且包覆所述裸片、所述第一导电部及所述第二导电部。
[0005]本揭露的另一方面涉及一种半导体工艺。在一实施例中，所述半导体工艺包含以下步骤:(a)将裸片电性连接至第一衬底的上表面，其中所述第一衬底更具有多个第一衬底上导电垫，显露于所述第一衬底的上表面；(b)形成多个第一导电部于所述第一衬底上导电垫上；(C)施加包覆材料于所述第一衬底的上表面以包覆所述裸片及所述第一导电部，其中所述包覆材料为乙阶(B-stage)胶材；(d)形成多个开口于所述包覆材料以显露所述第一导电部；(e)压合第二衬底于所述包覆材料上，使得所述第二衬底的下表面粘附于所述包覆材料上，其中所述第二衬底更具有多个第二衬底下导电垫及多个第二导电部，其中所述第二衬底下导电垫显露于所述第二衬底的下表面，所述第二导电部位于所述第二衬底下导电垫上，且所述第二导电部插入所述第一导电部内，或所述第一导电部插入所述第二导电部内 '及(f)进行加热步骤，使得所述包覆材料固化成丙阶胶材。
[0006]在本实施例中，由于所述第二导电部插入所述第一导电部内，或所述第一导电部插入所述第二导电部，因此可确保穿过所述残胶及氧化层，而可确保所述第二导电部与所述第一导电部间具有较佳的电性连接效果。
【附图说明】
[0007]图1显示本发明半导体封装结构的一实施例的剖视示意图。
[0008]图2显示图1的区域A的放大示意图。
[0009]图3显示图2的区域B的放大示意图。
[0010]图4显示本发明半导体封装结构的另一实施例的第一导电部及第二导电部的剖视不意图。
[0011]图5显示本发明半导体封装结构的另一实施例的第一导电部及第二导电部的剖视不意图。
[0012]图6至图13显示本发明半导体工艺的一实施例的示意图。
[0013]图14至图18显示本发明的第二衬底的第二导电部的制造方法的一实施例的示意图。
【具体实施方式】
[0014]参考图1，显示本发明半导体封装结构的一实施例的剖视示意图。所述半导体封装结构I包含第一衬底10、第二衬底12、裸片14、包覆材料18及多个下焊球20。
[0015]所述第一衬底10具有上表面101、下表面102、多个第一衬底上导电垫103、多个第一衬底下导电垫104及多个第一导电部15。在本实施例中，所述第一衬底10为封装衬底，所述第一衬底下导电垫104显露于所述第一衬底10的下表面102,且所述第一衬底上导电垫103显露于所述第一衬底10的上表面101。所述第一衬底下导电垫104电性连接至所述第一衬底上导电垫103。所述第一导电部15位于所述第一衬底上导电垫103。在本实施例中，所述第一导电部15为焊球(Solder Ball)或预焊料(Pre-solder)。
[0016]所述第二衬底12具有上表面121、下表面122、多个第二衬底上导电垫123、多个第二衬底下导电垫124及多个第二导电部16。所述第一衬底10的上表面101面对所述第二衬底12的下表面122。在本实施例中，所述第二衬底12为封装衬底或中介板(Interposer)，所述第二衬底上导电垫123显露于所述第二衬底12的上表面121，且所述第二衬底下导电垫124显露于所述第二衬底12的下表面122。所述第二衬底上导电垫123电性连接至所述第二衬底下导电垫124。所述第二导电部16位于所述第二衬底下导电垫124。在本实施例中，所述第二导电部16为柱体(Pillar)，其材质可以为铜但不以此为限，且所述第二导电部16插入所述第一导电部15内，使得二者形成内连接组件。所述第一导电部15被所述第二导电部16插入后形成凹槽151，至少部分所述第二导电部16位于所述凹槽151中。SP，所述凹槽151由所述至少部分所述第二导电部16所界定，所述至少部分所述第二导电部16被所述第一导电部15所包覆。相邻二个第一导电部15间的距离界定为间隙(Gap)(图2)。在其它实施例中，所述第一导电部15为柱体，所述第二导电部16为焊球或预焊料，那么所述第一导电部15插入所述第二导电部16内。所述第二导电部16被所述第一导电部15插入后形成凹槽，至少部分所述第一导电部15位于所述凹槽中。即，所述凹槽由所述至少部分所述第一导电部15所界定，所述至少部分所述第一导电部15被所述第二导电部16所包覆。
[0017]所述裸片14电性连接至所述第一衬底10的上表面101。在本实施例中，所述裸片14以覆晶接合至所述第一衬底10的上表面101。
[0018]所述包覆材料18位于所述第一衬底10的上表面101及所述第二衬底12的下表面122之间，且包覆所述裸片14及所述内连接组件(由所述第一导电部15及所述第二导电部16所形成)。所述包覆材料18分别粘附所述第一衬底10的上表面101及所述第二衬底12的下表面122，且所述包覆材料18与所述第一衬底10的上表面101间的粘附力大致相同于所述包覆材料18与所述第二衬底12的下表面122间的粘附力。在本实施例中，所述包覆材料 18 为非导电膜(Non Conductive Film, NCF)、非导电胶(Non Conductive Paste, NCP)或ABF (Ajinomoto Build-up Film)。在其它实施例中，所述包覆材料18可以是常规封模材料(Molding Compound)。
[0019]此外，在本实施例中，所述包覆材料18更具有多个填充粒子(Fillers) 182，所述填充粒子182有大小不同的粒径，且均匀分布于所述包覆材料18中。同时，所述填充粒子182的含量(Filler Content)(以重量百分比计)在所述包覆材料18中也是均勻的。要注意的是，在工艺中，均匀分布的填充粒子182可利于在所述包覆材料18上进行激光钻孔的孔洞均匀度，进而提高所述内连接组件的均匀度，而提高所述封装结构I的可靠性(reliability)。在本实施例中,所述填充粒子182的平均粒径小于5微米(μ m)。
[0020]再者,所述填充粒子182不须经过模具通道(molding channel)的流动过程，因此可减少所述包覆材料18的整体厚度，特别是所述包覆材料18于所述第二衬底12与所述裸片14之间的厚度。在一实施例中，所述包覆材料18于所述第二衬底12与所述裸片14之间的厚度可不大于所述填充粒子182中最大粒径大小；在另一实施例中,所述包覆材料18于所述第二衬底12与所述裸片14之间的厚度为小于20微米(μπι)。
[0021]举例来说，图中区域A1及区域A2分别代表左侧的包覆材料18及右侧的包覆材料18，其中区域仏为所