a、520a、620a ?绝缘层
[0035]120b、220b、320b、420b、520b、620b ?绝缘层
[0036]320c、620c ?绝缘层
[0037]320d、620d ?绝缘层
[0038]122a、222a、322a、422a、522a、622a ?导电元件
[0039]122b、222b、322b、422b、522b、622b ?导电元件
[0040]322c、622c?导电元件
[0041]322d、622d?导电元件
[0042]140、240、340、440、540、640 ?隔离物
[0043]142、242、342、442、542、642 ?隔离物
[0044]144、244、344、444、544、644 ?隔离物
[0045]146、246、346、446、546、646 ?隔离物
[0046]248、348、548、648 ?隔离物
[0047]150、250、350、450、550、650 ?电极
[0048]152、252、352、452、552、652 ?电极
[0049]154、254、354、454、554、654 ?电极
[0050]156、256、356、456、556、656 ?电极
[0051]160、260、360、460、560、660 ?层间介电层
[0052]470、570 ?掺杂区
[0053]472、572 ?掺杂区
[0054]702a、802a、902a ?第一半导体层
[0055]702b,802b,902b ?第二半导体层
[0056]704a、804a、904a ?深讲
[0057]704b,804b,904b ?深阱
[0058]706、806、906 ?漏极区
[0059]708、808、908 ?源极区
[0060]710、810、910 ?主体区
[0061]712、812、912?第一惨杂区/第一区
[0062]714、814、914 ?掺杂阱
[0063]716、816、916?第二掺杂区/第二区
[0064]720、820、920 ?绝缘层
[0065]720a、820a、920a ?绝缘层
[0066]720b、820b、920b ?绝缘层
[0067]722、822、922 ?导电元件
[0068]722a、822a、922a ?导电元件
[0069]722b、822b、922b ?导电元件
[0070]922c?导电元件
[0071]922d?导电元件
[0072]740、840、940 ?隔离物
[0073]742>842>942 ?隔离物
[0074]744、844、944 ?隔离物
[0075]746>846>946 ?隔离物
[0076]848、948 ?隔离物
[0077]750、850、950 ?电极
[0078]752、852、952 ?电极
[0079]754、854、954 ?电极
[0080]756、856、956 ?电极
[0081 ]760、860、960?层间介电层
【具体实施方式】
[0082]为让本发明的上述目的、特征及优点能更明显易懂，下文特举一较佳实施例，并配合所附的图式，作详细说明如下。
[0083]于下文中将配合相关图式以解说本发明的范例实施例。
[0084]请参照图1A，显示了一种范例半导体装置10A。此半导体装置1A为一 N型装置(n-type device)，其包括了 P型的半导体层102。于P型的半导体层102内设置有N型掺杂的深讲(n-type doped deep well)104、N型的一源极区(n-type source reg1n) 108 与P型的一主体区(p-type body reg1n) 110。于深讲104内设置有N型的一漏极区(n-typedrain reg1n) 106o于源极区108与深讲104之间设置有P型的一第一掺杂区(firstp-type doped reg1n,下称第一区)112。于源极区108的下方设置有N型的掺杂讲(n-typedoped well) 114且此N型的掺杂阱114环绕了源极区108。深阱104、第一区112及N型掺杂阱114可为相邻或非相邻的。
[0085]于数个实施例中，于P型的半导体层102及第一区112上可设置有一绝缘层(insulator) 120a。此外，一导电兀件(conductive member) 122a 设置于绝缘层 120a 上。导电元件122a可作为如栅极，以控制或调节位于绝缘层120a下方的P型的半导体层102的导电度(conductivity)。于P型的半导体层102内设置有数个电性绝缘的隔离物(electrically insulating isolat1ns) 140、142、144与 146,以形成如介于惨杂区、深讲、膜层、构件或相邻装置之间的隔离情形。于数个实施例中，绝缘层120a与导电元件122a延伸至隔离物142之上。导电元件122a的延伸部可作为如一场板(field plate)之用，以降低局部电场(local electric field)并增加半导体装置10A的击穿电压(breakdownvoltage)。数个导电的电极150、152、154、156则分别地电连接于漏极区106、导电元件122a、源极区108、与主体区110。这些电极150、152、154、156可由如铜、铝、铝铜、适当的经高度掺杂半导体、导体或金属所形成。可设置一层间介电层(interlayer dielectriclayer) 160以覆盖此半导体装置10A。
[0086]于数个实施例中，半导体装置10A还包括一绝缘层120b，其设置于P型的半导体层102与隔离物142上且邻近于漏极区106。此外，于绝缘物120b上设置有一导电元件122b。导电兀件122b通过电极150而电连接于漏极区106。导电兀件122b可作为如一场板之用，以降低局部电场及增加半导体装置10A的击穿电压。
[0087]于上述的半导体装置10A的范例结构中，半导体装置10A可具有分隔的源极区与主体区，因此源极区与主体区可分别适用不同电压下的操作，以提供于装置设计与应用方面的额外弹性。于数个实施例中，源极区108的电压可高于主体区110的电压约1-100伏特。
[0088]于数个实施例中，请参照图1B，显示了一半导体装置10B。此半导体装置10B包括了半导体装置10A的所有构件,且还包括一 P型的第二掺杂区(second p-type dopedreg1n，下称第二区)116，其设置于主体区110之下并环绕主体区110。
[0089]于数个实施例中，请参照图2A与图2B，分别显示了数个半导体装置20A与20B。这些半导体装置20A与20B分别包括了上述半导体装置10A与10B的所有元件，且还包括设置于一掺杂阱214上且位于源极区208与P型的第一掺杂区(下称第一区)212之间的一隔离物248。在此，图2A-图2B内相同于如图1A-图1B所示元件的元件标示为其相同标号加上100。相似或相同元件的描述则不在此重复。于数个实施例中，绝缘层220a及导电元件222a则延伸至隔离物248之上。导电元件222a的延伸部可作为如一场板，以降低局部电场及降低这些半导体装置20A与20B的击穿电压。
[0090]于数个实施例中，请参照图3A与图3B，分别显示了数个半导体装置30A与30B。这些半导体装置30A与30B包括了上述半导体装置20A与20B的所有元件，且还包括分别设置于绝缘层320c与320d上的导电元件322c及322d。在此，图3A-图3B内相同于如图2A-图2B所示元件的元件标示为其相同标号加上100。相似或相同元件的描述则不在此重复。绝缘层320c设置于源极区308上。绝缘层320d设置于主体区310上。于数个实施例中，导电元件322c与绝缘层310c，或导电元件322d与绝缘层310d可延伸至隔离物344上。再者，这些导电元件322c或322d可通过电极354或356而分别连接源极区308或主体区310。导电兀件322c或322d的延伸部可作为如一场板之用，以降低局部电场以及增加半导体装置30A与30B的击穿电压。
[0091]请参照图4A与图4B，分别显示了半导体装置40A与40B。这些半导体装置40A与40B包括了半导体装置1A与1B的所有