那样直接地互连公共电压金属线120'和公共电极（Vcom ΙΤ0)。
[0077] 如将再次在下面所描述的那样，上面提到的点是与图3的（A)和（B)中所示出的6 掩模工艺的差异。如图3的（A)和（B)中所示出的没有下钝化层（PASl)掩模的6掩模工 艺需要跳接结构以用于互连公共电极层（Vcom ΙΤ0)和公共电压金属线。然而，在使用下钝 化层（PASl)掩模的7掩模工艺中，能够甚至在没有单独的跳接结构的情况下直接地互连公 共透明电极（Vcom ΙΤ0)和公共电压金属线120'，如图2的（B)中所示。
[0078] 接下来，作为上钝化层的第二无机钝化层PAS2被沉积并且然后使用与第六掩模 相对应的PAS2掩模被图案化（S270)。
[0079] 最后，作为最高层的像素电极层被沉积并且然后使用与第七掩模相对应的像素电 极掩模（PXL掩模）被图案化（S280)。
[0080] 类似于公共电极，像素电极可以由透明导电材料形成，所述透明导电材料诸如氧 化铟锡（ITO)或氧化铟锌（IZO)，但不限于此。如本文中所用的，透明电极材料或透明电极 层可以被称为ITO并且透明导电材料的像素电极可以被称为PXL ΙΤ0。
[0081] 图3的（A)和（B)是使用六个掩模的6掩模基板制造工艺的流程图和由该工艺所 形成的阵列基板的一部分的截面图。
[0082] 不同于图2的（A)和（B)中所示出的7掩模工艺，6掩模工艺不使用下钝化层掩 模。
[0083] 排除与图2的（A)和（B)的部分相同的部分，将在下文中描述如图3的（A)和（B) 中所示出的6掩模基板制造工艺。
[0084] 首先，使用与第一掩模相对应的栅掩模的栅金属层图案化步骤（S310)、栅绝缘层 形成步骤（S320)、使用与第二掩模相对应的半导体掩模的半导体层图案化步骤（S330)以 及使用与第三掩模相对应的数据掩模（源掩模）的源/漏金属层图案化步骤（S340)与图 2的㈧和⑶中所示出的7掩模工艺的那些步骤相同。
[0085] 接下来，下钝化层（PASl)被沉积并且该下钝化层未被图案化（S350)。也就是说， 不使用如图2的（A)和（B)中所示出的PASl掩模。替代地，下钝化层被沉积在整个基板上， 并且公共电极（Vcom ΙΤ0)层被直接地沉积在下钝化层上，并且然后使用与第四掩模相对应 的公共电极掩模（Vcom掩模）被图案化（S360)。
[0086] 接下来，与上钝化层相对应的第二无机钝化层（PAS2)被沉积并且然后使用与第 五掩模相对应的PAS2掩模被图案化（S370)，并且像素电极层被沉积在第二无机钝化层 (PAS2)上并且然后使用与第六掩模相对应的像素电极掩模被图案化以形成像素电极图案 (PXL ΙΤ0) (S380)。
[0087] 同时，尽管下钝化层（PASl)未被图案化，但是可以在形成在上面的公共电极层和 上钝化层（PAS2)被图案化时一起被蚀刻或者去除。
[0088] 如上面所描述的，在没有用于仅下钝化层（PASl)的掩模或图案化步骤的6掩模工 艺中，不可能像图2的（A)和（B)中所示出的那样在有效区域的公共电极（Vcom ΙΤ0)与非 有效区域的公共电压金属线之间实现方向互连。这是因为，不可能仅为下钝化层（PASl)形 成钝化孔并且下钝化层能够仅连同公共电极（Vcom ITO和上钝化层（PAS2) -起在它们被 图案化时被蚀刻或者去除。
[0089] 因此，没有用于仅下钝化层（PASl)的图案化步骤或掩模的基板制造工艺使用跳 接像素电极图案190'作为如图3的（B)中所示出的跳接结构。
[0090] 换句话说，如图3的（B)中所示，透明跳接像素电极图案电互连通过依靠部分地打 开下钝化层（PASl)和上钝化层（PAS2)所形成的第一接触孔181而暴露的公共电压金属线 120'和通过依靠部分地打开跳接钝化层钝化孔区域200中的上钝化层（PAS2)所形成的第 二接触孔182而暴露的透明公共电压电极图案（Vcom ΙΤ0)。
[0091] 在该工艺的更详细视图中，当上钝化层（PAS2)被沉积和图案化时，第二接触孔 182被形成在公共电极或透明公共电压电极上。然后，通过部分地去除上钝化层和下钝化层 两者在公共电压金属线120'上形成第一接触孔181。其后，像素电极层被形成在上钝化层 (PAS2)上并且然后被图案化以形成电互连透明公共电极层（Vcom ΙΤ0)和公共电压金属线 层的跳接像素电极图案190'。
[0092] 图4的㈧和⑶是图1的㈧中的左圆圈部分的放大截面图，其例示了由栅金 属层形成的公共电压金属线和公共电极（Vcom ΙΤ0)的跳接结构。
[0093] 如图4的㈧和（B)中所示，作为覆盖像素部的透明电极的公共电极（Vcom IT0)470被形成在有效区域中，在栅金属层中的公共电压金属线420被形成在非有效区域 中，并且用于电互连它们的跳接像素电极图案490被形成在它们之间。
[0094] 更详细地，第一接触孔492通过部分地打开栅绝缘层430、下钝化层（PASl) 460以 及上钝化层（PAS2) 480而形成在非有效区域的公共电压金属线420上，第二接触孔494通 过部分地打开上钝化层（PAS2)480而形成在用于透明公共电极（Vcom ΙΤ0)的连接的跳接 钝化孔区域200处，并且在上钝化层（PAS2) 480上形成跳接像素电极图案490。
[0095] 图5的㈧和⑶是图1的㈧中的右圆圈部分的放大截面图，其例示了由数据 金属层或源/漏金属层形成的公共电压金属线和透明公共电极层（Vcom ΙΤ0)的跳接结构。
[0096] 如图5的（A)和⑶中所示，作为覆盖像素部的透明电极的公共电极（Vcom ΙΤ0) 570被形成在有效区域中，并且在源/漏金属层中的公共电压金属线550被形成在非有 效区域中，并且用于电互连它们的像素电极图案590被形成在它们之间。
[0097] 更详细地，第一接触孔592通过部分地打开下钝化层（PASl) 560和上钝化层 (PAS2) 580两者而形成在非有效区域的公共电压金属线550上，第二接触孔594通过部分地 打开上钝化层（PAS2)580而形成在用于透明公共电极（Vcom ΙΤ0)的连接的跳接钝化孔区 域200处，并且在上钝化层（PAS2) 580上形成跳接像素电极图案590。
[0098] 如上面所描述的，在由本公开内容所定义的跳接钝化孔区域200中，公共电极 (Vcom ΙΤ0)图案和跳接像素电极（PXL ΙΤ0)垂直地彼此直接接触，并且公共电极（Vcom ΙΤ0)图案和跳接像素电极（PXL ΙΤ0)两者都由诸如ITO或IZO的透明导电材料形成。
[0099] 图6的㈧至（C)是在本发明的实施方式能够被应用于的像素电极返工工艺中的 阵列基板的截面图。
[0100] 在通过如图2的㈧和⑶或图3的㈧和⑶中所示出的工艺制造阵列基板之 后，可能在与最高层相对应的像素电极图案或像素电极层的一部分中发生缺陷。
[0101] 然后，因为像素电极层是最高层，所以可以执行完全地去除有缺陷的像素电极层 并且形成新的像素电极层的工艺。这个工艺能够被称为像素电极层返工工艺、ITO返工工 艺，或者简单地且广泛地称为返工工艺。在本公开内容中，它被简单地称为返工工艺。
[0102] 当然，本发明不限于术语"返工"，并且返工工艺应该被解释为包括完全地去除以 及重新图案化形成最高层的像素电极层或透明电极层的所有过程。
[0103] 在返工工艺中，有缺陷的像素电极层被完全地蚀刻和去除。例如，有缺陷的像素电 极层通过对整个基板表面进行湿法蚀刻而被完全地去除。
[0104] 如参照图4的㈧和⑶以及图5的㈧和⑶在上面所描述的那样，在跳接钝 化孔区域200中，公共电极（Vcom ΙΤ0)图案和跳接像素电极（PXL ΙΤ0)垂直地与彼此直接 接触，并且公共电极（Vcom ΙΤ0)图案和跳接像素电极（PXL ΙΤ0)两者都由诸如ITO或IZO 的透明导电材料形成。
[0105] 因此，在返工工艺中，当整个基板表面经受湿法蚀刻等以便去除与最高层相对应 的像素电极层时，不仅最高像素电极层（PXL ΙΤ0)而且在该像素电极层之下并且与像素电 极层直接接触的公共电极层（Vcom ΙΤ0)也能够在跳接钝化孔区域200中被一起去除。
[0106] 在下文中，参照图6的（A)至（C)对这个现象进行描述。参照图6的（A)，在根据 本发明的实施方式的跳接钝化孔区域200中，透明公共电极（Vcom IT0)670被形成在与下 钝化层相对应的第一无机钝化层（PASl) 660上，并且作为在非有效区域（未示出）具有公 共电压金属线的跳接结构的跳接像素电极图案（PXL ΙΤ0)690被形成在透明公共电极（Vcom ΙΤ0)670 上。
[0107] 在这种状态下，如果针对返工工艺的整个基板表面蚀刻被执行，则最高像素电极 层在跳接钝化孔区域200中被完全地去除并且透明公共电极（Vcom ΙΤ0)图案在像素电极 层之下的一部分被同时地去除，如图6的（B)中所示。这是因为，去除像素电极层的工艺 (诸如湿法蚀刻）可以不仅蚀刻像素电极层，而且还蚀刻在其下由相同的/类似的材料形成 的公共电极层。
[0108] 在这种场合，如图6的（B)中所示，可以在跳接钝化孔区域200的公共电极层中形 成公共电极损耗部672。由于过蚀刻等，公共电极损耗部672可以具有比形成钝化孔区域 200的第二接触孔694更深的凹口形状。
[0109] 在这种状态下，如果返工像素电极图案690'被形成以便形成新的像素电极层，则 像图6的（C)中所示出的那样，返工像素电极图案690'可能未被连接到跳接钝化孔区域 200中的公共电极层670。也就是说，在返工工艺的整个表面蚀刻工艺中形成的公共电极损 耗部672可能阻止在跳接钝化孔区域200中保留的公共电极层670与返工像素电极图案 690'彼此连接。
[0110] 结果，在最高像素电极返工工艺被执行之后，公共电极（Vcom ΙΤ0)与公共电压金 属线之间的互连未被实现，并且作为参考电压的公共电压因此未被施加。然后，显示装置的 驱动故障（诸如屏幕在驱动时的闪烁或颤抖以及数据垫打开故障）可能发生，从而降低整 个阵列基板生产量。
[0111] 因此，本发明的实施方式提出了通过使用在最高像素电