极返工工艺中保护跳接钝 化孔区域的返工掩模、在其中透明电极层（公共电极层和像素电极图案）保留在跳接钝化 孔区域中的状态下形成返工像素电极层的返工方法。
[0112] 如上面所描述的根据本发明的实施方式的返工方法的使用能够甚至在像素电极 返工工艺之后维持在跳接钝化孔区域中的公共电极层与返工像素电极图案之间的电连接， 从而减少由于返工工艺而导致的故障的发生和生产量的降低。
[0113] 图7的㈧和⑶是例示了根据本发明的实施方式的返工方法的流程图。
[0114] 本发明的实施方式能够被应用于的主体可以是用于显示装置的基板或阵列基板， 所述显示装置具有所谓的顶上像素（POT)模式的场切换（FFS)结构，包括顺序地形成在有 效区域的薄膜晶体管区域中的栅金属层、栅绝缘层（GI)、半导体层、源/漏金属层、下钝化 层、透明公共电压电极层、上钝化层以及透明像素电极层，但不限于此。
[0115] 此外，在阵列基板的非有效区域中形成公共电压金属线，跳接钝化孔被形成以便 电互连透明公共电压金属层和非有效区域的公共电压金属线，并且在跳接钝化孔区域中的 下钝化层上形成透明公共电压金属图案和透明跳接像素电极图案。
[0116] 图7的（A)和（B)中所示出的根据本发明的实施方式的阵列基板的返工方法可以 包括通过使用用于防止在跳接钝化孔区域中的透明电极图案在蚀刻透明像素电极层的整 个表面的时间被蚀刻的返工掩模来完全地去除除了在跳接钝化孔区域中的透明跳接像素 电极图案和透明公共电极层以外的透明像素电极层的第一步骤（S720)，以及在整个表面上 形成透明返工像素电极层的第二步骤（S730)。
[0117] 在本公开内容中，公共电压电极和公共电极被用来具有相同的意义。
[0118] 图7的（B)是例示了第一步骤（S720)的子步骤的流程图，其包括：在待返工的基 板的整个表面上施加光致抗蚀剂的涂敷步骤（S722);将具有与跳接钝化孔区域相对应的 返工图案的返工掩模放置在基板上并且通过返工掩模将基板上的光致抗蚀剂暴露在光下 的曝光步骤（S724);以及对已曝光光致抗蚀剂进行显影并且然后蚀刻以去除除了在跳接 钝化孔区域中的透明跳接像素电极图案和透明公共电压电极图案以外的透明像素电极层 的蚀刻步骤（S726)。
[0119] 在这种场合，返工掩模的返工图案可以是用于防止跳接钝化孔区域被暴露在光下 的阻挡图案或用于允许跳接钝化孔区域被暴露在光下的透射图案。也就是说，返工图案在 其中经曝光的光致抗蚀剂通过显影而被去除的正光致抗蚀剂的情况下可以是阻挡光到跳 接钝化孔区域的阻挡图案，并且在其中未经曝光的光致抗蚀剂通过显影而被去除的负光致 抗蚀剂的情况下可以是允许光透射到跳接钝化孔区域的透射图案。
[0120] 同时，通过不使用用于图案化下钝化层的掩模的工艺来制造本发明的实施方式被 应用于的阵列基板，并且不使用下钝化层掩模（PASl掩模）的这样的工艺可以是6掩模工 艺。
[0121] 通常，6掩模工艺指的是使用包括栅掩模、半导体层掩模、源掩模、公共电极掩模、 上钝化层（PAS2)掩模以及像素电极掩模的六个掩模的工艺。
[0122] 然而，本发明不限于6掩模工艺，并且可以在用于半导体层或源/漏电极层的图案 化的一个半色调掩模或衍射掩模时采用5掩模工艺。
[0123] 因此，制造本发明的实施方式被应用于的阵列基板的工艺应该被解释成包括不使 用仅用于下钝化层的掩模的所有工艺。
[0124] 图8的㈧和⑶例示了在本发明的实施方式中使用的返工掩模的示例。
[0125] 在本发明的实施方式中，返工掩模800覆盖基板的整个表面并且具有形成在其中 的与跳接钝化孔相对应的返工图案。
[0126] 也就是说，与基板的有效区域相对应的返工掩模的一部分是打开的以允许用于返 工的紫外线的完全贯穿，同时与跳接钝化孔相对应的返工掩模的另外区域可以具有形成在 其中以阻挡光的返工图案810。
[0127] 返工图案810可以是具有细长形状以像图8的（A)中所示出的那样同时地覆盖跳 接钝化孔的大图案或者包括岛形状的岛形图案，所述岛中的每一个都能够阻挡到单独的跳 接钝化孔的光，如图8的（B)中所示。
[0128] 当然，尽管如图8的（A)和（B)中所示出的返工图案是光阻挡图案以阻挡到跳接 钝化孔的光，但是它们可以是允许光贯穿到跳接钝化孔的光透射图案。
[0129] 此外，尽管与有效区域相对应的返工掩模800的该部分在上述描述中是完全打开 的，但是它可以具有与先前形成的最高像素电极层相对应的图案或允许光贯穿到有效区域 的一部分的图案，以便仅去除有缺陷的部分。
[0130] 图9的（A)至（C)是例示了根据本发明的实施方式的返工工艺的基板的截面图。
[0131] 首先，根据本发明的实施方式的返工工艺被应用于的阵列基板包括：在玻璃基 板910上的栅绝缘层930 ;第一无机钝化层（PAS1)960,其是下钝化层；公共电极层（Vcom IT0)970;第二钝化层（PAS2)980,其是上钝化层；以及跳接像素电极图案（PXL IT0)990。
[0132] 特别地，第二接触孔994通过部分地打开上钝化层而形成在跳接钝化孔区域200 中，以允许公共电极层（Vcom ΙΤ0)970和跳接像素电极图案（PXL ΙΤ0)990在钝化孔区域中 与彼此接触。
[0133] 制造如上面所描述的阵列基板的工艺不使用用于图案化下钝化层的下钝化层掩 模，这将被在下文中更详细地描述。
[0134] 栅金属层被沉积在玻璃基板910上并且然后通过使用作为第一掩模的栅掩模被 图案化以形成栅金属图案。在这种情形中，可以在非有效区域中形成公共电压金属线（图 10的（A)中的920)并且可以不在跳接钝化孔区域200中形成栅金属图案。
[0135] 接下来，栅绝缘层930可以被沉积在包括公共电压金属线的玻璃基板的整个表面 上，其中，栅绝缘层930可以由厚度为数千A的氮化硅SiNx或二氧化硅SiO 2形成。
[0136] 其后，半导体层被沉积并且然后通过使用作为第二掩模的半导体层掩模被图案化 以形成半导体层图案。半导体层是用于在源电极与漏电极之间形成沟道的层，并且可以由 非晶硅（a-Si)层和N+掺杂层或者由钥钛（MoTi)层和N+掺杂层构造。
[0137] 接下来，源/漏金属层被沉积并且然后通过使用作为第三掩模的源掩模或数据掩 模被图案化以形成源/漏金属图案。在这个工艺中，可以在非有效区域中形成公共电压金 属线920 (见图10)。
[0138] 栅金属层和源/漏金属层可以由选自具有低电阻属性的金属材料的一个或多个 材料形成，所述金属材料诸如铜Cu、铜合金、错A1、错合金AINd、钥Mo以及钥合金MoTi,但 不限于此。
[0139] 同时，在半导体层图案化和源/漏金属图案的图案化中，可以使用单个半色调掩 模或衍射掩模代替单独的掩模。也就是说，在半导体层和源/漏金属层两者都被沉积之后， 它们可以通过使用半色调掩模经受包括透射、半反射以及反射的三级曝光，并且然后按照 两个级被图案化。
[0140] 连续地，作为下钝化层的第一无机钝化层（PAS1)960被形成在基板的整个表面 上。这时，仅第一无机钝化层的图案化未被执行。因此，不使用仅用于下钝化层的掩模。
[0141] 同时，下钝化层可以具有包括有机钝化层（PAC)(诸如光亚克力层）以及第一无机 钝化层960的多层结构。
[0142] 第一无机钝化层（PASl)可以由厚度为数千A的诸如氮化物SiNx的无机绝缘材料 形成，有机钝化层可以由诸如具有光敏硬化属性的苯并环丁烯（BCB)或光亚克力（PAC)的 有机绝缘材料形成并且可以具有约1至2 μ m的厚度，但不限于此。
[0143] 接下来，公共电极层通过透明导电材料被沉积，并且然后通过将公共电极掩模用 作第四掩模被图案化以形成公共电极层970。
[0144] 接下来，作为上钝化层的第二无机钝化层（PAS2)980被沉积在公共电极层 (VcomITO) 970上，并且然后使用与第五掩模相对应的PAS2掩模被图案化。
[0145] 在如上面所描述的上钝化层图案化工艺中，跳接钝化孔区域的上钝化层的各部分 被去除以形成第二接触孔994,在上钝化层下的公共电极层通过该第二接触孔994而被暴 露。
[0146] 此外，如图10的（A)中所示，通过去除在非有效区域中的公共电压金属线920上 的上钝化层和下钝化层两者，形成了用于暴露公共电压金属线920的第一接触孔992。
[0147] 接下来，像素电极层被沉积在公共电压金属线920的顶部并且然后通过使用作为 第六掩模的像素电极掩模被图案化以形成像素电极图案。在这个工艺中，形成了用于通过 第一接触孔992和第二接触孔994电互连公共电压金属线920或950与公共电极层970的 跳接像素电极图案990'。
[0148] 在这里，公共电极图案970和跳接像素电极图案990具有相对大的功函数值并且 可以由透明导电材料形成，所述透明导电材料诸如氧化铟锡（ITO)或氧化铟锌（IZO)，但不 限于此。
[0149] 当在像上面所描述的那样制造的阵列基板的顶部像素电极层中存在缺陷时，用于 再次形成像素电极的返工工艺被执行。
[0150] 在根据本发明的实施方式的返工工艺中，如图9的（A)中所示，在基板的整个表面 上涂敷光致抗蚀剂1100。
[0151] 包括用于遮蔽跳接钝化孔区域200的返工图案1010的返工掩模1000被布置在基 板上，所述基板然后被暴露在光下。
[0152] 接下来，显影被执行，使得仅在跳接钝化孔区域200上的残余光致抗蚀剂1100'保 留。然后，使用残余光致抗蚀剂1100'作为钝化层来执行湿法蚀刻。
[0153] 然后，仅在跳接钝化孔区域200中的跳接像素电极图案保留，而跳接像素电极图 案中的所有其它部分被去除。如在这里所使用的，剩余像素电极图案被称为残余像素电极 图案990'。此外，在该工艺中，不同于图6的（A)至（C)中所示出的工艺，公共电极层970 根本未被损坏。
[0154] 也就是说，在不使用返工掩模的返工工艺中，可以形成其中公共电极层670在跳 接钝化孔区域200中的一部分像图6的（A)至（C)中所示出的那样一起失去的公共