320、常开比特结构310、字线400及介质层500，其中，所述源漏极110形成在所述衬底100内，所述栅介质层200形成在所述衬底100上，所述字线400、存储比特结构320、常开比特结构310及介质层500均形成在所述栅介质层200上，所述存储比特结构320和常开比特结构310分别位于所述字线400的两侧，并由所述介质层500隔离开；所述常开比特结构320包括浮栅330及控制栅350，所述控制栅350形成在所述浮栅330的表面，所述浮栅330形成在所述栅介质层200的表面。
[0030]其中，所述存储比特结构320包括浮栅330、栅间介质层340及控制栅350，所述栅间介质层340位于所述浮栅330和控制栅350之间，所述浮栅330形成在所述栅介质层350的表面。
[0031]所述浮栅330及控制栅350的材质为多晶硅。所述栅间介质层340材质为低k值介质层、氧化硅、氮化硅或氧化硅-氮化硅-氧化硅(0N0)组合等常规介质层均可。所述栅介质层200为氧化娃。所述介质层500为氧化娃或氮化娃。所述字线400的材质为多晶娃。
[0032]请参考图3，在本实施例的另一方面，还提出了一种EEPROM的制备方法，用于制备如上文所述的EEPROM结构，包括步骤:
[0033]S100:提供衬底，所述衬底内形成有源漏极，表面形成有栅介质层；
[0034]S200:在所述栅介质层表面形成浮栅；
[0035]S300:在所述浮栅表面形成栅间介质层；
[0036]S400:刻蚀去除常开比特结构处的栅间介质层，保留位于存储比特结构处的栅间介质层;
[0037]S500:在所述常开比特结构处的浮栅上形成控制栅，在所述存储比特结构处的栅间介质层上形成控制栅。
[0038]具体的，在步骤S300形成栅间介质层330后，由于栅间介质层330会位于常开比特结构310及存储比特结构320处，因此，此时涂覆光阻形成图案化的光阻，遮挡住存储比特结构320处的栅间介质层330，使常开比特结构310处的栅间介质层330暴露出，从而对其进行刻蚀，刻蚀工艺及刻蚀方式均可以根据本领域技术人员的惯用技术段及公知常识进行选择，在此不作赘述。
[0039]刻蚀完常开比特结构310处的栅间介质层340后，再形成控制栅350即可，由于常开比特结构310处的栅间介质层330被刻蚀去除，暴露出了浮栅330，因此，常开比特结构310处的控制栅350会直接形成在浮栅330上，与其短接。这样在施加电压至控制栅350电压便会直接施加至浮栅330上，与现有技术中控制栅350与浮栅330直接由介质层隔离开不同，电压无需进行耦合施加在浮栅330上，从而能够快速的打开常开比特结构310处的通道，提尚电流。
[0040]接着，形成介质层500和字线400，所述字线400形成于所述存储比特结构320及常开比特结构310之间，并由所述介质层500隔离开。介质层500和字线400的形成工艺与现有技术相同，在此不作赘述。
[0041]综上，在本发明实施例提供的EEPROM结构及其制备方法中，将常开比特结构处的浮栅与控制栅短接，在对EEPROM进行读取时可以通过控制栅直接施加电压开启常开比特结构的通道，提高电流，在EEPROM工作时有利于数据的存储和维持，并能提高器件的性能。
[0042]上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
【主权项】
1.一种EEPROM结构，其特征在于，包括步骤: 衬底、源漏极、栅介质层、存储比特结构、常开比特结构、字线及介质层，其中，所述源漏极形成在所述衬底内，所述栅介质层形成在所述衬底上，所述字线、存储比特结构、常开比特结构及介质层均形成在所述栅介质层上，所述存储比特结构和常开比特结构分别位于所述字线的两侧，并由所述介质层隔离开；所述常开比特结构包括浮栅及控制栅，所述控制栅形成在所述浮栅的表面，所述浮栅形成在所述栅介质层的表面。2.如权利要求1所述的EEPROM结构，其特征在于，所述存储比特结构包括浮栅、栅间介质层及控制栅，所述栅间介质层位于所述浮栅和控制栅之间，所述浮栅形成在所述栅介质层的表面。3.如权利要求1或2所述的EEPROM结构，其特征在于，所述浮栅及控制栅的材质为多晶娃。4.如权利要求2所述的EEPROM结构，其特征在于，所述栅间介质层材质为低k值介质层、氧化硅、氮化硅或氧化硅-氮化硅-氧化硅组合。5.如权利要求1所述的EEPROM结构，其特征在于，所述栅介质层为氧化硅。6.如权利要求1所述的EEPROM结构，其特征在于，所述介质层为氧化娃或氮化娃。7.如权利要求1所述的EEPROM结构，其特征在于，所述字线的材质为多晶硅。8.一种EEPROM的制备方法，用于制备如权利要求1至7所述的EEPROM结构，其特征在于，包括步骤: 提供衬底，所述衬底内形成有源漏极，表面形成有栅介质层； 在所述栅介质层表面形成浮栅； 在所述浮栅表面形成栅间介质层； 刻蚀去除常开比特结构处的栅间介质层，保留位于存储比特结构处的栅间介质层； 在所述常开比特结构处的浮栅上形成控制栅，在所述存储比特结构处的栅间介质层上形成控制栅。9.如权利要求8所述的EEPROM的制备方法，其特征在于，形成介质层和字线，所述字线形成于所述存储比特结构及常开比特结构之间，并由所述介质层隔离开。
【专利摘要】本发明提出了一种EEPROM结构及其制备方法，将常开比特结构处的浮栅与控制栅短接，在对EEPROM进行读取时可以通过控制栅直接施加电压开启常开比特结构的通道，提高电流，在EEPROM工作时有利于数据的存储和维持，并能提高器件的性能。
【IPC分类】H01L21/8247, H01L27/115
【公开号】CN105355628
【申请号】CN201510695094
【发明人】高超, 江红, 李冰寒
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2016年2月24日
【申请日】2015年10月22日