半导体器件的制作方法
【专利说明】半导体器件
[0001]相关申请交叉引用
[0002]将2014年10月27日提交的日本专利申请N0.2014-218267的公开内容，包括说明书、附图和摘要整体并入本文作为参考。
技术领域
[0003]本发明涉及一种半导体器件，且例如适用于具有M頂(金属绝缘体金属)容性元件的半导体器件。
【背景技术】
[0004]作为用于形成半导体器件的电路之一，例如可以是A-D(模拟-数字)转换器。在A-D转换器中存在比较电路，以便将外部信号(电压)与参考信号(电压)进行比较，在多种情况下采用两个容性元件。参考信号输入至一个容性元件且外部信号输入至另一容性元件。对于这些容性元件来说，例如采用M頂容性元件。
[0005]通过将对应于一个容性元件中积累的电荷的电势与对应于另一容性元件中积累的电荷的电势进行比较，检查信号的相对大小。为了精确地检查信号的相对大小，两个容性元件的电容值之间存在较小的变动。换言之，需要两个容性元件之间的电容差较小。
[0006]两个容性元件之间的电容差取决于制造半导体器件时的两个容性元件的工艺精度的偏差。为此，作为降低两个容性元件之间电容差的通常采用的方法，采用其中相对于工艺精度偏差而将两个容性元件的电容(尺寸)设定得较大的方法。对于公开具有这样的两个容性元件的文献的一个实例来说，例如为专利文献I。
[0007][专利文献I]日本专利公布N0.2006-228803。
【发明内容】
[0008]但是，常规采用的半导体器件具有如下问题。两个容性元件将分别形成在半导体衬底的预定区域中。这次，本发明人已经确认如下事实。即，取决于形成一个容性元件的区域以及形成另一容性元件的区域的半导体衬底上位置关系，即使将两个容性元件的电容(尺寸)设置得较大，也不能降低一个容性元件的电容和另一容性元件的电容之间的差异。
[0009]本说明书和附图的说明将使本发明的上述和其他目的以及新颖特征变得显而易见。
[0010]根据一个实施例的半导体器件包括作为一对容性元件的第一容性元件和第二容性元件。第一容性元件包括第一布线、第二布线以及第一电介质。第一布线在第一方向上延伸，同时沿主表面曲折。第二布线在主表面方向上与第一布线隔开地与第一布线相对。第一电介质介于第一布线和第二布线之间。第二容性元件包括第三布线、第四布线和第二电介质。在相对于第一布线与第二布线相反的一侧上，第三布线在第一方向上延伸、在主表面方向上与第一布线隔开，同时沿第一布线曲折。第四布线在主表面方向上与第三布线隔开地与第三布线相对。第二电介质介于第三布线和第四布线之间。
[0011]根据另一实施例的半导体器件包括作为一对容性元件的第一容性元件和第二容性元件。第一容性元件包括第一布线、第二布线和第一电介质。第一布线以曲折方式沿主表面在第一方向上延伸。第二布线在主表面方向上与第一布线隔开地与第一布线相对。第一电介质介于第一布线和第二布线之间。第二容性元件包括第一布线、第三布线和第二电介质。在相对于第一布线与第二布线相反的一侧上，第三布线在主表面方向上与第一布线隔开地与第一布线相对。第二电介质介于第一布线和第三布线之间。
[0012]根据又一实施例的半导体器件包括作为一对容性元件的第一容性元件和第二容性元件。第一容性元件包括第一布线、第二布线以及第一电介质。第二布线在主表面方向上与第一布线隔开地与第一布线相对。第一电介质介于第一布线和第二布线之间。第二容性元件包括第一布线、第三布线以及第二电介质。在相对于第一布线与第二布线相反的一侧上，第三布线在主表面方向上与第一布线隔开地与第一布线相对。第二电介质介于第一布线和第三布线之间。第一布线包含第一延伸部和第二延伸部。第一延伸部在沿主表面的第一方向上延伸。第二延伸部别从第一延伸部在与第一方向相交的第二方向上延伸。同时，第二延伸部以规则间距布置在第一方向上。第二布线和第三布线分别在第二方向上延伸。对于在第一方向上交替布置的第二和第三布线来说，在第二延伸部中，第二布线设置在第二延伸部中的一个与另一相邻的第二延伸部之间的区域中，并且，在第二延伸部中，第三布线设置在该另一第二延伸部和又一相邻的第二延伸部之间的区域中。多个第二布线和第三布线交替位于第一方向上。第二布线彼此电耦合。而且，第三布线彼此电耦合。
[0013]根据一个实施例的半导体器件，可降低作为一对容性元件的第一容性元件的电容和第二容性元件的电容之间的差。
[0014]根据另一实施例的半导体器件，可降低作为一对容性元件的第一容性元件的电容和第二容性元件的电容之间的差。
[0015]根据又一实施例的半导体器件，可降低作为一对容性元件的第一容性元件的电容和第二容性元件的电容之间的差。
【附图说明】
[0016]图1是根据第一实施例的半导体器件的平面图；
[0017]图2是第一实施例中沿图1的线I1-1I截取的透视截面图；
[0018]图3是第一实施例中沿图1的线I1-1I截取的截面图；
[0019]图4示出第一实施例中的成对MIM容性元件的等效电路；
[0020]图5是示出第一实施例中的半导体器件的制造方法的一个步骤的截面图；
[0021]图6是示出第一实施例中的图5中所示的步骤之后执行的步骤的截面图；
[0022]图7是示出第一实施例中的图6中所示的步骤之后执行的步骤的截面图；
[0023]图8是示出第一实施例中的图7中所示的步骤之后执行的步骤的截面图；
[0024]图9是示出第一实施例中的图8中所示的步骤之后执行的步骤的截面图；
[0025]图10是示出第一实施例中的图9中所示的步骤之后执行的步骤的截面图；
[0026]图11是示出第一实施例中的图10中所示的步骤之后执行的步骤的截面图；
[0027]图12是根据比较实例的半导体器件的第一平面图；
[0028]图13示出根据比较实例的半导体器件中的成对M頂容性元件的等效电路图；
[0029]图14是根据比较实例的半导体器件的第二平面图；
[0030]图15是沿图14的线XV-XV截取的透视截面图；
[0031]图16是示出成对MIM容性元件的布置的一个实例的平面图；
[0032]图17根据第二实施例的半导体器件的平面图；
[0033]图18是第二实施例中沿图17的线XVII1-XVIII截取的截面图；
[0034]图19是示出第二实施例中的半导体器件的制造方法的一个步骤的截面图；
[0035]图20是示出第二实施例中的图19中所示的步骤之后执行的步骤的截面图；
[0036]图21是示出第二实施例中的图20中所示的步骤之后执行的步骤的截面图；
[0037]图22是示出第二实施例中的图21中所示的步骤之后执行的步骤的截面图；
[0038]图23是示出第二实施例中的图22中所示的步骤之后执行的步骤的截面图；
[0039]图24是示出第二实施例中的图23中所示的步骤之后执行的步骤的截面图；
[0040]图25是根据第三实施例的半导体器件的平面图；
[0041]图26是第三实施例中沿图25的线XXV1-XXVI截取的透视截面图；
[0042]图27是第三实施例中的根据一个变型的半导体器件的平面图；
[0043]图28示意性示出根据第四实施例的半导体器件中的容性元件的耦合关系；
[0044]图29是第四实施例中沿图28的线XXIX-XXIX截取的透视截面图；
[0045]图30示意性示出根据第五实施例的半导体器件中的容性元件的耦合关系；
[0046]图31是第五实施例中沿图30的线XXX1-XXXI截取的透视截面图；
[0047]图32示出第五实施例中的半导体器件的成对M頂容性元件的等效电路；以及
[0048]图33是根据第六实施例的半导体器件的平面图。
【具体实施方式】
[0049]第一实施例
[0050]将解释具有M頂容性元件对的半导体器件的第一实例。
[0051]如图1，2和3中所示，在半导体器件SD中，形成下层层间绝缘膜LIL以覆盖半导体衬底SUB的主表面。在下层层间绝缘膜LIL上，形成低压侧布线LWA、高压侧布线HffAjg压侧布线LWB以及高压侧布线HWB。为了覆盖低压侧布线LWA、高压侧布线HWA、低压侧布线LffB以及高压侧布线HWB，例如形成包含氧化硅膜等的第一层间绝缘膜FIL。
[0052]而且，例如形成包含氧化硅膜等的第二层间绝缘膜SIL以便覆盖第一层间绝缘膜FIL0此外，图2和3以放大的方式示出低压侧布线LWA、高压侧布线HWA、低压侧布线LWB以及高压侧布线HffB的厚度(膜厚)在半导体衬底SUB的平面中的不均匀(偏差)。
[0053]如图4中所示，成对M頂容性元件包括第一容性元件CEA和第二容性元件CEB。第一容性元件CEA包含低压侧布线LWA (第一布线)、高压侧布线HffA (第二布线)以及第一层间绝缘膜FIL的一部分(电介质)。第二容性元件CEB包含低压侧布线LWB (第三布线)、高压侧布线HffB (第四布线)以及第一层间绝缘膜FIL的一部分(电介质)。
[0054]以下将给出低压侧布线LWA、高压侧布线HWA、低压侧布线LWB以及高压侧布线HffB的图案的说明。
[0055]如图1和2中所示，低压侧布线LWA沿X方向延伸，同时沿半导体衬底SUB的主表面曲折。高压侧布线HffA在主表面方向上与低压侧布线隔开地与低压侧布线LWA相对。在相对于低压侧布线LWA的高压侧布线HffA的相反侧上，低压侧布线LWB在X方向上延伸，在主表面方向上与低压侧布线LWA隔开，同时沿第一侧布线LWA曲折。高压侧布线HffB在主表面方向上与低压侧布线LWB隔开地与低压侧布线LWB相对。
[0056]高压侧布线HffA和高压侧布线HffB中的每一个具有梳状形状。高压侧布线HffA包括:在X方向上延伸的X方向延伸部XA ;以及在基本上垂直于X方向的Y方向上各从X方向延伸部XA延伸的多个Y方向延伸部YA。高压侧布线HffB包括:在X方向上延伸的X方向延伸部XB ;以及在Y方向上各从X方向延伸部XB延伸的多个Y方向延伸部YB。
[0057]高压侧布线HffA和高压侧布线HffB布置为夹着曲折的低压侧布线LWA和LWB。而且，对于高压侧布线HffA和HffB来说，Y方向延伸部YA朝向曲折低压侧布线LWA的离开X方向延伸部XA的区段进入。而且，Y方向延伸部YB朝向曲折低压侧布线LWB的离开X方向延伸部XB的区段进入。而且，Y方向延伸部YA和Y方向延伸部YB布置为彼此啮合。低压侧布线LWA、LffB,以及高压侧布线HWA、HffB依照设计规则的最小线宽和最小节距而形成。
[0058]如图2中所示，在沿X方向的一个截面中，包括低压侧布线LWA、高压侧布线HffA以及低压侧布线LWA的第一容性元件CEA布线组，以及包括低压侧布线LWB、高压侧布线HffB以及低压侧布线LWB的第二容性元件CEB布线组沿X方向交替设置。而且，在这种M頂容性元件中，即使各个布线的端部也对电容有贡献。因此，也称作“边缘M頂容性元件”。
[0059]以下将给出低压侧布线LWA、LWB以及高压侧布线HWA、HWB的厚度方向的构造的解释。如图3中所示，低压侧布线LWA、LWB和高压侧布线HWA、HWB是三层构造，其中铝层位于两个氮化钛层之间。
[0060]在低压侧布线LWA中，层叠第一氮化钛层TN1LA、铝层AFLA以及第二氮化钛层TN2LA。在高压侧布线HffA中，层叠第一氮化钛层TN1HA、铝层AFHA以及第二氮化钛层TN2HA。在低压侧布线LWB中，层叠第一氮化钛层TN1LB、铝层AFLB以及第二氮化钛层TN2LB。而且，在高压侧布线HffB中，层