随后，形成第一层间绝缘膜FIL以覆盖低压侧布线LW、高压侧布线HffA以及高压侧布线HWB。而且，形成第二层间绝缘膜(未示出)等以覆盖第一层间绝缘膜FIL。
[0171]随后，形成用于将高压侧布线HWA1、HWA2、HWA3和HWA4彼此电耦合的过孔VAH1、VAH2、VAH3、VAH4以及布线EJAH。而且，形成用于将高压侧布线HffBl、HWB2、HWB3和HWB4彼此电耦合的过孔VBH1、VBH2、VBH4以及布线EJBH。因此，完成半导体器件的主要部分(参见图33) ο
[0172]在上述半导体器件SD中，由第一容性元件CEA和第二容性元件CEB共享的共享低压侧布线LW包括:在X方向上延伸的X方向延伸部XL ;以及在基本上垂直于X方向的Y方向上各从X方向延伸部XL延伸的多个Y方向延伸部YL。
[0173]相对于Y方向延伸部YL，高压侧布线HffAl设置在一个Y方向延伸部YL和另一相邻的Y方向延伸部YL之间的区域中。而且，高压侧布线HffBl设置在该另一 Y方向延伸部YL和又一相邻的Y方向延伸部YL之间的区域中。高压侧布线HffA和高压侧布线HffB沿X方向交替设置。
[0174]因此，如第一实施例中所述，第一容性元件CEA和第二容性元件CEB中的每一个，布线层的膜厚均等。因此，可降低第一容性元件CEA的电容和第二容性元件CEB的电容之间的差异。
[0175]在上述半导体器件SD中，低压侧布线LW中包括的各个X方向延伸部XL和Y方向延伸部YL线性延伸。而且，高压侧布线HffA和HffB分别在Y方向上线性延伸。因此，当图案化低压侧布线LW和高压侧布线HWA、HWB时，减少了其中光致抗蚀剂倾向于变圆以及光致抗蚀剂变弯曲的部分，且可抑制由于光致抗蚀剂变圆而造成的不利影响。
[0176]在上述半导体器件SD中，对于用于第一容性元件CEA和第二容性元件CEB的布线层来说，已经作为实例示出主要包含铝的布线层。但是，与第二实施例相同，可采用铜布线。而且，对于上述实施例中说明的半导体器件SD来说，根据需要而进行的各种组合也是可行的。
[0177]虽然已经根据其实施例在上文具体说明了本发明人实现的本发明，但是本发明不限于此。将认识到可在处于不脱离其主旨的范围内对本发明进行各种改变和变型。
【主权项】
1.一种半导体器件，包括: 半导体衬底，所述半导体衬底具有主表面；以及 第一容性元件和第二容性元件，所述第一容性元件和所述第二容性元件分别形成在所述主表面上， 其中，所述第一容性元件包括: 第一布线，所述第一布线在第一方向上延伸同时沿所述主表面曲折； 第二布线，所述第二布线与所述第一布线相对，并且在主表面方向上与所述第一布线隔开；以及 第一电介质，所述第一电介质介于所述第一布线和所述第二布线之间，并且 其中，所述第二容性元件包括: 第三布线，所述第三布线相对于所述第一布线在与所述第二布线相反的一侧上、在所述第一方向上延伸，并且在所述主表面方向上与所述第一布线隔开，同时沿所述第一布线曲折； 第四布线，所述第四布线与所述第三布线相对，并且在所述主表面方向上与所述第三布线隔开；以及 第二电介质，所述第二电介质介于所述第三布线和所述第四布线之间。2.根据权利要求1所述的半导体器件， 其中，所述第二布线包括: 第一延伸部，所述第一延伸部在所述第一方向上延伸；以及 多个第二延伸部，所述多个第二延伸部在与所述第一方向相交的第二方向上分别从所述第一延伸部线性延伸，并且在所述第一方向上彼此隔开， 其中，所述第二延伸部中的每一个都被布置为朝向曲折的所述第一布线的离开所述第一延伸部的区段进入， 其中，所述第四布线包括: 第三延伸部，所述第三延伸部在所述第一方向上延伸；以及 多个第四延伸部，所述多个第四延伸部在所述第二方向上分别从所述第三延伸部线性延伸，并且在所述第一方向上彼此隔开，并且 其中，所述第四延伸部中的每一个都布置为朝向曲折的所述第三布线的离开所述第三延伸部的区段进入。3.根据权利要求2所述的半导体器件， 其中，在沿所述第一方向的一个截面中，第一容性元件布线组和第二容性元件布线组沿所述第一方向交替定位，所述第一容性元件布线组包括所述第一布线、所述第二布线和所述第一布线，所述第二容性元件布线组包括所述第三布线、所述第四布线和所述第三布线。4.根据权利要求1的半导体器件， 其中，所述第一布线包括: 第一布线第一部；以及 第一布线第二部，所述第一布线第二部形成在与形成有所述第一布线第一部的层不同的层中， 其中，所述第二布线包括: 第二布线第一部，所述第二布线第一部由与所述第一布线第一部相同的层形成；以及 第二布线第二部，所述第二布线第二部由与所述第一布线第二部相同的层形成， 其中，所述第一电介质包括: 第一电介质第一部，所述第一电介质第一部介于所述第一布线第一部以及所述第二布线第一部之间；以及 第一电介质第二部，所述第一电介质第二部介于所述第一布线第二部以及所述第二布线第二部之间， 其中，所述第三布线包括: 第三布线第一部；以及 第三布线第二部，所述第三布线第二部形成在与形成有所述第三布线第一部的层不同的层中， 其中，所述第四布线包括: 第四布线第一部，所述第四布线第一部由与所述第三布线第一部相同的层形成；以及 第四布线第二部，所述第四布线第二部由与所述第三布线第二部相同的层形成， 其中，所述第二电介质包括: 第二电介质第一部，所述第二电介质第一部介于所述第三布线第一部和所述第四布线第一部之间；以及 第二电介质第二部，所述第二电介质第二部介于所述第三布线第二部和所述第四布线第二部之间， 其中，所述第一容性元件包括: 第一容性元件第一部，所述第一容性元件第一部包含所述第一布线第一部、所述第二布线第一部，和所述第一电介质第一部；以及 第一容性元件第二部，所述第一容性元件第二部包含所述第一布线第二部、所述第二布线第二部，和所述第一电介质第二部，并且其中，所述第二容性元件包括: 第二容性元件第一部，所述第二容性元件第一部包含所述第三布线第一部、所述第四布线第一部，和所述第二电介质第一部；以及 第二容性元件第二部，所述第二容性元件第二部包含所述第三布线第二部、所述第四布线第二部，和所述第二电介质第二部。5.根据权利要求4所述的半导体器件， 其中，所述第一布线第一部、所述第二布线第一部、所述第三布线第一部以及所述第四布线第一部中的每一个在平面图中布置为与所述第一布线第二部、所述第二布线第二部、所述第三布线第二部以及所述第四布线第二部中的每一个重叠，并且 其中，在平面图中彼此重叠的布线被电耦合，使得它们的电势可以相同。6.根据权利要求4所述的半导体器件， 其中，所述第一布线第一部、所述第二布线第一部、所述第三布线第一部以及所述第四布线第一部中的每一个在平面图中布置为与所述第一布线第二部、所述第二布线第二部、所述第三布线第二部以及第四布线第二部中的每一个重叠，并且 其中，在平面图中彼此重叠的布线被电耦合，使得它们的电势可以不同。7.根据权利要求1所述的半导体器件， 其中，根据设计规则的最小线宽和最小节距形成所述第一布线、所述第二布线、所述第三布线以及所述第四布线。8.一种半导体器件，包括: 半导体衬底，所述半导体衬底具有主表面；以及 第一容性元件和第二容性元件，所述第一容性元件和所述第二容性元件分别形成在所述主表面上， 其中，所述第一容性元件包括: 第一布线，所述第一布线在第一方向上延伸，同时沿所述主表面曲折； 第二布线，所述第二布线与所述第一布相对，并且在主表面方向上与所述第一布线隔开；以及 第一电介质，所述第一电介质介于所述第一布线和所述第二布线之间，并且 其中，所述第二容性元件包括: 所述第一布线； 第三布线，所述第三布线相对于所述第一布线在与所述第二布线相反的一侧上、与所述第一布线相对，并且在所述主表面方向上与所述第一布线隔开；以及第二电介质，所述第二电介质介于所述第一布线和所述第三布线之间。9.根据权利要求8所述的半导体器件， 其中，所述第二布线包括: 第一延伸部，所述第一延伸部在所述第一方向上延伸；以及 多个第二延伸部，所述多个第二延伸部在与所述第一方向相交的第二方向上分别从所述第一延伸部线性延伸，并且在所述第一方向上彼此隔开， 其中，所述第二延伸部中的每一个都布置为朝向曲折的所述第一布线的离开所述第一延伸部的区段进入， 其中，所述第三布线包括: 第三延伸部，所述第三延伸部在所述第一方向上延伸；以及 多个第四延伸部，所述多个第四延伸部在所述第二方向上分别从所述第三延伸部线性延伸，并且在所述第一方向上彼此隔开，并且 其中，所述第四延伸部中的每一个都布置为朝向曲折的所述第一布线的离开所述第三延伸部的区段进入。10.根据权利要求9所述的半导体器件， 其中，在沿所述第一方向的一个截面中，第一容性元件布线组和第二容性元件布线组沿所述第一方向交替布置，所述第一容性元件布线组包括所述第一布线和所述第二布线，所述第二容性元件布线组包括所述第一布线和所述第三布线。11.根据权利要求8所述的半导体器件， 其中，根据设计规则的最小线宽和最小节距形成所述第一布线、所述第二布线以及所述第三布线。12.一种半导体器件，包括: 半导体衬底，所述半导体衬底具有主表面；以及 第一容性元件和第二容性元件，所述第一容性元件和所述第二容性元件分别形成在所述主表面上， 其中，所述第一容性元件包括: 第一布线； 第二布线，所述第二布线与所述第一布线相对，并且在主表面方向上与所述第一布线隔开；以及 第一电介质，所述第一电介质介于所述第一布线和所述第二布线之间， 其中，所述第二容性元件包括: 所述第一布线； 第三布线，所述第三布线相对于所述第一布线在与所述第二布线相反的一侧上，在所述主表面方向上与所述第一布线隔开地与所述第一布线相对；以及 第二电介质，所述第二电介质介于所述第一布线和所述第三布线之间， 其中，所述第一布线包括: 第一延伸部，所述第一延伸部沿所述主表面在第一方向上延伸； 多个第二延伸部，所述多个第二延伸部在与所述第一方向相交的第二方向上分别从所述第一延伸部延伸，并且在所述第一方向上间隔布置， 其中，所述第二布线和所述第三布线分别在所述第二方向上延伸， 其中，相对于在所述第一方向上交替布置的所述第二布线和所述第三布线，在所述第二延伸部中，所述第二布线设置在所述第二延伸部中的一个与相邻的另一个第二延伸部之间的区域中，并且，在所述第二延伸部中，所述第三布线设置在所述另一个第二延伸部与相邻的又一个第二延伸部之间的区域中，并且 其中，所述第二布线彼此电耦合，并且所述第三布线彼此电耦合。13.根据权利要求12所述的半导体器件， 其中，在沿所述第一方向的一个截面中，第一容性元件布线组和第二容性元件布线组沿第一方向交替定位，所述第一容性元件布线组包括所述第一布线和所述第二布线，所述第二容性元件布线组包括所述第一布线和所述第三布线。14.根据权利要求12所述的半导体器件， 其中，根据设计规则的最小线宽和最小节距形成所述第一布线、所述第二布线以及所述第三布线。
【专利摘要】本发明涉及一种半导体器件。低压侧布线LWA和LWB分别在X方向上延伸，同时沿半导体衬底SUB的主表面曲折。高压侧布线HWA相对于曲折的低压侧布线LWA，且高压侧布线HWB相对于曲折的低压侧布线LWB。高压侧布线HWA和HWB包括：在X方向上延伸的X方向延伸部分XA和XB；以及分别在Y方向上延伸的多个Y方向延伸部分YA和YB。Y方向延伸部分YA朝向低压侧布线LWA的离开X方向延伸部分XA的区段进入。而且，Y方向延伸部分YB朝向低压侧布线LWB的离开X方向延伸部分XB的区段进入。
【IPC分类】H01L23/522
【公开号】CN105552060
【申请号】CN201510706539
【发明人】常峰美和
【申请人】瑞萨电子株式会社
【公开日】2016年5月4日
【申请日】2015年10月27日
【公告号】US20160118343